CN113721127B - 一种电路板及检测系统 - Google Patents

Abstract

本申请涉及一种电路板及检测系统，其中，电路板包括表层地、馈线和测试部，馈线和测试部电性连接，测试部用于与探针接触，馈线用于传输信号，表层地在测试部靠近馈线的一端设置有挖空结构。通过这样的设计，当探针的落点靠近馈线时，能够减小探针与表层地所构成的电容，从而降低电容对于检测结果的影响，提升检测结果的准确性。

Description

一种电路板及检测系统

技术领域

本申请涉及电子元件技术领域，尤其涉及一种电路板及检测系统。

背景技术

随着技术的发展，各种电子产品已经成为人们生活中常用的电子设备，电子设备的电路板在使用时需要对功率、灵敏度等数据进行检测并校准，在检测时，测试探针的落点位置会存在一定的公差，导致检测数据存在波动，影响检测结果的准确性，为提升检测结果的准确性，通常在电路板设置有测试座，通过测试座对测试探针进行限位，从而降低测试探针落点的离散性，从而降低波动，但是在电路板设置测试座需要占用电路板的空间，导致电路板体积增大。

发明内容

本申请提供了一种电路板及检测系统，用于提供一种新的电路板检测方案。

本申请提供了一种用于探针测试的电路板，所述电路板包括：

表层地；

馈线，所述馈线被所述表层地包围，用于传输信号；

测试部，所述测试部与所述馈线电性连接，用于扎探针进行测试；

其中，沿所述测试部的周围，所述表层地设置有挖空结构。

在测试时，当探针与测试部的接触位置越靠近馈线时，探针与表层地所构成的电容越大，当探针与测试部的接触位于远离馈线时，探针与表层地所构成的电容越小，在测试时，由于探针每次的落点不同，所以并联于等效电路中的电容也不同，因此，得到的检测结果受探针与测试部所构成的电容的影响，波动较大，导致准确性下降。本申请实施例所提供的方案通过在表层地挖空形成挖空结构，从而降低探针在靠近馈线的位置与表层地构成电容的可能，以减小探针靠近馈线时与表层地所构成的电筒，从而降低电容对于测试结果的影响。

在一种可能的实施方式中，所述表层地的至少部分位于所述测试部远离所述馈线的一端。

通过这样的设计能够便于在探针的落点远离馈线时，探针能够与表层地构成电容，当探针的落点靠近馈线时，探针与表层地之间的距离逐渐增加，所构成的电容逐渐减小，由于降低电容的变化对于检测结果的影响。

在一种可能的实施方式中，所述电路板还包括次表层地，沿所述电路板的厚度方向，所述次表层地位于表层地下方，并且所述次表层地在所述测试部靠近所述馈线的一端设置有所述挖空结构。

通过对次表层地也进行挖空处理。以在探针的落点靠近馈线时，减小次表层地与探针所构成的电容，从而降低电容对于检测结果的影响。

在一种可能的实施方式中，所述次表层地包括第一导电部和第二导电部，所述第一导电部位于所述测试部远离所述馈线的一端，在沿所述电路板的厚度方向的投影中，所述第二导电部位于所述测试部的投影范围内。

通过采用本申请实施例所提供的方案，可以不在电路板设置用于限制探针的测试座，从而能够减少电路板的结构，有利于减小电路板的体积。当探针偏离测试部的中心位置时，第一电容和第二电容的大小也会分别发生变化，等效电路中的总电容保持不变或变化幅度较小，从而能够减小检测结果的波动，有利于提升检测结果的准确性。

在一种可能的实施方式中，沿靠近所述测试部中心的方向，所述第二导电部的面积逐渐减小。

在测试时，探针与测试部的接触位置符合正态分布，即探针与测试部的接触位置较多的集中在测试部的中心区域。因此，通过将第二导电部设置为中间较窄，两端较宽的结构，能够有利于减小探针与测试部接触时，测试部与第二导电部构成的并联于等效电路的第一电容，从而降低能够减小等效电路中的总电容，有利于使等效电路中电容电感处于平衡的状态，从而能够降低电容的波动对于检测结果的影响，有利于提升检测结果的准确性。

在一种可能的实施方式中，所述第二导电部的面积小于所述测试部的面积。

通过使第二导电部的面积小于测试部的面积，可以减小第二导电部与测试部所构成的第一电容，从而能够减小等效电路中的总电容，有利于使等效电路中的电容电感处于平衡的状态，从而能够提升检测结果的准确性，更加符合实际的使用需求。

在一种可能的实施方式中，在所述表层地上设置有测试接地部，所述测试接地部设置在所述测试部远离所述馈线的一端。

测试接地部用于在对电路板检测时接地。

在一种可能的实施方式中，所述电路板还包括补焊部，沿所述电路板的宽度方向，所述补焊部与所述测试部之间具有第一间距，沿所述电路板的长度方向，所述测试接地部与所述测试部之间具有第二间距；

所述第一导电部位于所述测试部与所述测试接地部之间，所述馈线位于所述测试部远离所述测试接地部的一端。

测试部、补焊部和测试接地部三者呈“L”型分布，能够降低相互之间发生干涉的可能，在测试时，探针同时与测试部和测试接地部电性连接，补焊部用于安装电子元件。

在一种可能的实施方式中，所述馈线与所述电路板的宽度方向具有夹角。

当馈线沿电路板的长度方向设置时，电信号在传输时需要拐直角弯，容易对电信号的传播造成影响，影响信号的传输质量。因此可以通过使馈线与宽度方向之间具有夹角，可以选取45°等角度，以降低电信号拐弯对于信号质量的影响。

在一种可能的实施方式中，所述挖空结构包括第一挖空结构和第二挖空结构，沿所述馈线的宽度方向，所述第一挖空结构和所述第二挖空结构分别位于所述馈线的相对两侧。

通过在馈线的相对两侧均设置有挖空结构，当探针位于测试部靠近馈线的一端时，能够降低探针与该侧的次表层地构成电容的可能，从而有利于降低等效电路中总电容的变化幅度，降低检测结果受电容影响所产生的波动，从而能够提升检测结果的准确性。

在一种可能的实施方式中，所述挖空结构的面积为m，所述测试部的面积为n，且n≥m≥0.3n。

当挖空结构的面积过大时，容易导致等效电路中的电容降低，电感增加，电感增加同样会使检测结果发生波动，导致检测结果的准确性降低。当挖空结构的面积较小时，等效电路中的电容变化较大，对检测结果的影响较大，当探针与测试部的接触位置偏离测试部的中心位置时，检测结果的波动较大，准确性下降。

在一种可能的实施方式中，所述电路板还包括容性补偿结构，所述容性补偿结构与所述馈线电性连接。

当第二导电部的面积小于测试部的面积时，等效电路中的总电容减小，感性增加，导致等效电路呈感性，当等效电路中的电容较小，电感较大时，同样会对检测结果产生影响。通过设置容性补偿结构，能够有利于使等效电路中的电容和电感处于平衡的状态，从而减低电容和电感对于检测结果的影响，有利于提升检测结果的准确性。

在一种可能的实施方式中，所述馈线包括连接段和补偿段，所述连接段与所述测试部电性连接，所述补偿段与所述连接段电性连接；

所述补偿段的宽度大于所述连接段的宽度。

通过使时补偿段的宽度大于连接段的宽度，以增加等效电路的容性，从而降低因第二导电部的面积小于测试部，导致等效电路中感性偏高的可能。

本申请还提供了一种检测系统，所述检测系统包括探针和电路板，所述探针用于检测所述电路板；

其中，所述电路板为以上任一项所述的电路板。

本申请涉及一种电路板及检测系统，其中，电路板包括表层地、馈线和测试部，馈线和测试部电性连接，测试部用于与探针接触，馈线用于传输信号，表层地在测试部靠近馈线的一端设置有挖空结构。通过这样的设计，当探针的落点靠近馈线时，能够减小探针与表层地所构成的电容，从而降低电容对于检测结果的影响，提升检测结果的准确性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。

附图说明

图1为现有的检测系统的结构示意图；

图2为现有的电路板结构示意图；

图3为现有的电路板的史密斯圆图；

图4为本申请所提供的检测系统的结构示意图；

图5为本申请所提供的电路板的第一实施例的结构示意图；

图6为本申请所提供的探针处于不同位置时的等效电路图；

图7为本申请所提供的电路板的第二实施例的结构示意图；

图8为本申请所提供的馈线和测试部的结构示意图；

图9为本申请所提供的史密斯圆图的局部示意图。

附图标记：

1’-贴片；

2’-待测主板；

3’-第一测试针；

4’-第二测试针；

5’-馈线；

1-电路板；

11-表层地；

12-馈线；

121-补偿段；

122-连接段；

13-测试部；

14-次表层地；

141-第一导电部；

142-第二导电部；

143-第三导电部；

15-挖空结构；

151-第一挖空结构；

152-第二挖空结构；

16-补焊部；

17-测试接地部；

18-容性补偿结构；

2-探针。

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

具体实施方式

为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。

下面将结合附图，对本申请中的技术方案进行描述。

在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

在本申请的实施例中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

应理解，在本文中对各种所述示例的描述中所使用的术语只是为了描述特定示例，而并非旨在进行限制。如在对各种所述示例的描述中所使用的那样，单数形式“一个(“a”，“an”)”和“该”旨在也包括复数形式，除非上下文另外明确地指示。

本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。

还应理解，本文中所使用的术语“和/或”是指并且涵盖相关联的所列出的项目中的一个或多个项目的任何和全部可能的组合。术语“和/或”，是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本申请中的字符“/”，一般表示前后关联对象是一种“或”的关系。

还应理解，在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是滑动连接，还可以是可拆卸连接，或成一体等；可以是直接相连，也可以通过中间媒介间接相连。

还应理解，术语“包括”(也称“includes”、“including”、“comprises”和/或“comprising”)当在本说明书中使用时指定存在所陈述的特征、整数、步骤、操作、元素、和/或部件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元素、部件、和/或其分组。

应理解，说明书通篇中提到的“一实施例”、“另一实施例”、“一种可能的设计方式”意味着与实施例或实现方式有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在本申请一实施例中”或“在本申请另一实施例中”、“一种可能的设计方式”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。

随着技术的发展，手机、平板电脑等各种电子产品已经成为人们生活中常用的电子设备，电子设备通常设置有电路板以安装电子元件，在使用时，需要对电路板进行检测，以获取电路板的功率、灵敏度等数据进行检测，并根据检测结果进行校准，以使电路板符合实际的使用需求。电路板包括表层地、次表层地、测试部、馈线、测试接地部和补焊部。在测试时，通过测试探针与电路板接触，并传导电信号，以对电路板的数据进行检测。测试探针的每次落点位置会存在公差，当测试探针落在测试部不同位置时，测试探针与表层地所构成的电容大小不同。测试探针靠近馈线的一侧的测试部可以等效为传输线，另一侧的测试部与测试探针构成电容，并且并联于等效电路中，如图3所示，当测试探针越靠近馈线时，并联于等效电路的电容越大，检测结果越偏容性。因此，导致检测数据存在波动，从而对检测结果产生影响，降低检测结果的准确性。通常情况下，在电路板设置有测试座，测试座用于对测试探针进行限位，具体地，测试座具有导向斜面，在放置测试探针发生偏移时，测试探针与导向斜面接触，并沿导向斜面滑动至预设的区域，从而减小测试探针每次落点之间的公差。然而这样的方式由于在电路板设置有测试座，导致电路板的体积增大，不利于实际使用。

为了解决现有技术中射频测试中探针结构占用空间较大或需要使用Switch测试座导致成本大的问题，本申请实施例提供一种射频测试探针结构，能够实现在不使用Switch测试座情况下，减小探针结构的占用空间，从而提高被测产品的空间利用率。下面结合图1至图9对本申请实施例进行说明。

本申请实施例提供一种射频测试探针结构，与待测主板2’相连，用于从射频接头的传输线耦合出射频探测信号，通过射频测试探针结构耦合进被测电路，将射频探测信号导入到相应的射频测试仪中进行检测。本申请实施例中的待测主板2’可以是PCB板或者芯片基板等其它的产品单板。本申请实施例中以PCB板为例进行说明。

如图1所示，图1为本申请实施例提供的一种射频测试探针结构与待测主板2’连接的局部示意图，具体为射频测试探针结构中的测试针与部分PCB板相接触的示意图，本申请实施例中的测试针包括第一测试针3’和第二测试针4’。图1中所示的PCB板可以用于与天线相连，PCB板的上半部分为净空，下部设置有贴片1’以及射频电路，将射频测试探针结构中的第一测试针3’和第二测试针4’分别与PCB板上的两个贴片1’相接触，即可实现探针结构与PCB板的射频电路相连通。

传统的探针结构中，一般需要在PCB板上安装Switch测试座与探针结构进行连接，Switch测试座不仅占用PCB板上的空间，而且安装Switch测试座会导致测试成本增加。本申请实施例中，通过在PCB板上设置贴片1’与探针结构中的测试针进行连接，馈线5’与贴片1’电性连接，在完成射频测试以后，可以对贴片1’进行再利用。如图2所示，图2为图1中所示的待测主板2’的局部结构示意图，在本申请实施例中，可以是PCB板的局部结构示意图，该PCB板可以与天线相连，其上半部分可以作为天线的净空区，在完成射频测试以后，可以将贴片1’与净空区内的连接元件进行电连接，连接方式可以参照图2中所示，具体可以采用焊接的方式进行连接。贴片1’在PCB板上的占用空间小，成本低，而且贴片1’可以作为PCB板上所需的元件进行使用，当PCB上没有安装Switch测试座时的检测示意图，以及对应的史密斯原图，当PCB没有设置Switch测试座时，探针的落点位置较为离散，检测结果存在偏差。本申请实施例中所提供的探针结构可以通过贴片1’的方式与PCB板相连，无需在PCB板上安装Switch测试座，减小了测试成本，同时减少了对PCB板的空间占用。

本申请实施例提供了一种电路板及检测系统，用于提供一种新的电路板检测方案。

如图4所示，本申请实施例提供了一种检测系统，检测系统可以包括探针2和电路板1，其中，探针2可以为测试探针，在检测时，通过测试探针与电路板1接触，并传导电信号，以获取相关数据。

如图5所示，本申请实施例提供了一种电路板1，能够应用于检测系统。电路板1包括表层地11，馈线12和测试部13。馈线12被表层地11包围，并与测试部13电性连接，测试部13用于探针接触。馈线12与测试部13电性连接，测试部13用于与探针2接触，馈线12用于传递信号，电信号能够沿探针2通过测试部13传递至馈线12。次表层地14具有第一导电部141，第一导电部141位于测试部13远离馈线12的一端，当探针2与测试部13接触时，第一导电部141能够与探针2构成电容。表层地11还设置有挖空结构15沿测试部13的周向，挖空结构15，挖空结构15位于测试部13靠近馈线12的一端。具体地，挖空结构15可以是避让孔等结构，且沿电路板1的厚度方向Z，挖空结构至少贯穿次表层地14。

在测试时，当探针2与测试部13的接触位置越靠近馈线12时，探针2与表层地11所构成的电容越大，当探针2与测试部13的接触位于远离馈线12时，探针2与表层地11所构成的电容越小，在测试时，由于探针2每次的落点不同，所以并联于等效电路中的电容也不同，因此，得到的检测结果受探针2与测试部13所构成的电容的影响，波动较大，导致准确性下降。本申请实施例所提供的方案通过在表层地11挖空形成挖空结构15，从而降低探针2在靠近馈线12的位置与表层地11构成电容的可能，以减小探针2靠近馈线12时与表层地11所构成的电筒，从而降低电容对于测试结果的影响。

如图6所示，为本申请实施例所提供的方案中的等效电路图，当探针2靠近馈线12时，由于表层地11设置有挖空结构15，因此，在靠近表层地11，探针2无法与表层地11构成电容，因此，相当于在等效电路中并联了电感，从而有利于电销电路中电容与电感平衡，降低电容对于检测结果的影响。

如图5所示，在一种可能的实施方式中，表层地11的至少部分位于测试部13远离馈线12的一端。

通过这样的设计能够便于在探针2的落点远离馈线时，探针2能够与表层地11构成电容，当探针2的落点靠近馈线时，探针2与表层地11之间的距离逐渐增加，所构成的电容逐渐减小，由于降低电容的变化对于检测结果的影响。

如图5所示，在一种可能的实施方式中，电路板1还可以包括次表层地14，沿电路板1的厚度方向，次表层地14位于表层地11的下方，且次表层地14在测试部13靠近馈线12的一端也设置有挖空结构15，即次表层地14也进行挖空处理。以在探针2的落点靠近馈线12时，减小次表层地14与探针2所构成的电容，从而降低电容对于检测结果的影响。

在一种可能的实施方式中，测试部13和次表层地14可以等效为电容电感电路，当探针2与测试部13接触时，测试部13和第二导电部142位于探针2靠近馈线12一侧的部分可以等效于传输线，测试部13和第二导电部142位于探针2远离馈线12一侧的部分可以等效于在电路并联了该部分测试部13和第二导电部142构成的第一电容，探针2与测试部13接触的位置越靠近馈线12时，在测试电路中并联的电容也就越大。本申请所提供的方案，通过设置第一导电部141，以使探针2能够与第一导电部141构成电容，当探针2位于测试部13远离馈线12的一端时，可以在等效电路中并联第一导电部141和探针2所构成的第二电容，随着探针2与馈线12之间距离的减小，等效电路中并联的第一电容逐渐增大，由于探针2与第一导电部141之间的距离增加，因此探针2与第一导电部141所构成的第二电容逐渐减小，由于挖空结构15的存在，探针2靠近馈线12时，可以相当于并联了电感，从而使等效电路中的总电容保持不变或变化幅度较小，电感和电容趋近于平衡状态，从而减低因探针2与测试部13的接触位置的公差对于检测结果的影响，更加符合实际的使用需求。

通过采用本申请实施例所提供的方案，可以不在电路板1设置用于限制探针2的测试座，从而能够减少电路板1的结构，有利于减小电路板1的体积。当探针2偏离测试部13的中心位置时，第一电容和第二电容的大小也会分别发生变化，等效电路中的总电容保持不变或变化幅度较小，从而能够减小检测结果的波动，有利于提升检测结果的准确性。

如图5所示，在一种可能的实施方式中，第二导电部142的面积小于测试部13的面积。

通过使第二导电部142的面积小于测试部13的面积，可以减小第二导电部142与测试部13所构成的第一电容，从而能够减小等效电路中的总电容，有利于使等效电路中的电容电感处于平衡的状态，从而能够提升检测结果的准确性，更加符合实际的使用需求。

如图5所示，在一种可能的实施方式中，沿靠近测试部13的中心方向，第二导电部142的面积逐渐减小。即第二导电部142的沿靠近馈线12和第一导电部141的方向，面积逐渐增加，形成中间较窄，两端较宽的结构。

根据实际实验，在测试时，探针2与测试部13的接触位置符合正态分布，即探针2与测试部13的接触位置较多的集中在测试部13的中心区域。因此，通过将第二导电部142设置为中间较窄，两端较宽的结构，能够有利于减小探针2与测试部13接触时，测试部13与第二导电部142构成的并联于等效电路的第一电容，从而降低能够减小等效电路中的总电容，有利于使等效电路中电容电感处于平衡的状态，从而能够降低电容的波动对于检测结果的影响，有利于提升检测结果的准确性。

由于探针2的落点分布符合正态分布规律，相较于如图7所示的第二导电部142宽度不变的设置方式，本申请实施例所提供的方案通过调整第二导电部142的宽度，能够有利于提升探针2的在测试部13中心区域时的检测精度，更加符合实际的使用需求。

如图5所示，在一种可能的实施方式中，电路板1还包括补焊部16和测试接地部17，测试接地部17用于在对电路板检测时进行接地，具体地，测试接地部17可以是人为的在表层地11指定的预设区域。测试接地部17位于测试部13远离馈线12的区域，便于与探针2抵接，降低探针2与馈线12发生误触的可能。

沿电路板1的宽度方向X，补焊部16与测试部13之间具有第一间距，沿电路板1的长度方向Y，测试接地部17与测试部13之间具有第二间距，第一导电部141位于测试部13和测试接地部17之间，馈线12位于测试部13远离测试接地部17的一端。

测试部13、补焊部16和测试接地部17三者呈“L”型分布，能够降低相互之间发生干涉的可能，在测试时，探针2同时与测试部13和测试接地部17电性连接，补焊部16用于安装电子元件。

如图5所示，在一种可能的实施方式中，馈线12与电路板1的宽度方向X具有夹角。

由于补焊部16沿电路板1的宽度方向X，位于测试部13的一侧，电信号能够在馈线12和补焊部16之间进行传递，如图6所示，当馈线12沿电路板1的长度方向Y设置时，电信号在传输时需要拐直角弯，容易对电信号的传播造成影响，影响信号的传输质量。因此可以通过使馈线12与宽度方向X之间具有夹角，可以选取45°等角度，以降低电信号拐弯对于信号质量的影响。

如图8所示，通常情况下，测试部13为方形，探针2在测试部13的落点位于内切于该方形的圆形(虚线所示)范围内，当馈线12与宽度方向X之间具有夹角时，即馈线12沿测试部13的对角线设置。通过这样的设计，由于探针2在测试部13的落点位于内切与该方形的圆形范围，因此，测试部13的角落位置不在探针2的落点范围，或探针2仅有极低的概率位于测试部13的角落位置，沿馈线12的延伸方向，在方形的测试部13的一组对角区域设置有第二导电部142，能够有利于第二导电部142与测试部13构成第一电容，从而能够降低的等效电路容性较低，感性较高的可能，降低电容和电感对于检测结果的影响，提升检测结果的精度。

如图5所示，在一种可能的实施方式中，挖空结构15包括第一挖空结构151和第二挖空结构152，沿馈线12的宽度方向X，第一挖空结构151和第二挖空结构152位于馈线12的相对两侧。

通过在馈线12的相对两侧均设置有挖空结构15，当探针2位于测试部13靠近馈线12的一端时，能够降低探针2与该侧的次表层地14构成电容的可能，从而有利于降低等效电路中总电容的变化幅度，降低检测结果受电容影响所产生的波动，从而能够提升检测结果的准确性。

在一种可能的实施方式中，挖空结构15的面积为m，测试部13的面积为n，在设置挖空结构15时，挖空结构15的面积与测试部13的面积满足的关系为：n≥m≥0.3n。

当挖空结构15的面积过大时，容易导致等效电路中的电容降低，电感增加，电感增加同样会使检测结果发生波动，导致检测结果的准确性降低。当挖空结构15的面积较小时，等效电路中的电容变化较大，对检测结果的影响较大，当探针2与测试部13的接触位置偏离测试部13的中心位置时，检测结果的波动较大，准确性下降。

如图7所示，在一种可能的实施方式中，电路板1可以包括容性补偿结构18，容性补偿结构18与馈线12电性连接。

当第二导电部142的面积小于测试部13的面积时，等效电路中的总电容减小，感性增加，导致等效电路呈感性，当等效电路中的电容较小，电感较大时，同样会对检测结果产生影响。通过设置容性补偿结构18，能够有利于使等效电路中的电容和电感处于平衡的状态，从而减低电容和电感对于检测结果的影响，有利于提升检测结果的准确性。

如图5所示，在一种可能的实施方式中，馈线12包括连接段122和补偿段121，连接段122与补偿段121电性连接，测试部13与连接段122电性连接。补偿段121的宽度大于俩你绝单的宽度。

通过使时补偿段121的宽度大于连接段122的宽度，以增加等效电路的容性，从而降低因第二导电部142的面积小于测试部13，导致等效电路中感性偏高的可能。

次表层地14还可以包括第三导电部143，第三导电部143的至少部分可以位于馈线12的投影范围内。当电路板1设置有挖空结构15，以及减小第二导电部142的面积时，当探针2靠近馈线12所在的一端时，容易导致电路中电感较大，电容较小，等效电路呈感性，从而影响检测结果，第三导电部143同样可以用于构成电容，以降低等效电路呈感性的可能，有利于电容和电感平衡。

如图9所示，图9为史密斯圆图的局部示意图，当检测结果位于中间的水平线时，则表示该电路的电容和电感处于平衡状态，当检测结果位于水平线上方时，该电路为感性，当检测结果位于水平线下方时，该电路为容性。图中A为图5所示的实施例的检测结果，B为图7所示的实施例的检测结果，C为现有的未设置测试座的方案的检测结果，由图上可以清楚的得出，本申请实施例所提供的方案的收敛情况要好于现有技术的收敛情况，因此，本实施例所提供的方案中，检测结果的波动较小，受电容和电感的影响较小，检测精度较高，更加符合实际的使用需求。

本申请实施例提供了一种电路板1及检测系统，其中，电路板1包括表层地11、馈线12和测试部13，馈线12和测试部13电性连接，测试部13用于与探针2接触，馈线12用于传输信号，表层地11在测试部13靠近馈线12的一端设置有挖空结构15。通过这样的设计，当探针2的落点靠近馈线12时，能够减小探针12与表层地所构成的电容，从而降低电容对于检测结果的影响，提升检测结果的准确性。

需要指出的是，本专利申请文件的一部分包含受著作权保护的内容。除了对专利局的专利文件或记录的专利文档内容制作副本以外，著作权人保留著作权。

Claims (13)

1.一种用于探针测试的电路板，其特征在于，所述电路板包括：

表层地；

馈线，所述馈线被所述表层地包围，用于传输信号；

测试部，所述测试部与所述馈线电性连接，用于扎探针进行测试；

其中，沿所述测试部的周围，所述表层地设置有挖空结构；

所述电路板还包括次表层地，沿所述电路板的厚度方向，所述次表层地位于表层地下方；

所述次表层地包括第一导电部和第二导电部，所述第一导电部位于所述测试部远离所述馈线的一端，在沿所述电路板的厚度方向的投影中，所述第二导电部位于所述测试部的投影范围内。

2.根据权利要求1所述的电路板，其特征在于，所述表层地的至少部分位于所述测试部远离所述馈线的一端。

3.根据权利要求1所述的电路板，其特征在于，所述次表层地在所述测试部靠近所述馈线的一端设置有所述挖空结构。

4.根据权利要求1所述的电路板，其特征在于，沿靠近所述测试部中心的方向，所述第二导电部的面积逐渐减小。

5.根据权利要求1所述的电路板，其特征在于，所述第二导电部的面积小于所述测试部的面积。

6.根据权利要求1所述的电路板，其特征在于，在所述表层地上设置有测试接地部，所述测试接地部设置在远离所述馈线的一端。

7.根据权利要求6所述的电路板，其特征在于所述电路板还包括补焊部，沿所述电路板的宽度方向，所述补焊部与所述测试部之间具有第一间距，沿所述电路板的长度方向，所述测试接地部与所述测试部之间具有第二间距；

所述第一导电部位于所述测试部与所述测试接地部之间，所述馈线位于所述测试部远离所述测试接地部的一端。

8.根据权利要求7所述的电路板，其特征在于，所述馈线与所述电路板的宽度方向具有夹角。

9.根据权利要求1至8中任一项所述的电路板，其特征在于，所述挖空结构包括第一挖空结构和第二挖空结构，沿所述馈线的宽度方向，所述第一挖空结构和所述第二挖空结构分别位于所述馈线的相对两侧。

10.根据权利要求1至8中任一项所述的电路板，其特征在于，所述挖空结构的面积为m，所述测试部的面积为n，且n≥m≥0.3n。

11.根据权利要求1至8中任一项所述的电路板，所述的电路板，其特征在于，所述电路板还包括容性补偿结构，所述容性补偿结构与所述馈线电性连接。

12.根据权利要求1至8中任一项所述的电路板，其特征在于，所述馈线包括连接段和补偿段，所述连接段与所述测试部电性连接，所述补偿段与所述连接段电性连接；

所述补偿段的宽度大于所述连接段的宽度。

13.一种检测系统，其特征在于，所述检测系统包括探针和电路板，所述探针用于检测所述电路板；

其中，所述电路板为权利要求1至12中任一项所述的电路板。

Images