CN113707683A - 阵列基板、显示装置 - Google Patents
阵列基板、显示装置 Download PDFInfo
- Publication number
- CN113707683A CN113707683A CN202010436548.6A CN202010436548A CN113707683A CN 113707683 A CN113707683 A CN 113707683A CN 202010436548 A CN202010436548 A CN 202010436548A CN 113707683 A CN113707683 A CN 113707683A
- Authority
- CN
- China
- Prior art keywords
- substrate
- hole
- orthographic projection
- array substrate
- level power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 163
- 239000010410 layer Substances 0.000 claims abstract description 83
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 239000002346 layers by function Substances 0.000 claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000002161 passivation Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 235000019557 luminance Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明涉及显示技术领域,提出一种阵列基板、显示装置,该阵列基板包括显示区,阵列基板还包括衬底基板、第一导电层、公共阴极、层间功能层。第一导电层设置于所述衬底基板的一侧,包括至少一条低电平电源线,所述低电平电源线至少部分位于显示区;层间功能层,设置于所述第一导电层背离所述衬底基板的一侧;公共阴极设置于所述第一导电层背离所述衬底基板的一侧,位于所述显示区的所述公共阴极通过贯穿所述层间功能层的过孔与所述低电平电源线电连接。本阵列基板中公共阴极上的电位较为均匀。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板、显示装置。
背景技术
在OLED阵列基板中,公共阴极层需要在阵列基板的边框区域通过过孔与位于边框区域的低电平电源线连接。然而,由于公共阴极自身存在压降,从而导致公共阴极上不同位置的电位不均匀,最终导致显示面板显示不均匀的现象。
需要说明的是,在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种阵列基板、显示装置,该阵列基板能够解决相关技术中,公共阴极上不同位置电位不均匀的技术问题。
本发明的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本发明的实践而习得。
根据本发明的一个方面,提供一种阵列基板,该阵列基板包括显示区,其中,所述阵列基板还包括:衬底基板、第一导电层、公共阴极、层间功能层。第一导电层设置于所述衬底基板的一侧,包括至少一条低电平电源线,所述低电平电源线至少部分位于显示区;层间功能层设置于所述第一导电层背离所述衬底基板的一侧;公共阴极设置于所述层间功能层背离所述衬底基板的一侧,位于所述显示区的所述公共阴极通过贯穿所述层间功能层的过孔与所述低电平电源线电连接。
本公开一种示例性实施例中,所述第一导电层包括多条所述低电平电源线;多条所述低电平电源线沿第一方向延伸且沿第二方向间隔分布。
本公开一种示例性实施例中,所述低电平电源线在其延伸方向上包括多几间隔设置的连接部,多个所述连接部分别通过过孔与位于显示区的所述公共阴极连接。
本公开一种示例性实施例中,所述阵列基板包括沿所述第一方向、第二方向行列分布的多个子像素单元,所述第一方向为列方向所述第二方向为行方向;相邻所述低电平电源线之间设置有相同列的所述子像素单元,同一条所述低电平电源线上相邻的连接部之间具有相同距离。
本公开一种示例性实施例中,相邻所述低电平电源线上的连接部在行方向上交错设置。
本公开一种示例性实施例中,所述层间功能层包括像素定义层,像素定义层包括遮挡部,所述遮挡部形成用于设置发光单元的开口,所述遮挡部上还设置有第一过孔,所述第一过孔用于形成所述过孔;显示区中所述低电平电源线在所述衬底基板的正投影位于所述遮挡部在所述衬底基板的正投影上。
本公开一种示例性实施例中,所述层间功能层还包括钝化层,钝化层设置于所述第一导电层与所述像素定义层之间,所述钝化层上设置有第二过孔,所述第二过孔与所述第一过孔连通,用于形成所述过孔。
本公开一种示例性实施例中,所述层间功能层还包括平坦层,平坦层设置于所述钝化层和所述像素定义层之间,所述平坦层上设置有第三过孔,所述第三过孔与所述第一过孔、第二过孔连通,用于形成所述过孔。
本公开一种示例性实施例中,所述第二过孔在所述衬底基本的正投影位于所述第三过孔在所述衬底基板的正投影上,且第三过孔在衬底基板上的正投影面积大于第二过孔在衬底基板上的正投影面积;所述第二过孔在所述衬底基本的正投影位于所述第一过孔在所述衬底基板的正投影上,且第一过孔在衬底基板上的正投影面积大于第二过孔在衬底基板上的正投影面积。
本公开一种示例性实施例中,所述第二过孔、第三过孔在所述衬底基板的正投影位于所述低电平电源线在所述衬底基板的正投影上。
本公开一种示例性实施例中,所述第一导电层还包括感测信号线,所述第一过孔在所述衬底基板的正投影至少部分与所述感测信号线在所述衬底基板的正投影重合。
本公开一种示例性实施例中,所述第三过孔在所述衬底基本的正投影与所述第二过孔在所述衬底基板的正投影重合;所述第二过孔在所述衬底基本的正投影位于所述第一过孔在所述衬底基板的正投影上,且第一过孔在衬底基板上的正投影面积大于第二过孔在衬底基板上的正投影面积。
本公开一种示例性实施例中,所述第三过孔在所述衬底基本的正投影、所述第二过孔在所述衬底基板的正投影以及所述第一过孔在所述衬底基板的正投影重合。
本公开一种示例性实施例中,所述阵列基板还包括阳极层,阳极层设置于所述平坦层和所述公共阴极之间,包括位于所述第一过孔中的层间连接部,所述层间连接部面向所述衬底基板的一侧通过所述第二过孔、第三过孔与所述低电平电源线电连接,所述层间连接部背离所述衬底基板的一侧通过第一过孔与所述公共阴极连接。
根据本发明的一个方面,提供一种显示装置,该显示面板包括上述的阵列基板。
本公开提出一种阵列基板、显示装置,该阵列基板包括显示区,阵列基板还包括衬底基板、第一导电层、公共阴极。第一导电层设置于所述衬底基板的一侧,包括至少一条低电平电源线,所述低电平电源线至少部分位于显示区;公共阴极设置于所述第一导电层背离所述衬底基板的一侧,位于所述显示区的所述公共阴极通过贯穿所述层间功能层的过孔与所述低电平电源线电连接。在本公开的阵列基板中,低电平电源线可以向位于显示区中的公共阴极提供低电平电源信号,使得公共阴极上的电位更加均匀,从而避免了显示面板显示不均匀等异常显示现象。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术中一种像素驱动电路的结构示意图;
图2为本公开阵列基板一种示例性实施例的结构示意图;
图3为图2沿虚线A-A的剖视图;
图4为本公开阵列基板另一种示例性实施例中过孔位置的剖视图;
图5为本公开阵列基板一种示例性实施例的结构示意图;
图6为图5沿虚线A-A的剖视图;
图7为本公开阵列基板另一种示例性实施例中过孔位置的剖视图;
图8为本公开阵列基板另一种示例性实施例的结构示意图;
图9为本公开阵列基板另一种示例性实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本发明将更加全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语,例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示,为相关技术中一种像素驱动电路的结构示意图。该显示驱动电路包括第一晶体管T1、第二晶体管T2、驱动晶体管DT、电容C。第一晶体管T1第一端连接第一节点N1,第二端连接数据信号端Data,控制端连接第一控制端G1;驱动晶体管DT第一端连接第一电源端VDD,第二端连接第二节点N2,控制端连接第一节点N1;第二晶体管第一端连接第二节点N2,第二端连接感测信号端Sen,电容C连接于第二节点和第一节点之间。该像素驱动电路还可以包括发光单元OLED,发光单元OLED连接于第二节点和第二电源端VSS之间。相关技术中,阵列基板集成有多个图1所示的像素驱动电路,在阵列基板中,发光单元OLED的阴极通常制作成一公共阴极,该公共阴极一般通过位于边框区的过孔与用于提供第二电源端VSS的低电平电源线连接。然而,由于公共阴极自身存在压降,从而导致公共阴极上不同位置的电位不均匀,即不同位置处像素驱动电路中的第二电源端存在不同电位,从而在数据信号端提供相同数据信号情况下,不同位置处的像素驱动电路会具有不同的驱动电流,发光单元会发出不同亮度的光,最终导致显示面板发光部均匀。
基于此,本示例性实施例提供一种阵列基板,如图2、3所示,图2为本公开阵列基板一种示例性实施例的结构示意图,图3为图2沿虚线A-A的剖视图。该阵列基板包括显示区1,其中,所述阵列基板还包括:衬底基板2、第一导电层、公共阴极4、层间功能层6。第一导电层设置于所述衬底基板2的一侧,包括至少一条低电平电源线31,所述低电平电源线31至少部分位于显示区1;层间功能层6设置于所述第一导电层背离衬底基板2的一侧,公共阴极4设置于所述层间功能层6背离所述衬底基板1的一侧,位于所述显示区的所述公共阴极4通过贯穿所述层间功能层6的过孔5与所述低电平电源线31电连接。其中,层间功能层6可以为绝缘层。
在本公开的阵列基板中,低电平电源线31可以向位于显示区中的公共阴极4提供低电平电源信号,使得公共阴极4上的电位更加均匀,从而避免了显示面板显示不均匀等异常显示现象。
本示例性实施例中,如图4所示,为本公开阵列基板另一种示例性实施例中过孔位置的剖视图。所述层间功能层6可以包括钝化层61、平坦层62、像素定义层63,钝化层61可以设置于第一导电层背离衬底基板2的一侧,平坦层62可以设置于钝化层61背离衬底基板的一侧,像素定义层63可以设置于平坦层62背离衬底基板的一侧。
应该理解的是,在其他示例性实施例中,层间功能层6可以有其他的结构,例如层间功能层6可以包括钝化层61、平坦层62、像素定义层63中的一层或多层,这些都属于本公开的保护范围。
如图4所示,像素定义层63可以包括遮挡部,所述遮挡部形成用于设置发光单元的开口(未画出),遮挡部即为子像素单元之间的黑矩阵,显示区中的所述低电平电源线31在所述衬底基板1的正投影位于所述遮挡部在所述衬底基板的正投影上,即位于显示区的低电平电源线位于阵列基板的黑矩阵区域,该设置可以使得低电平电源线31不会对阵列基板开口区域的光线造成遮挡影响。如图4所示,所述遮挡部上还设置有第一过孔51,所述第一过孔51用于组成所述过孔。如图4所示,所述钝化层61上设置有第二过孔52,所述第二过孔52与所述第一过孔51连通,用于组成所述过孔。所述平坦层62上设置有第三过孔53,所述第三过孔53与所述第一过孔51、第二过孔52连通,用于组成所述过孔。第一过孔51、第二过孔52、第三过孔53相互连通可以共同组成所述过孔。
本示例性实施例中,如图4所示,由于钝化层61、平坦层62、像素定义层63分别由不同材料组成,在形成层间功能层上的过孔时,不能通过一次刻蚀工艺形成,需要在单独形成钝化层61、平坦层62、像素定义层63时,分别形成第二过孔52、第三过孔53、第一过孔51。然而由于刻蚀工艺误差,在不同层级分别形成第二过孔52、第三过孔53、第一过孔51时,第二过孔52、第三过孔53、第一过孔51在衬底基板上的正投影通常不能完全重合,即第一过孔51和第三过孔53之间的贯通面积(即第一过孔和第三过孔交界面处相连通的面积)小于第三过孔53的孔口面积,第三过孔53和第二过孔52之间的贯通面积小于第二过孔52的孔口面积,从而使得第二过孔52、第三过孔53、第一过孔51形成的过孔贯通性较差,过孔内填充的导电材料不易填充于整个过孔内。
本示例性实施例中,如图4所示,所述第二过孔52在所述衬底基本2的正投影可以位于所述第三过孔53在所述衬底基板的正投影上,且第三过孔53在衬底基板上的正投影面积可以大于第二过孔52在衬底基板上的正投影面积;所述第二过孔52在所述衬底基本的正投影可以位于所述第一过孔51在所述衬底基板的正投影上,且第一过孔51在衬底基板上的正投影面积大于第二过孔52在衬底基板上的正投影面积。本示例性实施例中,即使刻蚀工艺存在误差,第三过孔53所在位置发生微小偏移,由于第三过孔53在衬底基板上的正投影面积可以大于第二过孔52在衬底基板上的正投影面积,第三过孔53和第二过孔52之间的贯通面积也会等于第二过孔52的孔口面积,同理即使第一过孔51发生微小偏移,第一过孔51和第三过孔53之间的贯通面积也会等于第三过孔53的孔口面积。该设置形成的过孔可以形成贯通性较好的过孔,公共阴极材料可以较容易的填充于整个过孔。
本示例性实施例中,所述第二过孔52在所述衬底基板的正投影可以位于所述低电平电源线在所述衬底基板的正投影上。该设置可以避免刻蚀第二过孔52时,刻蚀工艺对低电平电源线以外位置的结构层发生误刻蚀,从而破坏低电平电源线以外位置的结构层。此外,本示例性实施例中,平坦层62的材料可以选择SOG材料(Silicon On Glass),即硅-玻璃键合结构。该SOG材料容易发生过刻现象,将第三过孔53在所述衬底基板的正投影设置于所述低电平电源线在所述衬底基板的正投影上,同样可以避免刻蚀第三过孔53时,刻蚀工艺对低电平电源线以为位置的结构层发生误刻蚀。
应该理解的是,在其他示例性实施例中,所述第三过孔53在所述衬底基本的正投影还可以与所述第二过孔52在所述衬底基板的正投影重合;所述第二过孔52在所述衬底基本的正投影可以位于所述第一过孔在所述衬底基板的正投影上,且第一过孔51在衬底基板上的正投影面积可以大于第二过孔在衬底基板上的正投影面积。在其他示例性实施例中,所述第三过孔53在所述衬底基本的正投影、所述第二过孔52在所述衬底基板的正投影以及所述第一过孔51在所述衬底基板的正投影可以完全重合。这些都属于本公开的保护范围。
本示例性实施例中,如图5、6所示,图5为本公开阵列基板一种示例性实施例的结构示意图,图6为图5沿虚线A-A的剖视图。所述第一导电层还可以包括感测信号线32,该感测信号线32可以向图1中感测信号端Sen提供感测信号。所述第一过孔51在所述衬底基板2的正投影至少部分可以与所述感测信号线32在所述衬底基板2的正投影重合。
本示例性实施例中,如图7所示,为本公开阵列基板另一种示例性实施例中过孔位置的剖视图。所述阵列基板还包括阳极层,阳极层可以设置于所述平坦层62和所述公共阴极4之间,阳极层可以包括位于所述第一过孔中的层间连接部9,所述层间连接部9面向所述衬底基板2的一侧通过所述第二过孔52、第三过孔53与所述低电平电源线电连接,所述层间连接部9背离所述衬底基板2的一侧通过第一过孔51与所述公共阴极4连接。如图7所示,该阵列基板还可以包括介电层10、缓冲层11,缓冲层11可以设置于衬底基板2和第一导电层之间,介电层10可以设置于缓冲层11和第一导电层之间。需要说明的是,该层间连接部9独立于阵列基板中与发光单元连接的阳极部设置,即层间连接部9不与发光单元的阳极连接。
本示例性实施例中,如图8所示,为本公开阵列基板另一种示例性实施例的结构示意图。所述第一导电层可以包括多条所述低电平电源线31;多条所述低电平电源线31可以沿第一方向X延伸且沿第二方向Y间隔分布。如图8所示,所述低电平电源线31在其延伸方向上可以包括多几间隔设置的连接部311,多个所述连接部311可以分别通过上述过孔与位于显示区1的所述公共阴极4连接。该设置可以通过多条低电平电源线向公共阴极的不同位置提供低电平信号,从而进一步改善公共阴极不同位置电位不均匀的现象。
如图8所示,所述阵列基板可以包括沿所述第一方向、第二方向行列分布的多个子像素单元7,所述第一方向X可以为列方向,所述第二方向Y可以为行方向;相邻所述低电平电源线31之间可以设置有3列的所述子像素单元,同一条所述低电平电源线31上相邻的连接部311之间可以具有相同距离。如图8所示,同一条所述低电平电源线31上相邻的连接部311之间的间隔距离可以与相邻行子像素单元之间的距离相等。应该理解的是,相邻所述低电平电源线31之间还可以设置有其他列数的子像素单元,例如,相邻所述低电平电源线31之间可以设置有1、2、4列的所述子像素单元。应该理解的是,在其他示例性实施例中,第一方向X可以为行方向,所述第二方向Y可以为列方向。
本示例性实施例中,如图8所示,相邻低电平电源线31上的连接部311在第二方向Y上位于同一直线。在图8中,虚线81所在直线上并没有设置连接部311,且虚线81上下两侧的连接部311距离虚线81均较远,因此,公共阴极位于虚线81所在位置上的电位绝对值会低于其他位置的电位绝对值,且该电位差较大。其中,虚线81可以为任一条低电平电源线上两相邻连接部311之间线段的中垂线。如图9所示,为本公开阵列基板另一种示例性实施例的结构示意图。其中,相邻所述低电平电源线31上的连接部311可以在行方向(即第二方向Y)上交错设置。如图9所示,该设置可以使得相邻低电平电源线31上的连接部311在第二方向Y上不位于同一直线上。如图9所示,该设置可以使得部分连接部能够位于或接近虚线81,从而使得公共阴极上的电位更加均匀。
本示例性实施例中,部分第一导电层还可以形成该阵列基板的其他信号线,例如,第一导电层可以形成阵列基板的高电平电源线、数据信号线等。高电平电源线可以用于向图1中第一电源端VDD提供高电平信号,数据信号线可以向图1中数据信号端提供数据信号。
本示例性实施例还提供一种显示装置,该显示面板包括上述的阵列基板。该显示装置可以为手机、电脑、平板电脑等。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
Claims (15)
1.一种阵列基板,包括显示区,其特征在于,所述阵列基板还包括:
衬底基板;
第一导电层,设置于所述衬底基板的一侧,包括至少一条低电平电源线,所述低电平电源线至少部分位于显示区;
层间功能层,设置于所述第一导电层背离所述衬底基板的一侧;
公共阴极,设置于所述层间功能层背离所述衬底基板的一侧,位于所述显示区的所述公共阴极通过贯穿所述层间功能层的过孔与所述低电平电源线电连接。
2.根据权利要求1所述的阵列基板,其特征在于,所述第一导电层包括多条所述低电平电源线;
多条所述低电平电源线沿第一方向延伸且沿第二方向间隔分布。
3.根据权利要求2所述的阵列基板,其特征在于,所述低电平电源线在其延伸方向上包括多几间隔设置的连接部,多个所述连接部分别通过过孔与位于显示区的所述公共阴极连接。
4.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板包括沿所述第一方向、第二方向行列分布的多个子像素单元,所述第一方向为列方向所述第二方向为行方向;
相邻所述低电平电源线之间设置有相同列的所述子像素单元,同一条所述低电平电源线上相邻的连接部之间具有相同距离。
5.根据权利要求4所述的阵列基板,其特征在于,相邻所述低电平电源线上的连接部在行方向上交错设置。
6.根据权利要求1所述的阵列基板,其特征在于,所述层间功能层包括:
像素定义层,包括遮挡部,所述遮挡部形成用于设置发光单元的开口,所述遮挡部上还设置有第一过孔,所述第一过孔用于组成所述过孔;
显示区中所述低电平电源线在所述衬底基板的正投影位于所述遮挡部在所述衬底基板的正投影上。
7.根据权利要求6所述的阵列基板,其特征在于,所述层间功能层还包括:
钝化层,设置于所述第一导电层与所述像素定义层之间,所述钝化层上设置有第二过孔,所述第二过孔与所述第一过孔连通,用于组成所述过孔。
8.根据权利要求7所述的阵列基板,其特征在于,所述层间功能层还包括:
平坦层,设置于所述钝化层和所述像素定义层之间,所述平坦层上设置有第三过孔,所述第三过孔与所述第一过孔、第二过孔连通,用于组成所述过孔。
9.根据权利要求8所述的阵列基板,其特征在于,
所述第二过孔在所述衬底基本的正投影位于所述第三过孔在所述衬底基板的正投影上,且第三过孔在衬底基板上的正投影面积大于第二过孔在衬底基板上的正投影面积;
所述第二过孔在所述衬底基本的正投影位于所述第一过孔在所述衬底基板的正投影上,且第一过孔在衬底基板上的正投影面积大于第二过孔在衬底基板上的正投影面积。
10.根据权利要求8所述的阵列基板,其特征在于,所述第二过孔、第三过孔在所述衬底基板的正投影位于所述低电平电源线在所述衬底基板的正投影上。
11.根据权利要求8所述的阵列基板,其特征在于,所述第一导电层还包括感测信号线,所述第一过孔在所述衬底基板的正投影至少部分与所述感测信号线在所述衬底基板的正投影重合。
12.根据权利要求8所述的阵列基板,其特征在于,
所述第三过孔在所述衬底基本的正投影与所述第二过孔在所述衬底基板的正投影重合;
所述第二过孔在所述衬底基本的正投影位于所述第一过孔在所述衬底基板的正投影上,且第一过孔在衬底基板上的正投影面积大于第二过孔在衬底基板上的正投影面积。
13.根据权利要求8所述的阵列基板,其特征在于,
所述第三过孔在所述衬底基本的正投影、所述第二过孔在所述衬底基板的正投影以及所述第一过孔在所述衬底基板的正投影完全重合。
14.根据权利要求8所述的阵列基板,其特征在于,所述阵列基板还包括:
阳极层,设置于所述平坦层和所述公共阴极之间,包括位于所述第一过孔中的层间连接部,所述层间连接部面向所述衬底基板的一侧通过所述第二过孔、第三过孔与所述低电平电源线电连接,所述层间连接部背离所述衬底基板的一侧通过第一过孔与所述公共阴极连接。
15.一种显示装置,其特征在于,包括权利要求1-14任意一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010436548.6A CN113707683B (zh) | 2020-05-21 | 2020-05-21 | 阵列基板、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010436548.6A CN113707683B (zh) | 2020-05-21 | 2020-05-21 | 阵列基板、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113707683A true CN113707683A (zh) | 2021-11-26 |
CN113707683B CN113707683B (zh) | 2024-05-14 |
Family
ID=78645816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010436548.6A Active CN113707683B (zh) | 2020-05-21 | 2020-05-21 | 阵列基板、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113707683B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016150078A1 (zh) * | 2015-03-20 | 2016-09-29 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
CN108470761A (zh) * | 2018-05-10 | 2018-08-31 | 武汉华星光电半导体显示技术有限公司 | 一种oled显示面板以及显示装置 |
CN109037282A (zh) * | 2018-07-24 | 2018-12-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
US20190006427A1 (en) * | 2016-12-01 | 2019-01-03 | Boe Technology Group Co., Ltd. | Oled display device |
CN210349841U (zh) * | 2019-09-19 | 2020-04-17 | 昆山工研院新型平板显示技术中心有限公司 | 一种显示面板和显示装置 |
-
2020
- 2020-05-21 CN CN202010436548.6A patent/CN113707683B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016150078A1 (zh) * | 2015-03-20 | 2016-09-29 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
US20190006427A1 (en) * | 2016-12-01 | 2019-01-03 | Boe Technology Group Co., Ltd. | Oled display device |
CN108470761A (zh) * | 2018-05-10 | 2018-08-31 | 武汉华星光电半导体显示技术有限公司 | 一种oled显示面板以及显示装置 |
CN109037282A (zh) * | 2018-07-24 | 2018-12-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
CN210349841U (zh) * | 2019-09-19 | 2020-04-17 | 昆山工研院新型平板显示技术中心有限公司 | 一种显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113707683B (zh) | 2024-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN210349841U (zh) | 一种显示面板和显示装置 | |
CN112885850B (zh) | 显示面板、显示装置 | |
CN111668278A (zh) | 一种显示面板及显示装置 | |
CN110931515B (zh) | 一种阵列基板、显示面板以及显示装置 | |
US7119370B2 (en) | Electro-optical device, method of manufacturing the same, and electronic instrument | |
US11906859B2 (en) | Display substrate and display device | |
CN113314579B (zh) | 显示面板及显示装置 | |
CN111694466A (zh) | 触控显示屏及电子装置 | |
CN113078196B (zh) | 显示面板 | |
CN112687190B (zh) | 显示面板、显示装置及显示面板的制备方法 | |
US11107413B2 (en) | Display substrate and method for manufacturing the same, display device | |
CN112951891A (zh) | 显示基板及其制备方法、显示面板 | |
CN111312769B (zh) | 显示面板 | |
CN113823671B (zh) | 显示面板和显示装置 | |
CN215266306U (zh) | 显示面板及显示装置 | |
CN111161662B (zh) | 显示面板和显示装置 | |
CN110473883B (zh) | 阵列基板及oled显示装置 | |
CN109904205B (zh) | 一种显示面板和显示装置 | |
US20240074257A1 (en) | Display panel and electronic device | |
CN113707683B (zh) | 阵列基板、显示装置 | |
US7034442B2 (en) | Electro-optical device, method of manufacturing the same, and electronic instrument | |
CN112837618B (zh) | 显示面板及显示装置 | |
EP4141858A1 (en) | Display panel and display apparatus | |
US20190324575A1 (en) | Touch control electrode structure and touch control panel | |
US20240155889A1 (en) | Display panel and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |