CN113703231A - 阵列基板及液晶显示面板 - Google Patents

Abstract

本申请实施例公开了一种阵列基板及液晶显示面板。本申请实施例提供的液晶显示面板中包括一种阵列基板。阵列基板通过取消缓冲区的主干电极，或者是取消缓冲区的主干电极后在阵列基板上设置凸出部、增加DBS电极等方法，减小了相邻的两区之间的预倾角冲突。本申请实施例提供的阵列基板通过减小相邻的两区之间的预倾角冲突，从而防止液晶分子偏转时互相阻碍的问题，进而改善暗团，解决显示不均的问题。

Description

阵列基板及液晶显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基板及液晶显示面板。

背景技术

液晶显示面板应用于曲面显示时面临了不少的挑战。因为曲面是由平面进行弯曲实现，会在曲面状态形成对称椭圆状的暗团。暗团是由于上下基板偏移导致。改善暗团的主要方法是将上基板的预倾角做小，且将上基板的地形结构进行极致的简化。

在对现有技术的研究和实践过程中，本申请的发明人发现，实际应用中，上基板预倾角做到极致的小的难度较高，且下基板的形貌也会对暗团的改善起到关键的作用。因此，需要对下基板进行一定设计。多畴显示的液晶显示面板中，由于像素中相邻的配向区域交界处对应的液晶分子预倾角冲突最为严重，因此在子像素中相邻的配向区域更易产生暗团。

发明内容

本申请实施例提供一种阵列基板及液晶显示面板，可以通过缓冲像素中相邻的配向区域交界处对应的液晶分子预倾角冲突，进而改善曲面显示屏中的暗团。

本申请实施例提供一种阵列基板，包括：

基板；

像素电极，所述像素电极设置在所述基板上，所述像素电极包括第一区、第二区和缓冲区，所述第一区与所述第二区之间设置有所述缓冲区；

所述像素电极包括多个第一分支电极和多个第二分支电极，多个所述第一分支电极间隔排列，多个所述第二分支电极间隔排列，所述第一分支电极的延伸方向与所述第二分支电极的延伸方向相交；所述第一分支电极设置在所述第一区，所述第二分支电极设置在所述第二区；

所述阵列基板包括设置于所述缓冲区的缓冲结构。

可选的，在本申请的一些实施例中，所述缓冲结构包括开口，所述开口设置在所述像素电极上。

可选的，在本申请的一些实施例中，所述阵列基板还包括凸出部，所述凸出部设置在所述基板上；所述凸出部对应设置在所述缓冲区，所述凸出部远离所述基板的表面凸起。

可选的，在本申请的一些实施例中，所述像素电极还包括轴电极，所述轴电极设置在所述缓冲区，所述轴电极设置于所述多个第一分支电极和所述多个第二分支电极之间，且连接所述多个第一分支电极和所述多个第二分支电极；

所述缓冲结构包括凸出部，所述凸出部设置在所述基板上，所述凸出部在所述阵列基板远离所述基板的表面凸起。

可选的，在本申请的一些实施例中，所述凸出部包括层叠设置的公共电极以及绝缘结构层，所述绝缘结构层设置在所述公共电极远离基板的一侧，所述公共电极用于使所述绝缘结构层在所述阵列基板远离所述基板的表面凸起。

可选的，在本申请的一些实施例中，所述公共电极的宽度介于3微米至10微米之间。

可选的，在本申请的一些实施例中，所述凸出部的凸起高度介于0.05微米至1微米之间。

可选的，在本申请的一些实施例中，所述阵列基板还包括辅助电极，所述辅助电极与所述像素电极同层设置且具有间隙，所述辅助电极包括第一辅助电极与第二辅助电极，所述第一辅助电极设置在相邻的两个所述像素电极之间，所述第二辅助电极设置在所述缓冲区，所述第二辅助电极与所述第一辅助电极相连。

可选的，在本申请的一些实施例中，所述第二辅助电极的宽度介于2微米至10微米之间。

可选的，在本申请的一些实施例中，所述第二辅助电极与所述像素电极之间的距离介于3微米至15微米之间。

可选的，在本申请的一些实施例中，所述缓冲区的宽度介于2微米至12微米。

可选的，在本申请的一些实施例中，所述像素电极还包括第三区和第四区，所述像素电极还包括多个第三分支电极和多个第四分支电极，多个所述第三分支电极间隔排列，多个所述第四分支电极间隔排列，所述第一分支电极的延伸方向与所述第三分支电极的延伸方向相交，所述第二分支电极的延伸方向与所述第四分支电极的延伸方向相交，所述第三分支电极设置在所述第三区，所述第四分支电极设置在所述第四区；

其中，所述缓冲区还设置在所述第三区与所述第四区之间，所述缓冲结构还用于缓冲对应于所述第三区的液晶和对应于所述第四区的液晶之间的预倾角的差异。

可选的，在本申请的一些实施例中，所述第一区与所述第二区沿第一方向排布，所述第三区沿第二方向对应所述第一区设置，所述第四区沿第二方向对应所述第二区设置，所述像素电极还包括连接电极和主干电极，所述连接电极设置在所述像素电极四周，所述主干电极设置在所述第一分支电极与所述第三分支电极之间，且设置在所述第二分支电极与所述第四分支电极之间，所述连接电极和所述主干电极连接多个所述第一分支电极、所述第二分支电极、所述第三分支电极和/或所述第四分支电极。

相应的，本申请实施例还提供一种液晶显示面板，包括：

阵列基板，所述阵列基板为以上任一项所述的阵列基板；

对向基板，所述对向基板与所述阵列基板相对设置；

液晶层，所述液晶层设置在所述阵列基板与所述对向基板之间。

本申请实施例提供一种阵列基板及液晶显示面板。本申请实施例中的阵列基板通过设置缓冲结构，例如：取消缓冲区的主干电极，或者是取消缓冲区的主干电极后在阵列基板上设置凸出部、增加DBS电极等方法，减小了相邻的两区之间的预倾角冲突。本申请实施例提供的阵列基板通过减小相邻的两区之间的预倾角冲突，从而防止液晶分子偏转时互相阻碍的问题，进而改善暗团，解决液晶显示面板出现显示不均的问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的阵列基板的第一结构俯视示意图；

图2是本申请实施例提供的阵列基板的第一种结构示意图；

图3是本申请实施例提供的阵列基板的第二结构俯视示意图；

图4是本申请实施例提供的阵列基板的第二种结构示意图；

图5是本申请实施例提供的阵列基板的第三种结构示意图；

图6是本申请实施例提供的阵列基板的第四种结构示意图；

图7是本申请实施例提供的阵列基板的第三结构俯视示意图；

图8是本申请实施例提供的阵列基板的第五种结构示意图；

图9是本申请实施例提供的阵列基板的第四结构俯视示意图；

图10是本申请实施例提供的阵列基板的第六种结构示意图；

图11是本申请实施例提供的阵列基板的第七种结构示意图；

图12是本申请实施例提供的阵列基板的第八种结构示意图；

图13是本申请实施例提供的液晶显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

本申请实施例提供一种阵列基板及液晶显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。

请参阅图1和图2，图1是本申请实施例提供的阵列基板的第一结构俯视示意图。图2是本申请实施例提供的阵列基板的第一种结构示意图。阵列基板10包括基板11以及像素电极12。像素电极12设置在基板11上。像素电极12包括第一区101、第二区102和缓冲区10a。第一区101与第二区102之间设置有缓冲区10a。像素电极12包括多个第一分支电极121和多个第二分支电极122。多个第一分支电极121间隔排列。多个第二分支电极122间隔排列。第一分支电极121的延伸方向与第二分支电极122的延伸方向相交。第一分支电极121设置在第一区101。第二分支电极122设置在第二区102。

阵列基板10上设置有缓冲结构10A。缓冲结构10A用于缓冲第一区101邻近缓冲区10a的的液晶分子的预倾角和第二区102邻近缓冲区10a的液晶分子的预倾角的差异。

其中，缓冲结构10A包括开口12a。开口12a设置在像素电极12上，且隔离多个第一分支电极121和多个第二分支电极122。

当阵列基板10应用于曲面显示屏时，由于阵列基板10与对向基板发生偏移，夹设在上下基板中的液晶分子也发生偏移。根据像素电极12产生的电场驱动力分布，在每个子像素中，通常是靠近像素电极12主干的区域在低灰阶时先亮，中间的区域到高灰阶逐渐变亮。即，对应像素电极12设置的液晶分子是从每个区的四周向中心开始偏转，则两区相邻处的预倾角冲突会比其他位置更严重。预倾角发生冲突会使得液晶分子偏转受阻，使得液晶显示面板在两区相邻处形成对称椭圆状的暗团，造成显示不均的现象。

其中，预倾角是指液晶分子的长轴相对于阵列基板10或者对向基板的倾斜角度。

本申请实施例提供的阵列基板10，在第一区101与第二区102之间设置缓冲区10a，并在第一分支电极121与第二分支电极122之间设置了缓冲结构10A。例如，缓冲结构10A为开口12a，取消了第一区101与第二区102之间的主干电极设计。从电场驱动力的角度来说，液晶分子不会从第一区101与第二区102之间开始偏转，则减小了缓冲区10a的液晶分子预倾角冲突，避免了液晶分子偏转时互相阻碍的问题，进而改善暗团，解决显示不均的问题。

图1和图2是以像素电极12为两畴配向的像素设计为例进行说明，本申请的阵列基板10还可以包括四畴配向的像素电极12以及八畴配向的像素电极12。具体的，四畴配向的像素电极12请参阅图2和图3，图3是本申请实施例提供的阵列基板的第二结构俯视示意图。像素电极12还包括第三区103和第四区104。像素电极12还包括多个第三分支电极123和多个第四分支电极124。多个第三分支电极123间隔排列。多个第四分支电极124间隔排列。第一分支电极121的延伸方向与第三分支电极123的延伸方向相交。第二分支电极122的延伸方向与第四分支电极124的延伸方向相交。第三分支电极123设置在第三区103。第四分支电极124设置在第四区104。第一分支电极121、第二分支电极122、第三分支电极123以及第四分支电极124用于将液晶分子导向四个不同方向。需要说明的是，第一分支电极121延伸方向与第四分支电极124的延伸方向可以是平行的，也可以相交。第二分支电极122的延伸方向与第三分支电极123的延伸方向可以是平行的，也可以相交。本申请实施例中的分支电极用于将液晶分子导向四个不同方向，对具体的延伸角度不做限制。

其中，缓冲区10a还设置在第三区103与第四区104之间。缓冲结构10A还用于缓冲对应于第三区103的液晶和对应于第四区104的液晶之间的预倾角的差异。

其中，缓冲结构10A包括开口12a。开口12a还隔离多个第三分支电极123与多个第四分支电极124。

其中，第一区101与第二区102沿第一方向x排布。第三区103沿第二方向y对应第一区101设置。第四区104沿第二方向y对应第二区102设置。像素电极12还包括连接电极125和主干电极126。连接电极125设置在像素电极12四周。主干电极126设置在第一分支电极121与第三分支电极123之间。且设置在第二分支电极122与第四分支电极124之间。连接电极125和主干电极126连接多个第一分支电极121、第二分支电极122、第三分支电极123和/或第四分支电极124。其中，第一方向x为图中沿x轴延伸的方向，第二方向y为图中沿y轴延伸的方向。在本申请中，均以第一方向x、第二方向y进行示意。

图3提供的阵列基板10，取消了四畴配向像素电极12中的十字主干电极中的竖向部分，也就是暗团发生的位置。此时，每一区对应的液晶偏转不会由沿第一方向排布的相邻两区之间的电极引导，则不会出现低灰阶时，每区的四周区域先亮的情况。本申请实施例提供的阵列基板10能够减小相邻的两区之间的预倾角冲突，从而防止液晶分子偏转时互相阻碍的问题，进而改善暗团，解决显示不均的问题。

需要说明的是，本申请中保留主干电极125是为了保证液晶的四畴配向。若十字部分均取消，可能导致电场方向改变，进而导致液晶的配向方向发生变化，影响显示。

其中，在每区内，多个像素电极12相互平行，且间隔设置。这样设置的像素电极12能够使得液晶分子在水平面上呈多方向排列，得到数个不同的配向领域。在每区内，多个像素电极12与主干电极125之间的夹角大于0度且小于90度。可选的，第一区101内的像素电极12、第二区102内的像素电极12、第三区103内的像素电极12以及第四区104内的像素电极12呈中心对称设置。这样的设置方式更利于液晶的配向表现。

其中，缓冲区10a的宽度介于2微米至12微米。具体的，缓冲区10a的宽度可以为2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米、11微米或12微米。需要说明的是，以上数值仅为示例，实际上，缓冲区10a的宽度可以取在2微米至12微米之间的任意数值。由于分支电极的角度会影响液晶分子的倾倒方向，缓冲区10a的宽度可以根据各区内的分支电极角度进行适应性设计。例如，当第一分支电极121与第二分支电极122与第一方向形成的角度较小时，液晶分子倾倒更容易相互阻碍，此时可以将缓冲区10a的宽度设置为接近12微米的数值。同理，当第一分支电极121与第二分支电极122与第一方向形成的角度较大时，相邻两区的液晶分子倾倒较大角度也不容易相互碰撞，则可以将缓冲区10a的宽度设置为接近2微米的数值，以增大开口率。但是，缓冲区10a的宽度不宜设置为小于2微米的值。因为工艺精度的限制，在2微米以下容易导致第一分支电极121与第二分支电极122接触，影响液晶分子的配向效果。

请参阅图4，图4是本申请实施例提供的阵列基板的第二种结构示意图。阵列基板10还包括凸出部13。凸出部13设置在基板11上。凸出部13对应设置在缓冲区10a。凸出部13远离基板11的一侧表面凸起。

在图4所示的实施例中，设置凸出部13可推高缓冲区10a的膜层高度。由于阵列基板10中与液晶分子之间具有一定的锚定力，当相邻的两区之间的膜层高度抬高时，可以使得该处对应的液晶分子的预倾角与两侧对应的液晶分子产生轻微的区别，进而使得相邻两区对应的液晶分子的预倾角差异减小。由此，在两区的相邻处设置凸出部13能够改善显示时产生暗团的现象。

其中，凸出部13凸起的高度H介于0.05微米至1微米之间。具体的，凸出部13的高度H可以为0.05微米、0.1微米、0.2微米、0.3微米、0.4微米、0.5微米、0.6微米、0.7微米、0.8微米、0.9微米或1微米。若凸出部13的高度H过高，则凸出部13对应的液晶分子与两侧的液晶分子预倾角差异过大，容易在凸出部13的两侧产生暗团。若凸出部13的高度H过低，则凸出部13难以起到推高膜层的作用，凸出部13对应的液晶分子与两侧液晶分子的角度差异无法起到改善暗团的效果。

其中，凸出部13的凸出形状为对称形状，对称的凸出部13能够更好的平衡沿第一方向相邻的两区之间的预倾角。

其中，凸出部13中可以包括金属膜层。当凸出部13中包括金属膜层时，还需设置有绝缘结构层14防止金属膜层与像素电极接触造成短路。具体的，在阵列基板10中会设置金属层用于形成公共电极或其他导线，凸出部13中的金属膜层可以与阵列基板的金属层同层设置，以节约制程成本。

请继续参阅图4，凸出部13包括层叠设置的公共电极131以及绝缘结构层14。绝缘结构层14设置在公共电极131远离基板11的一侧。公共电极131用于使绝缘结构层14在阵列基板10远离基板11的一侧表面凸起。

其中，公共电极131的宽度介于3微米至10微米之间。具体的，公共电极131的宽度可以为3微米、4微米、5微米、6微米、7微米、8微米、9微米或10微米。公共电极131的宽度还可以选取3微米至10微米之间的其他数值。考虑到工艺精度的限制，将公共电极131的宽度设定在3微米以上。另外，为保证显示面板的显示效果，将公共电极131的宽度设定为10微米以下。此外，公共电极131的宽度过宽的话，一方面会影响显示面板的开口率，另一方面，公共电极131可能与上方像素电极12重叠，则推高的膜层会影响像素电极12的设置，进而影响液晶分子的偏转。若公共电极131的宽度过窄的话，对相邻两区的预倾角冲突的改善作用不明显，则无法达到改善暗团的效果。

在图4所示的实施例中，是以公共电极131和公共电极131上堆叠的绝缘结构层14作为凸出部13来推高膜层高度。图4中示意了在缓冲区10a的公共电极131。在实际产品中，公共电极131还可以有其他图案化设计。公共电极131是阵列基板10中原本就有的膜层结构，本实施例只需要对公共电极131进行图案化设计即可形成凸出部13，这样能够简化凸出部13的制作工艺。另外，公共电极131为金属材料，能够遮挡凸出部13对应位置的透射光，降低曲面显示屏中上下基板错位对显示造成的影响。

公共电极131与其他位置的公共电极可以直接连接，或者通过导线连接。将公共电极131与其他位置的公共电极连接后，公共电极131能够与其他位置的公共电极获得同样的电位。由此，能够保证相邻两区处的液晶分子偏转不受影响。

可选的，凸出部13也可以由绝缘结构层14形成。例如，绝缘结构层14包括平坦层。平坦层在阵列基板10远离基板11的一侧表面凸起。又例如，绝缘结构层14包括色阻层。色阻层在阵列基板10远离基板11的一侧表面凸起。

可选的，凸出部13可以直接由平坦层或色阻层等膜层形成。具体的，请参阅图5，图5是本申请实施例提供的阵列基板的第三种结构示意图。凸出部13包括平坦层141。平坦层141在阵列基板10远离基板11的一侧表面凸起。

在图5所示的实施例中，凸出部13包括平坦层141。可以通过半色调掩膜(Halftonemask)的方法，改变曝光量对平坦层141进行差异化处理。由此，平坦层141在阵列基板10远离基板11的一侧表面凸起。

在本实施例中，直接在平坦层141上形成凸起，制程比较简单。通常，像素电极12设置在平坦层141上。本实施例中将平坦层141上形成凸出部13，能够避免对其他膜层的影响。并且，可以不必在设置凸起后，适应性改动其他膜层的具体装配。

可选的，请参阅图6，图6是本申请实施例提供的阵列基板的第四种结构示意图。凸出部13包括色阻层142。色阻层142在阵列基板10远离基板11的一侧表面凸起。

对于一些采用COA技术的液晶显示面板，可以在色阻层142上设置凸起以形成凸出部13。COA(Color Filter on Array)技术是将彩色滤光层制备在阵列基板上的技术。COA结构的液晶显示面板不存在彩膜基板与阵列基板的对位问题，所以可以降低显示面板制备过程中对盒制程的难度，避免了对盒时的误差，COA结构中的黑色矩阵可以设计为窄线宽，提高了开口率。本申请中利用色阻层142形成凸出部13，能够将本申请提供的阵列基板10应用于COA类型的液晶显示面板中，适用范围更广。

需要说明的是，本申请实施例提供的阵列基板10中的凸出部13还可以是由设置于基板11与像素电极12中的任意一膜层上的凸起形成，本申请对此不作限制。

请参阅图7，图7是本申请实施例提供的阵列基板的第三结构俯视示意图。阵列基板11还包括辅助电极15。辅助电极15与像素电极12同层设置且具有间隔。辅助电极15包括第一辅助电极151与第二辅助电极152。第一辅助电极151设置在相邻的两个像素电极12之间。第二辅助电极152设置在缓冲区10a。第二辅助电极152与第一辅助电极151相连。

其中，辅助电极15是用于替代黑色矩阵进行遮光。采用减少数据线上的黑色矩阵(Data line BM Less,DBS)的设计，在数据线上方覆盖以导电的走线，即本申请胡总的辅助电极15。例如，辅助电极15可以是铟锡氧化物(ITO)走线。ITO走线沿数据线的方向排布，且ITO走线的宽度略宽于数据线，这些ITO走线连接公共电极。在液晶显示面板正常工作时，这些DBS电极与对向基板的公共电极(图6中未示出)形成的电场可以使液晶分子保持不偏转的状态，从而起到遮光的目的。

因此，图7所示的实施例中在缓冲区10a设置第二辅助电极152。第二辅助电极152的电位与对向基板的公共电极电位一致，则第二辅助电极152对应的液晶分子不会发生偏转。由此，避免了相邻两区的液晶分子预倾角冲突，进而改善了显示暗团的现象。

其中，第二辅助电极152在缓冲区10a设置时，第二辅助电极152分别与第一区101、第二区102的间距相等。同样的，第二辅助电极152分别与第三区103、第四区104的间距相等。采用这种方法设置第二辅助电极152，能够使得第二辅助电极152处于相邻两区的中心处，更好的平衡沿第一方向相邻的两区的液晶分子预倾角冲突。

需要说明的是，图7中所示的实施例中，辅助电极15是在没有设置凸出部的阵列基板10上设置。在一些实施例中，设置凸出部后，也可以将辅助电极15与像素电极12同层设置，并在缓冲区10a设置第二辅助电极152，以达到更好的减小预倾角冲突的效果。

其中，请参阅图8，图8是本申请实施例提供的阵列基板的第五种结构示意图。第二辅助电极152的宽度D3介于2微米至10微米之间。具体的，第二辅助电极152的宽度D3可以为2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米或10微米。

其中，第二辅助电极152与像素电极12之间的距离D4介于3微米至15微米之间。具体的，第二辅助电极152与像素电极12之间的距离D4可以为3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米、11微米、12微米、13微米、14微米或15微米。

为避免影响像素开口率，需要保证缓冲区10a的宽度不能过大。则在缓冲区10a内设置第二辅助电极152，需要保证第二辅助电极152的宽度不能太小，否则无法达到良好的遮光效果。但第二辅助电极152的宽度也不能太大，若第二辅助电极152的宽度太大，则与像素电极12的距离会比较近，会在像素电极12与第二辅助电极152之间产生寄生电容，影响液晶分子的偏转。综合考虑制程工艺精度以及显示效果的需求，将二辅助电极152的宽度D3设置为2微米至10微米之间，第二辅助电极152与像素电极12之间的距离D4设置为3微米至15微米之间。

请参阅图9和图10，图9是本申请实施例提供的阵列基板的第四结构俯视示意图。图10是本申请实施例提供的阵列基板的第六种结构示意图。

阵列基板10中，像素电极12还包括轴电极127。轴电极127设置在缓冲区10a。轴电极127设置于多个第一分支电极121和多个第二分支电极122之间，且连接多个第一分支电极121和多个第二分支电极122。

像素电极12还包括第三区103和第四区104。像素电极12还包括多个第三分支电极123和多个第四分支电极124。多个第三分支电极123间隔排列。多个第四分支电极124间隔排列。第一分支电极121的延伸方向与第三分支电极123的延伸方向相交。第二分支电极122的延伸方向与第四分支电极124的延伸方向相交。第三分支电极123设置在第三区103。第四分支电极124设置在第四区104。第一分支电极121、第二分支电极122、第三分支电极123以及第四分支电极124用于将液晶分子导向四个不同方向。需要说明的是，第一分支电极121延伸方向与第四分支电极124的延伸方向可以是平行的，也可以相交。第二分支电极122的延伸方向与第三分支电极123的延伸方向可以是平行的，也可以相交。本申请实施例中的分支电极用于将液晶分子导向四个不同方向，对具体的延伸角度不做限制。

其中，缓冲区10a还设置在第三区103与第四区104之间。缓冲结构10A用于缓冲对应于第三区103的液晶和对应于第四区104的液晶之间的预倾角的差异。

其中，第一区101与第二区102沿第一方向x排布。第三区103沿第二方向y对应第一区101设置。第四区104沿第二方向y对应第二区102设置。像素电极12还包括连接电极125和主干电极126。连接电极125设置在像素电极12四周。主干电极126设置在第一分支电极121与第三分支电极123之间。且设置在第二分支电极122与第四分支电极124之间。连接电极125和主干电极126连接多个第一分支电极121、第二分支电极122、第三分支电极123和/或第四分支电极124。其中，第一方向x为图中沿x轴延伸的方向，第二方向y为图中沿y轴延伸的方向。在本申请中，均以第一方向x、第二方向y进行示意。

缓冲结构10A包括凸出部13。凸出部13设置在基板11上。凸出部13在阵列基板10远离基板11的表面凸起。

设置凸出部13可推高缓冲区10a的膜层高度。由于阵列基板10中与液晶分子之间具有一定的锚定力，当相邻的两区之间的膜层高度抬高时，可以使得该处对应的液晶分子的预倾角与两侧对应的液晶分子产生轻微的区别，进而使得相邻两区对应的液晶分子的预倾角差异减小。由此，在两区的相邻处设置凸出部13能够改善显示时产生暗团的现象。

其中，凸出部13凸起的高度H介于0.05微米至1微米之间。具体的，凸出部13的高度H可以为0.05微米、0.1微米、0.2微米、0.3微米、0.4微米、0.5微米、0.6微米、0.7微米、0.8微米、0.9微米或1微米。若凸出部13的高度H过高，则凸出部13对应的液晶分子与两侧的液晶分子预倾角差异过大，容易在凸出部13的两侧产生暗团。若凸出部13的高度H过低，则凸出部13难以起到推高膜层的作用，凸出部13对应的液晶分子与两侧液晶分子的角度差异无法起到改善暗团的效果。

其中，凸出部13的凸出形状为对称形状，对称的凸出部13能够更好的平衡沿第一方向相邻的两区之间的预倾角。

其中，凸出部13中可以包括金属膜层。当凸出部13中包括金属膜层时，还需设置有绝缘结构层14防止金属膜层与像素电极接触造成短路。具体的，在阵列基板10中会设置金属层用于形成公共电极或其他导线，凸出部13中的金属膜层可以与阵列基板的金属层同层设置，以节约制程成本。

请继续参阅图10，凸出部13包括层叠设置的公共电极131、绝缘结构层14以及轴电极127。绝缘结构层14设置在公共电极131远离基板11的一侧。公共电极131用于使绝缘结构层14在阵列基板10远离基板11的一侧表面凸起。其中，由于轴电极127设置在绝缘结构层14上方，自然被推高并在阵列基板10远离基板11的表面凸起。

其中，公共电极131的宽度介于3微米至10微米之间。具体的，公共电极131的宽度可以为3微米、4微米、5微米、6微米、7微米、8微米、9微米或10微米。公共电极131的宽度还可以选取3微米至10微米之间的其他数值。考虑到工艺精度的限制，将公共电极131的宽度设定在3微米以上。另外，为保证显示面板的显示效果，将公共电极131的宽度设定为10微米以下。此外，公共电极131的宽度过宽的话，一方面会影响显示面板的开口率，另一方面，公共电极131可能与上方像素电极12重叠，则推高的膜层会影响像素电极12的设置，进而影响液晶分子的偏转。若公共电极131的宽度过窄的话，对相邻两区的预倾角冲突的改善作用不明显，则无法达到改善暗团的效果。

以公共电极131和公共电极131上堆叠的绝缘结构层14作为凸出部13来推高膜层高度。在实际产品中，公共电极131还可以有其他图案化设计。公共电极131是阵列基板10中原本就有的膜层结构，本实施例只需要对公共电极131进行图案化设计即可形成凸出部13，这样能够简化凸出部13的制作工艺。另外，公共电极131为金属材料，能够遮挡凸出部13对应位置的透射光，降低曲面显示屏中上下基板错位对显示造成的影响。

公共电极131与其他位置的公共电极可以直接连接，或者通过导线连接。将公共电极131与其他位置的公共电极连接后，公共电极131能够与其他位置的公共电极获得同样的电位。由此，能够保证相邻两区处的液晶分子偏转不受影响。

可选的，凸出部13也可以由绝缘结构层14形成。例如，绝缘结构层14包括平坦层。平坦层在阵列基板10远离基板11的一侧表面凸起。又例如，绝缘结构层14包括色阻层。色阻层在阵列基板10远离基板11的一侧表面凸起。同样，由于轴电极127设置在平坦层和色阻层上方，自然被推高并在阵列基板10远离基板11的表面凸起。

可选的，凸出部13的凸起部分可以直接由平坦层或色阻层等膜层形成。请参阅图11，图11是本申请实施例提供的阵列基板的第七种结构示意图。凸出部13包括平坦层141以及轴电极127。平坦层141在阵列基板10远离基板11的一侧表面凸起。平坦层141上的凸起可以通过半色调掩膜(Halftonemask)的方法，改变曝光量对平坦层141进行差异化处理。由此，平坦层141在阵列基板10远离基板11的一侧表面凸起。

在本实施例中，直接在平坦层141上形成凸起，制程比较简单。通常，像素电极12设置在平坦层141上。本实施例中将平坦层141上形成凸出部13，能够避免对其他膜层的影响。并且，可以不必在设置凸起后，适应性改动其他膜层的具体装配。

可选的，请参阅图12，图12是本申请实施例提供的阵列基板的第八种结构示意图。凸出部13包括色阻层142以及轴电极127。色阻层142在阵列基板10远离基板11的一侧表面凸起。

对于一些采用COA技术的液晶显示面板，可以在色阻层142上设置凸起以形成凸出部13。COA(Color Filter on Array)技术是将彩色滤光层制备在阵列基板上的技术。COA结构的液晶显示面板不存在彩膜基板与阵列基板的对位问题，所以可以降低显示面板制备过程中对盒制程的难度，避免了对盒时的误差，COA结构中的黑色矩阵可以设计为窄线宽，提高了开口率。本申请中利用色阻层142形成凸出部13，能够将本申请提供的阵列基板10应用于COA类型的液晶显示面板中，适用范围更广。

需要说明的是，本申请实施例提供的阵列基板10中的凸出部13还可以是由设置于基板11与像素电极12中的任意一膜层上的凸起形成，本申请对此不作限制。

同样，本实施例中的阵列基板10以四畴配向的像素电极12为例进行说明，阵列基板10也可以应用于四畴配向的像素电极12以及八畴配向的像素电极12。

本申请实施例还提供一种液晶显示面板。请参阅图13，图13是本申请实施例提供的液晶显示面板的结构示意图。液晶显示面板100包括阵列基板10、对向基板20以及液晶层30。阵列基板10为以上任一项所述的阵列基板10。对向基板20与阵列基板10相对设置。液晶层30设置在阵列基板10与对向基板20之间。液晶显示面板100还可以包括其他装置。本申请实施例中对向基板20、液晶层30和其他装置及其装配是本领域技术人员所熟知的相关技术，在此不做过多赘述。

本申请实施例提供的阵列基板10可以应用于COA型结构或非COA型结构。当阵列基板10应用于COA结构时，则色阻层设置在阵列基板10侧。当阵列基板10应用于非COA结构时，色阻层设置于对向基板20侧。

本申请实施例提供的液晶显示面板100中包括一种阵列基板10。阵列基板10通过取消缓冲区的主干电极，或者是取消缓冲区的主干电极后在阵列基板10上设置凸出部、增加DBS电极等方法，减小了相邻的两区之间的预倾角冲突。本申请实施例提供的阵列基板10通过减小相邻的两区之间的预倾角冲突，从而防止液晶分子偏转时互相阻碍的问题，进而改善暗团，解决显示不均的问题。

以上对本申请实施例所提供的一种阵列基板及液晶显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (14)

1.一种阵列基板，其特征在于，包括：

基板；

像素电极，所述像素电极设置在所述基板上，所述像素电极包括第一区、第二区和缓冲区，所述第一区与所述第二区之间设置有所述缓冲区；

所述像素电极包括多个第一分支电极和多个第二分支电极，多个所述第一分支电极间隔排列，多个所述第二分支电极间隔排列，所述第一分支电极的延伸方向与所述第二分支电极的延伸方向相交；所述第一分支电极设置在所述第一区，所述第二分支电极设置在所述第二区；

所述阵列基板包括设置于所述缓冲区的缓冲结构。

2.根据权利要求1所述的阵列基板，其特征在于，所述缓冲结构包括开口，所述开口设置在所述像素电极上，且隔离多个所述第一分支电极和多个所述第二分支电极。

3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括凸出部，所述凸出部设置在所述基板上；所述凸出部对应设置在所述缓冲区，所述凸出部远离所述基板的表面凸起。

4.根据权利要求1所述的阵列基板，其特征在于，所述像素电极还包括轴电极，所述轴电极设置在所述缓冲区，所述轴电极设置于所述多个第一分支电极和所述多个第二分支电极之间，且连接所述多个第一分支电极和所述多个第二分支电极；

所述缓冲结构包括凸出部，所述凸出部设置在所述基板上，所述凸出部在所述阵列基板远离所述基板的表面凸起。

5.根据权利要求3或4所述的阵列基板，其特征在于，所述凸出部包括层叠设置的公共电极以及绝缘结构层，所述绝缘结构层设置在所述公共电极远离基板的一侧，所述公共电极用于使所述绝缘结构层在所述阵列基板远离所述基板的表面凸起。

6.根据权利要求5所述的阵列基板，其特征在于，所述公共电极的宽度介于3微米至10微米之间。

7.根据权利要求3或4所述的阵列基板，其特征在于，所述凸出部的凸起高度介于0.05微米至1微米之间。

8.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括辅助电极，所述辅助电极与所述像素电极同层设置且具有间隙，所述辅助电极包括第一辅助电极与第二辅助电极，所述第一辅助电极设置在相邻的两个所述像素电极之间，所述第二辅助电极设置在所述缓冲区，所述第二辅助电极与所述第一辅助电极相连。

9.根据权利要求8所述的阵列基板，其特征在于，所述第二辅助电极的宽度介于2微米至10微米之间。

10.根据权利要求8所述的阵列基板，其特征在于，所述第二辅助电极与所述像素电极之间的距离介于3微米至15微米之间。

11.根据权利要求1所述的阵列基板，其特征在于，所述缓冲区的宽度介于2微米至12微米。

12.根据权利要求1至4任一项所述的阵列基板，其特征在于，所述像素电极还包括第三区和第四区，所述像素电极还包括多个第三分支电极和多个第四分支电极，多个所述第三分支电极间隔排列，多个所述第四分支电极间隔排列，所述第一分支电极的延伸方向与所述第三分支电极的延伸方向相交，所述第二分支电极的延伸方向与所述第四分支电极的延伸方向相交，所述第三分支电极设置在所述第三区，所述第四分支电极设置在所述第四区；

其中，所述缓冲区还设置在所述第三区与所述第四区之间，所述缓冲结构还设置于所述多个第三分支电极与所述多个第四分支电极之间。

13.根据权利要求12所述的阵列基板，其特征在于，所述第一区与所述第二区沿第一方向排布，所述第三区沿第二方向对应所述第一区设置，所述第四区沿第二方向对应所述第二区设置，所述像素电极还包括连接电极和主干电极，所述连接电极设置在所述像素电极四周，所述主干电极设置在所述第一分支电极与所述第三分支电极之间，且设置在所述第二分支电极与所述第四分支电极之间，所述连接电极和所述主干电极连接多个所述第一分支电极、所述第二分支电极、所述第三分支电极和/或所述第四分支电极。

14.一种液晶显示面板，其特征在于，包括：

阵列基板，所述阵列基板为权利要求1至13任一项所述的阵列基板；

对向基板，所述对向基板与所述阵列基板相对设置；

液晶层，所述液晶层设置在所述阵列基板与所述对向基板之间。

Images