CN113690386A - 一种微镜阵列、oled显示屏及其制作方法 - Google Patents

一种微镜阵列、oled显示屏及其制作方法 Download PDF

Info

Publication number
CN113690386A
CN113690386A CN202110940285.7A CN202110940285A CN113690386A CN 113690386 A CN113690386 A CN 113690386A CN 202110940285 A CN202110940285 A CN 202110940285A CN 113690386 A CN113690386 A CN 113690386A
Authority
CN
China
Prior art keywords
layer
pixel electrodes
curved
substrate chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110940285.7A
Other languages
English (en)
Inventor
马鑫
韩孝勇
张建安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinshijia Semiconductor Technology Co ltd
Original Assignee
Shenzhen Xinshijia Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinshijia Semiconductor Technology Co ltd filed Critical Shenzhen Xinshijia Semiconductor Technology Co ltd
Priority to CN202110940285.7A priority Critical patent/CN113690386A/zh
Publication of CN113690386A publication Critical patent/CN113690386A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/858Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种微镜阵列、OLED显示屏及其制作方法,微镜阵列,包括:基底芯片,所述基底芯片内部设有多个像素电极,所述多个像素电极排列成矩阵;多个第一曲面凹槽,设置在所述基底芯片上,所述第一曲面凹槽与所述像素电极一一对应,并且所述像素电极暴露于所述第一曲面凹槽;第一导电层,设置在所述第一曲面凹槽的表面,并与所述像素电极电连接;发光层,设置在所述第一导电层上,并且相邻第一导电层上的发光层相互连接;以及第二导电层,设置在所述发光层上。本申请的微镜阵列,可增强发光层发出的光的强度,从而能够显著提升显示屏的亮度,提高了发光层发出的光的利用率。

Description

一种微镜阵列、OLED显示屏及其制作方法
技术领域
本申请涉及显示屏技术领域,具体涉及一种微镜阵列、OLED显示屏及其制作方法。
背景技术
有机发光二极管(Organic Light-Emitting Diode,OLED)显示屏可弯曲、轻薄、并且具有广视角、色彩鲜艳等特性,目前已被广泛应用于增强现实(AR)和虚拟现实(VR)。AR和VR是一种沉浸式体验,需要显示屏尽可能匹配人类视觉系统,要求显示屏具有高亮度,高对比度,高色域等性能。
目前硅基OLED面板量产的主流方法是真空蒸镀白光有机材料作为主发光层,再通过RGB彩胶图形化实现全彩化显示,而RGB彩胶的光学透过率仅30%左右,发光材料的发出的光的利用率比较低,导致OLED显示屏的亮度不足。
发明内容
鉴于此,本申请提供一种微镜阵列、OLED显示屏及其制作方法,以解决现有的OLED显示屏的亮度不足的问题。
本申请实施例提供的一种微镜阵列,包括:
基底芯片,所述基底芯片内部设有多个像素电极,所述多个像素电极排列成矩阵;
多个第一曲面凹槽,设置在所述基底芯片上,所述第一曲面凹槽与所述像素电极一一对应,并且所述像素电极暴露于所述第一曲面凹槽;
第一导电层,设置在所述第一曲面凹槽的表面,并与所述像素电极电连接;
发光层,设置在所述第一导电层上,并且相邻第一导电层上的发光层相互连接;以及,
第二导电层,设置在所述发光层上。
可选的,所述第一导电层为阳极导电层,所述第二导电层为共阴极导电层。
本申请实施例还提供一种OLED显示屏,包括:
如上述实施例所述的微镜阵列;以及封装层,设置在所述微镜阵列的第二导电层上。
可选的,所述OLED显示屏还包括:设置在所述封装层上的彩膜基板。
本申请实施例还提供一种微镜阵列制作方法,包括:
提供一基底芯片,其中,所述基底芯片内部设有多个像素电极,所述多个像素电极排列成矩阵;
在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽;
在所述第一曲面凹槽的表面制作第一导电层,并且所述第一导电层与所述像素电极电连接;
在所述第一导电层上制作发光层,相邻第一导电层上的发光层相互连接;
在所述发光层上制作第二导电层。
可选的,所述在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽,包括:
在所述基底芯片的表面制作第一光刻胶层;
在所述第一光刻胶层制作与所述像素电极一一对应的第二曲面凹槽;
通过灰化和干刻工艺对所述第二曲面凹槽进行加工,将所述第二曲面凹槽的弧形槽底沿所述光刻胶层的厚度方向推进至所述基底芯片,在所述基底芯片上形成所述第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽;
去除所述基底芯片上的第一光刻胶层。
可选的,所述在所述第一光刻胶层制作与所述像素电极一一对应的第二曲面凹槽,包括:
通过第一曝光显影工艺在所述第一光刻胶层制作与所述像素电极一一对应的矩形槽;
通过热处理回流工艺将所述矩形槽加工成所述第二曲面凹槽。
可选的,所述在所述第一光刻胶层制作与所述像素电极一一对应的第二曲面凹槽,包括:
提供一掩模板,所述掩模板上设有与所述第一曲面凹槽一一对应的曲面凸起;
将所述掩模板的曲面凸起压至所述第一光刻胶层内部,成型后取出所述掩模板,使所述第一光刻胶层中形成所述第二曲面凹槽。
可选的,所述在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽,包括:
在所述基底芯片的表面制作第二光刻胶层;
通过第二曝光显影工艺在所述第二光刻胶层制作与所述像素电极一一对应的通孔,使所述基底芯片的表面暴露于所述通孔中;
通过湿法蚀刻工艺对暴露于所述通孔中的基底芯片进行刻蚀,形成所述第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽;
去除所述基底芯片上的第二光刻胶层。
可选的,所述在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽,包括:
通过激光直写工艺,在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽。
本申请实施例还提供一种OLED显示屏制作方法,包括:
根据如上所述实施例的方法制作微镜阵列;
在所述微镜阵列的第二导电层上制作封装层。
可选的,所述方法还包括:将彩膜基板组装至所述封装层上。
如上所述,本申请的微镜阵列,通过在基底芯片上设置与像素电极一一对应的第一曲面凹槽,曲面凹槽上依次设置第一导电层、发光层和第二导电层,形成了发光的微镜阵列。本微镜阵列利用第一导电层的高反射率与凹面结构搭配,使每一个像素都有凹面镜聚光效果,可增强发光层发出的光的强度,从而能够显著提升显示屏的显示亮度,提高了发光层发出的光的利用率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种微镜阵列的结构示意图;
图2是本申请实施例提供的一种OLED显示屏的结构示意图;
图3是本申请实施例提供的另一种OLED显示屏的结构示意图;
图4是本申请实施例提供的一种微镜阵列方法的流程示意图;
图5是本申请实施例提供的与图4对应的制造过程示意图;
图6是本申请实施例提供的另一种微镜阵列方法的流程示意图;
图7是本申请实施例提供的与图6对应的制造过程示意图;
图8是本申请实施例提供的一种制作第二曲面凹槽的制造过程示意图;
图9是本申请实施例提供的又一种微镜阵列方法的流程示意图;
图10是本申请实施例提供的与图9对应的制造过程示意图;
图11是本申请实施例提供的一种OLED显示屏的像素排列的示意图。
具体实施方式
下面通过实施例对本申请的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而非全部实施例。在不冲突的情况下,下述各个实施例及其技术特征可以相互组合。
本申请实施例提供一种微镜阵列100,可应用于OLED白光(或单色)显示屏或彩屏,其结构示意图如图1所示,由下至上依次包括:基底芯片1、设置在基底芯片上的第一曲面凹槽2、第一导电层3、发光层4和第二导电层5。
在一个实施例中,基底芯片1包括基底11和封装在基底11内部的像素电路,像素电路用于控制每个像素发光或不发光,从而实现图像显示。像素电路包括多个像素电极12,像素电极12按照预设间距进行阵列,得到周期性排列的像素电极阵列。基底芯片1可采用成熟的集成电路工艺,通过集成电路代工厂制造。
在一个实施例中,基底芯片1可以是硅基芯片,像素电极12可以采用金属钨进行制作,第一导电层3可以是阳极导电层,第二导电层为共阴极导电层,形成顶发光的显示器。在其他实施例中,基底芯片1还可以是蓝宝石基底芯片,也可以是玻璃基底芯片,当基底芯片为透明基底时,第一导电层3可以是共阴极导电层,第二导电层为阳极导电层,形成底发光的显示器。
第一曲面凹槽2可以通过对基底芯片1的表面进行加工形成,第一曲面凹槽2的槽底可以是圆滑的曲面,具有凹面镜反射聚光效果。在一个实施例中,第一曲面凹槽2可以是球面形。第一曲面凹槽2与像素电极12一一对应,并且像素电极12暴露于第一曲面凹槽2。
第一导电层3位于第一曲面凹槽2的表面,并与像素电极12电连接。在一些实施例中,第一导电层3可以采用铟锡氧化物(ITO)、锌、银、铝、钛、钼、铬等导电材料制作,第一导电层3的厚度可以是1μm以内,例如200~400nm,厚的第一导电层3起着导电以及反射光的作用。
发光层4设置在第一导电层3上,并且相邻第一导电层3上的发光层相互连接。在一个实施例中,发光层4依次包括空穴注入层、空穴传输层、有机材料发光层、绝缘层、电子传输层和电子注入层,其中,空穴注入层靠近第一导电层3设置。在一些实施例中,有机材料发光层可以采用发白光的有机材料制作,也可以采用某种发单色光的材料制作。有机发光材料为本领域技术人员所熟知的,本申请不再进行赘述。
第二导电层5设置在发光层4上,每一个像素电极12对应的阴极相互连接,形成共阴极,即所有像素的阴极等电位。
本实施例的微镜阵列100,通过在基底芯片1上设置与像素电极12一一对应的第一曲面凹槽2,第一曲面凹槽2上依次设置第一导电层3、发光层4和第二导电层5,形成了发光的微镜阵列100。本微镜阵列100利用第一导电层3的高反射率与凹面结构搭配,使每一个像素都有凹面镜聚光效果,可增强发光层4发出的光的强度,从而能够显著提升显示屏的显示亮度,提高了发光层发出的光的利用率。
基于上述实施例的微镜阵列,本申请实施例还提供了一种OLED显示屏200,其结构示意图如图2所示,OLED显示屏200包括:微镜阵列201以及设置在微镜阵列201的第二导电层5上的封装层202。
在一个实施例中,封装层201可以是具有高透光率并且机械性能较好的高分子树脂材料形成,例如环氧树脂、丙烯酸树脂等等。此外,封装层201还可以包括玻璃盖板,以提高OLED显示屏的强度。本实施例的OLED显示屏可以是白光显示,也可以是某种单色光显示,显示亮度高。
本申请实施例还提供一种OLED显示屏300,其结构示意图如图3所示,包括微镜阵列301、封装层302以及彩膜基板303。
在一些实施例中,封装层302可以是固态光学胶,例如丙烯酸树脂胶,也可以是液态光学胶,例如环氧树脂。彩膜基板303通过封装层302组装到微镜阵列301上。
本实施例的OLED显示屏为彩色显示,由于第一导电层3的高反射率与凹面结构聚光作用,大大提高了OLED显示屏的亮度。此外,由于微镜阵列301与像素电极12位于同一基板(基底芯片1)上,避免了位于不同基板上带来的组装对位精度较低的问题。需要说明的是,位于同一基板上可通过掩模板对位制作,精度为纳米级别,而如果位于两块基板上,两块基板的组装对位,精度为微米级别,公差较大,降低了显示效果。
本申请实施例提供了一种微镜阵列制作方法,流程示意图如图4所示,以基底芯片为硅基、第一导电层3为阳极导电层、第二导电层为共阴极导电层为例,制作过程示意图参照图5,该方法包括:
S401,提供一基底芯片,其中,基底芯片内部设有多个像素电极,多个像素电极排列成矩阵。
基底芯片1包括基底11和封装在基底11内部的像素电路,像素电路包括多个像素电极12,用于控制每个像素发光或不发光,从而实现图像显示。基底芯片1可采用成熟的集成电路工艺,通过集成电路代工厂制造。
在一个实施例中,基底芯片1可以是硅基芯片,像素电极12按照预设的间距进行阵列,得到周期性排列的像素电极阵列,像素电极12可以采用金属钨进行制作。
S402,在基底芯片上制作与像素电极一一对应的第一曲面凹槽,并使像素电极暴露于第一曲面凹槽。
在基底芯片1上制作与像素电极一一对应的第一曲面凹槽2,第一曲面凹槽2的槽底可以是圆滑的曲面,具有凹面反射聚光效果,在一个实施例中,第一曲面凹槽2可以是半球面形。
第一曲面凹槽2的制作深度可以是使像素电极12刚好露出。在一个实施例中,可以在每个像素电极12的正上方对基底芯片1进行加工,制作第一曲面凹槽2,从而使像素电极12暴露在第一曲面凹槽2的槽底中心。当然,也可以使像素电极12暴露在第一曲面凹槽2偏离槽底中心的曲面上,即第一曲面凹槽2相对像素电极12的位置可以允许较大余量的公差,不需要严格正对像素电极12进行加工,减小加工难度。
在一些实施例中,第一曲面凹槽2的加工方法可以是灰化、干刻、湿刻、激光直写等方法。例如,通过激光直写,对基底芯片1的表面进行加工,直接加工出第一曲面凹槽2。该方法加工精度高,但是效率和成本上无优势。
S403,在第一曲面凹槽的表面制作阳极导电层,阳极导电层与像素电极电连接。
在基底芯片1上制作完第一曲面凹槽2后,在第一曲面凹槽2的表面制作阳极导电层3。在一些实施例中,阳极导电层3可以采用铟锡氧化物(ITO)、锌、银、铝、钛、钼、铬等导电材料制作,例如可以通过磁控溅射工艺在第一曲面凹槽2的表面制作ITO导电层,ITO导电层的厚度可以是1μm以内,例如200~400nm,厚的阳极导电层具有更好的光反射功能。
由于像素电极12暴露于第一曲面凹槽2中,当阳极导电层3形成在第一曲面凹槽2后,便与像素电极12连接导通,实现电连接。
在一个实施例中,阳极导电层3可以通过蒸镀、涂胶、曝光、显影、蚀刻、去胶的方法进行制作,得到预定图案的阳极导电层3。
S404,在阳极导电层上制作发光层,相邻阳极导电层上的发光层相互连接。
阳极导电层3制作完成后,在阳极导电层3上制作发光层4,相邻两个阳极导电层3上的发光层4相互连接,即发光层4在基底芯片1上可以进行连续地制作。
在一个实施例中,发光层4包括空穴注入层、空穴传输层、有机材料发光层、绝缘层、电子传输层和电子注入层,其中,空穴注入层靠近所述阳极导电层3设置。在一些实施例中,有机材料发光层可以采用发白光的有机材料制作,也可以采用某种发单色光的材料制作。有机发光材料为本领域技术人员所熟知的,本申请不再进行赘述。
S405,在发光层上制作共阴极导电层。
发光层4制作完成后,在发光层4上制作共阴极导电层5,共阴极导电层5将发光层4进行整面覆盖,即每一个像素电极12对应的阴极相互连接,形成共阴极。
在一些实施例中,共阴极导电层5的材料包括但不限于银、铝、镁-铝合金、透明导电二元氧化物(例如IZO),共阴极导电层5的厚度可以是10-20nm,以保证共阴极导电层5为半透明状态,可使发光层5发出的光透射出去。
在一个实施例中,共阴极导电层5可以通过蒸镀、涂胶、曝光、显影、蚀刻去胶的方法进行制作,得到预定图案的共阴极导电层5。
本实施例的微镜阵列制作方法,通过在基底芯片1上制作与像素电极12一一对应的第一曲面凹槽2,然后在第一曲面凹槽2的表面制作阳极导电层3,并将发光层4制作在阳极导电层3上。利用阳极导电层3的高反射率与凹面结构搭配,每一个像素都有凹面镜聚光效果,可增强发光层4发出的光的强度,显著提升显示模组的显示亮度。
此外,由于微镜阵列与像素电极12位于同一基板(基底芯片1)上,避免了微镜阵列与像素电极12位于不同基板上带来的组装对位精度较低的问题。需要说明的是,位于同一基板上可以通过掩模板对位制作,精度为纳米级别,而如果位于两块基板上,两块基板的组装对位,精度为微米级别,公差较大,本申请实施例的制作方法提高了工艺制程能力,并提高了显示效果。
本申请实施例提供了另一种微镜阵列制作方法,流程示意图如图6所示,制作过程示意图可参照图7和图8,该方法包括:
S601,提供一基底芯片,其中,基底芯片内部设有多个像素电极,多个像素电极排列成矩阵。
本步骤可参照步骤S401,本实施例不再赘述。
S602,在基底芯片的表面制作第一光刻胶层。
在一个实施例中,可以通过旋涂的方式在基底芯片1上制作第一光刻胶层6。第一光刻胶层6可以采用正性感光胶材料制作,也可以采用负性感光胶材料制作。
S603,在第一光刻胶层制作与像素电极一一对应的第二曲面凹槽。
在一个实施例中,如图7所示,将预先制作的掩模板覆盖在第一光刻胶层6上,然后通过第一曝光显影工艺在第一光刻胶层6上制作与像素电极12一一对应的矩形槽61。具体来说,控制曝光的能量和曝光时间,曝光完成后显影,在第一光刻胶层6上形成与像素电极12一一对应的矩形凹槽61,然后对矩形凹槽61进行热处理回流,得到第二曲面凹槽62。
在另一个实施例中,可以预先制作一掩模板7,该掩模板7上设有与第一曲面凹槽2一一对应的曲面凸起71,如图8所示,在一个实施例中,掩模板7可以利用电子束直写技术(EBDW)进行制作,在Si或SiO2模版上制作凸透镜纳米结构。将掩模板7的曲面凸起71压至第一光刻胶层6的内部,具体可以将第一光刻胶层6加热到玻璃化转变温度以上,然后利用机械力将掩模板7压入高温软化的第一光刻胶层6内,并且维持高温、高压一段时间,使热塑性高分子光刻胶填充到掩模板7的纳米结构内,待第一光刻胶层6冷却固化成型释放压力之后,将掩模板7脱离基底芯片1,从而得到第二曲面凹槽62。本实施例采用纳米压印进行图案转印,突破了传统光刻在特征尺寸减小过程中的难题,具有分辨率高、低成本以及精确地控制凹面形态的曲率等优点。
S604,通过灰化和干刻工艺对第二曲面凹槽进行加工,将第二曲面凹槽的弧形槽底沿光刻胶层的厚度方向推进至基底芯片,在基底芯片上形成第一曲面凹槽,并使像素电极暴露于第一曲面凹槽。
灰化法是利用高温除去样品中的有机质,灰化温度一般在500-600℃。结合灰化和干刻工艺对第二曲面凹槽62进行加工,将第二曲面凹槽62的弧形槽底向基底芯片1的一侧推进,并在基底芯片上形成第一曲面凹槽2,第二曲面凹槽62向基底芯片1的一侧推进深度为,使像素电极12暴露于第一曲面凹槽2。
S605,去除基底芯片上的第一光刻胶层。
第一曲面凹槽2制作完成后,去除第一光刻胶层6。在一个实施例中,第一光刻胶层6采用水溶性光刻胶制作,可以采用去离子水冲洗第一光刻胶层,将第一光刻胶层从基底芯片1上去除。
S606,在第一曲面凹槽的表面制作阳极导电层,阳极导电层与像素电极电连接。
本步骤可参照步骤S403,本实施例不再赘述。
S607,在所述阳极导电层上制作发光层,相邻两个阳极导电层上的发光层相互连接。
本步骤可参照步骤S404,本实施例不再赘述。
S608,在发光层上制作共阴极导电层。
本步骤可参照步骤S405,本实施例不再赘述。
本实施例的微镜阵列制作方法,通过在基底芯片1上制作第一光刻胶层6,然后通过第一曝光显影工艺或者纳米压印工艺在第一光刻胶层6中制作第二曲面凹槽62,然后通过灰化和干刻工艺对第二曲面凹槽62进行加工,得到第一曲面凹槽2。最后在第一曲面凹槽2的表面制作阳极导电层3,并将发光层4制作在阳极导电层3上。利用阳极导电层3的高反射率与凹面结构搭配,每一个像素都有凹面镜聚光效果,可增强发光层4发出的光的强度,显著提升显示模组的显示亮度。
本申请实施例提供了又一种微镜阵列制作方法,流程示意图如图9所示,制作过程示意图可参照图10,该方法包括:
S901,提供一基底芯片,其中,基底芯片内部设有多个像素电极,所述多个像素电极排列成矩阵。
本步骤可参照步骤S401,本实施例不再赘述。
S902,在基底芯片的表面制作第二光刻胶层。
第二光刻胶层8的制作过程可参照步骤S602,本实施例不再赘述。
S903,通过第二曝光显影工艺在第二光刻胶层制作与像素电极一一对应的通孔,使基底芯片的表面暴露于通孔中。
在基底芯片1上制作第二光刻胶层8后,可通过第二曝光显影工艺在第二光刻胶层8上制作与像素电极12一一对应的通孔81,第二曝光显影工艺的曝光时间、曝光能量与第一曝光显影工艺不同,因此,在光刻胶层形成的结构也不一样。第二光刻胶层8中形成通孔81后,基底芯片1的表面暴露于通孔81中。
S904,通过湿法蚀刻工艺对暴露于通孔中的基底芯片进行刻蚀,形成第一曲面凹槽,并使像素电极暴露于第一曲面凹槽。
以硅基芯片为例,湿法腐蚀Si可以采用强氧化剂对Si进行氧化,然后利用HF酸与SiO2反应来去除SiO2,从而达到对硅的腐蚀目的,制作第一曲面凹槽2。
在一个实施例中,腐蚀溶剂可以是硝酸与氢氟酸和水(或醋酸)的混合液,刻蚀化学反应方程式为:
Si+HNO3+6HF——H2SiF4+HNO2+H2O+H2
其中,反应生成的H2SiF4可溶于水。在腐蚀液中,水作为稀释剂。在一个较佳的实施例中,腐蚀溶剂同时采用硝酸和醋酸,由于醋酸可以抑制硝酸的分解,从而使硝酸的浓度维持在较高的水平。也可以采用包括硝酸和氢氟酸的腐蚀液,当氢氟酸的浓度高而硝酸的浓度低时,Si膜腐蚀的速率由硝酸浓度决定(即Si的腐蚀速率基本上与氢氟酸浓度无关),这是由于此时有足量的HF去溶解反应中生成的SiO2。当氢氟酸的浓度低而硝酸浓度高时,Si腐蚀的速率取决于氢氟酸的浓度(即取决于氢氟酸溶解反应生成的SiO2的能力),可以通过控制硝酸和氢氟酸的浓度来控制刻蚀速度,以及控制刻蚀的曲面形状。
在一个实施例中,还可以采用KOH溶液与异丙醇(IPA)的混合液对Si进行湿法刻蚀。对于金刚石或闪锌矿结构,(111)面的原子比(100)面排的更密,因而(111)面的腐蚀速度应该比(100)面的腐蚀速率小。根据硅衬底晶面的方向搭配对应的腐蚀液,可以获得预期的凹面结构。
湿法腐蚀工艺简单且较为成熟,当所进行的化学反应过程中没有特定方向(即基底为各向同性),会形成各向同性的腐蚀效果,最终实现凹面镜物理结构。
本实施例可以通过控制腐蚀溶液的组分、浓度、腐蚀的时间、反应温度以及溶液的搅拌方式等来调整腐蚀效果。
S905,去除基底芯片上的第二光刻胶层。
去除第二光刻胶层8的步骤可以参照S605,本实施例不再赘述。
S906,在第一曲面凹槽的表面制作阳极导电层,阳极导电层与像素电极电连接。
本步骤可参照步骤S403,本实施例不再赘述。
S907,在阳极导电层上制作发光层,相邻两个阳极导电层上的发光层相互连接。
本步骤可参照步骤S404,本实施例不再赘述。
S908,在发光层上制作共阴极导电层
本步骤可参照步骤S405,本实施例不再赘述。
本实施例的微镜阵列制作方法,通过在基底芯片1上制作第二光刻胶层8,然后通过第二曝光显影工艺在第二光刻胶层8中制作通孔81,然后通过湿法蚀刻工艺,对暴露在通孔81中的基底芯片1的表面进行加工,得到第一曲面凹槽2。最后在第一曲面凹槽2的表面制作阳极导电层3,并将发光层4制作在阳极导电层3上。利用阳极导电层3的高反射率与凹面结构搭配,每一个像素都有凹面镜聚光效果,可增强发光层4发出的光的强度,显著提升显示模组的显示亮度。
本申请实施例还提供了一种OLED显示屏的制作方法,在制作完微镜阵列的共阴极导电层5后,还可以在共阴极导电层5上制作封装层202,可以参照图2,封装层202对共阴极导电层5进行封装保护。在一个实施例中,可以采用环氧树脂对共阴极导电层5进行整面封胶,可选的,在环氧树脂层上还可以贴合保护盖板,以增强显示器的机械强度。
本申请实施例还提供了另一种OLED显示屏的制作方法,在制作完微镜阵列的共阴极导电层5后,还可以在共阴极导电层5上组装彩膜基板10。可以参照图3,彩膜基板10包含了RGB三种子像素,三种子像素按照一定的周期重复排列。在一个实施例中,子像素为正六边形,三种子像素形成钻石型密排结构,如图11所示。本像素排列结构,可以实现更好的彩色显示效果。
在一个实施例中,彩膜基板10通过液态光学胶贴合到基底芯片1的共阴极导电层5上,得到彩色OLED显示屏。利用阳极导电层3的高反射率与凹面结构搭配,每一个像素都有凹面镜聚光效果,可增强发光层4发出的光的强度,显著提升了彩色OLED显示屏的光学利用率及显示亮度。
应该理解的是,虽然本申请实施例中的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,其可以以其他的顺序执行。而且,图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,其执行顺序也不必然是依次进行,而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种微镜阵列,其特征在于,包括:
基底芯片,所述基底芯片内部设有多个像素电极,所述多个像素电极排列成矩阵;
多个第一曲面凹槽,设置在所述基底芯片上,所述第一曲面凹槽与所述像素电极一一对应,并且所述像素电极暴露于所述第一曲面凹槽;
第一导电层,设置在所述第一曲面凹槽的表面,并与所述像素电极电连接;
发光层,设置在所述第一导电层上,并且相邻第一导电层上的发光层相互连接;以及,
第二导电层,设置在所述发光层上。
2.一种OLED显示屏,其特征在于,包括:
如权利要求1所述的微镜阵列;以及,
封装层,设置在所述微镜阵列的第二导电层上。
3.根据权利要求2所述的OLED显示屏,其特征在于,所述OLED显示屏还包括:设置在所述封装层上的彩膜基板。
4.一种微镜阵列制作方法,其特征在于,包括:
提供一基底芯片,其中,所述基底芯片内部设有多个像素电极,所述多个像素电极排列成矩阵;
在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽;
在所述第一曲面凹槽的表面制作第一导电层,并且所述第一导电层与所述像素电极电连接;
在所述第一导电层上制作发光层,相邻第一导电层上的发光层相互连接;
在所述发光层上制作第二导电层。
5.根据权利要求4所述的微镜阵列制作方法,其特征在于,所述在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽,包括:
在所述基底芯片的表面制作第一光刻胶层;
在所述第一光刻胶层制作与所述像素电极一一对应的第二曲面凹槽;
通过灰化和干刻工艺对所述第二曲面凹槽进行加工,将所述第二曲面凹槽的弧形槽底沿所述光刻胶层的厚度方向推进至所述基底芯片,在所述基底芯片上形成所述第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽;
去除所述基底芯片上的第一光刻胶层。
6.根据权利要求5所述的微镜阵列制作方法,其特征在于,所述在所述第一光刻胶层制作与所述像素电极一一对应的第二曲面凹槽,包括:
通过第一曝光显影工艺在所述第一光刻胶层制作与所述像素电极一一对应的矩形槽;
通过热处理回流工艺将所述矩形槽加工成所述第二曲面凹槽。
7.根据权利要求5所述的微镜阵列制作方法,其特征在于,所述在所述第一光刻胶层制作与所述像素电极一一对应的第二曲面凹槽,包括:
提供一掩模板,所述掩模板上设有与所述第一曲面凹槽一一对应的曲面凸起;
将所述掩模板的曲面凸起压至所述第一光刻胶层内部,成型后取出所述掩模板,使所述第一光刻胶层中形成所述第二曲面凹槽。
8.根据权利要求4所述的微镜阵列制作方法,其特征在于,所述在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽,包括:
在所述基底芯片的表面制作第二光刻胶层;
通过第二曝光显影工艺在所述第二光刻胶层制作与所述像素电极一一对应的通孔,使所述基底芯片的表面暴露于所述通孔中;
通过湿法蚀刻工艺对暴露于所述通孔中的基底芯片进行刻蚀,形成所述第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽;
去除所述基底芯片上的第二光刻胶层。
9.根据权利要求4所述的微镜阵列制作方法,其特征在于,所述在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽,包括:
通过激光直写工艺,在所述基底芯片上制作与所述像素电极一一对应的第一曲面凹槽,并使所述像素电极暴露于所述第一曲面凹槽。
10.一种OLED显示屏制作方法,其特征在于,包括:
根据权利要求4-9任一项所述的方法制作微镜阵列;
在所述微镜阵列的第二导电层上制作封装层;
将彩膜基板组装至所述封装层上。
CN202110940285.7A 2021-08-16 2021-08-16 一种微镜阵列、oled显示屏及其制作方法 Pending CN113690386A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110940285.7A CN113690386A (zh) 2021-08-16 2021-08-16 一种微镜阵列、oled显示屏及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110940285.7A CN113690386A (zh) 2021-08-16 2021-08-16 一种微镜阵列、oled显示屏及其制作方法

Publications (1)

Publication Number Publication Date
CN113690386A true CN113690386A (zh) 2021-11-23

Family

ID=78580184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110940285.7A Pending CN113690386A (zh) 2021-08-16 2021-08-16 一种微镜阵列、oled显示屏及其制作方法

Country Status (1)

Country Link
CN (1) CN113690386A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103673A (zh) * 2014-07-09 2014-10-15 京东方科技集团股份有限公司 一种oled显示器及其制备方法
US20140312319A1 (en) * 2013-04-17 2014-10-23 Samsung Display Co., Ltd. Organic light emitting diode display
CN106448825A (zh) * 2016-10-21 2017-02-22 苏州苏大维格光电科技股份有限公司 一种图形化精细导电薄膜及其制作方法
CN106941113A (zh) * 2017-05-15 2017-07-11 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、显示装置
CN107479121A (zh) * 2017-08-25 2017-12-15 深圳市华星光电技术有限公司 纳米金属光栅的制备方法及纳米金属光栅
CN109817664A (zh) * 2017-11-22 2019-05-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN109935726A (zh) * 2019-03-19 2019-06-25 京东方科技集团股份有限公司 有机发光显示面板、其制造方法及显示装置
CN110045539A (zh) * 2019-04-23 2019-07-23 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置
CN110098221A (zh) * 2018-05-29 2019-08-06 广东聚华印刷显示技术有限公司 像素结构及其制备方法、显示屏和显示装置
CN111443571A (zh) * 2020-05-11 2020-07-24 京东方科技集团股份有限公司 压印模板及压印方法
CN111769211A (zh) * 2020-07-01 2020-10-13 合肥视涯技术有限公司 一种有机发光显示面板和显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140312319A1 (en) * 2013-04-17 2014-10-23 Samsung Display Co., Ltd. Organic light emitting diode display
CN104103673A (zh) * 2014-07-09 2014-10-15 京东方科技集团股份有限公司 一种oled显示器及其制备方法
CN106448825A (zh) * 2016-10-21 2017-02-22 苏州苏大维格光电科技股份有限公司 一种图形化精细导电薄膜及其制作方法
CN106941113A (zh) * 2017-05-15 2017-07-11 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、显示装置
CN107479121A (zh) * 2017-08-25 2017-12-15 深圳市华星光电技术有限公司 纳米金属光栅的制备方法及纳米金属光栅
CN109817664A (zh) * 2017-11-22 2019-05-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN110098221A (zh) * 2018-05-29 2019-08-06 广东聚华印刷显示技术有限公司 像素结构及其制备方法、显示屏和显示装置
CN109935726A (zh) * 2019-03-19 2019-06-25 京东方科技集团股份有限公司 有机发光显示面板、其制造方法及显示装置
CN110045539A (zh) * 2019-04-23 2019-07-23 京东方科技集团股份有限公司 显示面板、显示面板的制造方法和显示装置
CN111443571A (zh) * 2020-05-11 2020-07-24 京东方科技集团股份有限公司 压印模板及压印方法
CN111769211A (zh) * 2020-07-01 2020-10-13 合肥视涯技术有限公司 一种有机发光显示面板和显示装置

Similar Documents

Publication Publication Date Title
US10811475B2 (en) Array substrate, manufacturing method thereof and display device
CN109148725B (zh) 发光器件、像素单元、像素单元的制备方法和显示装置
CN109791939B (zh) 微发光二极管显示面板、微发光二极管显示装置和制造微发光二极管显示面板的方法
US8614698B2 (en) Electrode of a light-emitting device of the OLED type
KR20180059249A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JPH10172756A (ja) 有機el発光装置
US10236279B2 (en) Emissive display with light management system
CN110459559B (zh) 一种显示面板、其制作方法及显示装置
CN109906518B (zh) 微激光二极管转移方法和微激光二极管显示装置制造方法
CN112420798B (zh) 硅基oled面板的制备方法
CN111369903A (zh) Micro LED显示装置
CN112420973A (zh) 一种可以提高亮度的硅基oled微显示器制备方法和微显示器
CN113690386A (zh) 一种微镜阵列、oled显示屏及其制作方法
CN113035913B (zh) 一种显示面板的制备方法、显示面板及显示装置
US10535708B2 (en) Electrodeless light-emitting diode display and method for fabricating the same
CN113488605B (zh) 形成oled图案化阴极的方法和显示面板
JP5036628B2 (ja) 有機el表示装置の製造方法
CN219658728U (zh) 一种Micro LED显示器件和Micro LED芯片
KR100354318B1 (ko) 유기전계발광 디바이스 및 이의 제조 방법
CN113380867B (zh) 一种可独立像素偏转的显示器结构及其制备方法
TWI824679B (zh) 顯示裝置及其製造方法
CN116110808A (zh) 一种Micro LED芯片及其制备方法和Micro LED显示器件及其制备方法
US20240274760A1 (en) Display apparatus and manufacturing method thereof
US20230171896A1 (en) Manufacturing method of electronic device
TWI830059B (zh) 畫素結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211123

RJ01 Rejection of invention patent application after publication