CN113688073B - 一种sata从设备ip核测试系统 - Google Patents

一种sata从设备ip核测试系统 Download PDF

Info

Publication number
CN113688073B
CN113688073B CN202111043342.8A CN202111043342A CN113688073B CN 113688073 B CN113688073 B CN 113688073B CN 202111043342 A CN202111043342 A CN 202111043342A CN 113688073 B CN113688073 B CN 113688073B
Authority
CN
China
Prior art keywords
bus
sata
interface
slave
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111043342.8A
Other languages
English (en)
Other versions
CN113688073A (zh
Inventor
刘超
杨硕
王晓璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202111043342.8A priority Critical patent/CN113688073B/zh
Publication of CN113688073A publication Critical patent/CN113688073A/zh
Application granted granted Critical
Publication of CN113688073B publication Critical patent/CN113688073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明属于电子计算机技术领域，具体涉及一种SATA从设备IP核测试系统。所述SATA从设备IP核测试系统包括：处理器、总线互连模块、SATA从设备IP核、DDR控制器、SATA主设备、DDR存储器；其中，所述DDR存储器为FPGA开发板上现有的DDR存储器；所述系统通过利用FPGA开发板上的现有DDR资源，把DDR存储空间作为SATA从设备的后台存储空间，从而无需为测试SATA从设备IP核专门设计带有磁存储或闪存存储颗粒的开发测试板卡，能够缩短开发时间，节省开发资源。

Description

一种SATA从设备IP核测试系统
技术领域
本发明属于电子计算机技术领域，具体涉及一种SATA从设备IP核测试系统。
背景技术
SATA(Serial Advanced Technology Attachment，串行高级技术附件)是一种低管脚占用、高性能的串行存储接口，在当前电子计算机和存储设备中广泛使用，已经成为大容量数据存储设备的标配。在使用FPGA进行SATA接口设备开发或者SATA接口的ASIC(Application Specific Integrated Circuit，专用集成电路)设计时，调试SATA从设备IP核一般需要为SATA从设备IP核提供专门的存储介质，大多为闪存颗粒或者磁存储介质。当前市场上FPGA厂商提供的开发板一般都带有DDR存储接口供FPGA(Field ProgrammableGate Array，现场可编程逻辑门阵列)使用。如果在调试SATA从设备IP核时能够利用现有的开发板上的DDR(Double Data Rate，通过在时钟的上升沿和下降沿都进行操作的方式提高数据传输速率的存储器)存储空间，将这些存储空间作为SATA从设备的后台存储空间，这就能省去专门设计带有闪存颗粒或磁存储介质的测试板卡的需求，从而节省开发周期和成本。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种SATA从设备IP核测试系统。
(二)技术方案
为解决上述技术问题，本发明提供一种SATA从设备IP核测试系统，所述SATA从设备IP核测试系统包括：处理器、总线互连模块、SATA从设备IP核、DDR控制器、SATA主设备、DDR存储器；其中，所述DDR存储器为FPGA开发板上现有的DDR存储器；
其中，所述处理器是整个系统的配置和调度中枢，负责对SATA从设备的寄存器进行配置，并对DDR存储器内的数据进行管理；
所述总线互连模块用于将处理器的总线主接口、SATA从设备IP核的总线从接口和DDR控制器的总线从接口、SATA从设备IP核的总线主接口进行连接，并用于在多个SATA主从设备之间进行数据交换；
所述SATA从设备IP核用于实现SATA从设备接口的逻辑层、链路层和传输层和物理层，是整个系统的被测试部分；
所述DDR控制器用于对FPGA开发板现有的DDR存储器进行读写控制；
所述SATA主设备在FPGA开发板外部，用于和SATA从设备进行对接测试。
其中，所述总线互连模块包括：总线从接口1、总线主接口1、总线从接口2、总线主接口2。
其中，所述总线互连模块中，总线从接口1与总线主接口1、总线主接口2分别建立有连接关系。
其中，所述总线互连模块中，总线从接口2与总线主接口1、总线主接口2分别建立有连接关系。
其中，所述处理器的总线主接口和总线互连模块的总线从接口1连接，由此，处理器通过总线互连模块访问SATA从设备IP核和DDR控制器；
所述SATA从设备IP核的总线主接口和总线互连模块的总线从接口2连接，由此，SATA从设备IP核通过总线互连模块访问DDR控制器；
所述总线互连模块的总线主接口1和DDR控制器的总线从接口相连接，总线互连模块的总线主接口2和SATA从设备IP核的总线从接口相连接；
所述DDR控制器的DDR主接口和FPGA开发板上的DDR存储器的DDR从接口相连接；
所述SATA从设备IP核的SATA接口和FPGA开发板外部的SATA主设备的SATA接口相连接。
其中，所述总线互连模块包括：总线互连模块单元1、总线互连模块单元2；其中，所述总线互连模块单元1包括：总线从接口1、总线主接口1、总线主接口2；所述总线互连模块单元2包括：总线从接口1、总线主接口1、总线从接口2。
其中，所述总线互连模块单元1的总线从接口1与总线互连模块单元1的总线主接口1、总线主接口2分别建立有连接关系。
其中，所述总线互连模块单元2的总线主接口2与总线互连模块单元2的总线从接口1、总线从接口2分别建立有连接关系。
其中，所述处理器的总线主接口与总线互连单元1的总线从接口1连接；由此，处理器通过总线互连模块访问SATA从设备IP核和DDR控制器；
所述总线互连单元1的总线主接口1和总线互连单元2的总线从接口1连接；所述总线互连单元1的总线主接口2和SATA从设备IP核的总线从接口连接；
所述总线互连单元2的总线主接口1和DDR控制器的总线从接口连接；所述总线互连单元2的总线从接口2与SATA从设备IP核的总线主接口连接；由此，SATA从设备IP核通过总线互连模块访问DDR控制器；
所述DDR控制器的DDR主接口和FPGA开发板上的DDR存储器的DDR从接口相连接；
所述SATA从设备IP核的SATA接口和FPGA开发板外部的SATA主设备的SATA接口相连接。
其中，所述SATA从设备IP核测试系统的工作流程包括如下步骤：
步骤1：处理器对SATA从设备IP核的寄存器进行初始化，设定包括SATA主从设备之间的通信速率、SATA从设备的设备信息在内的参数；
步骤2：处理器等待SATA主从设备之间的物理链路连接建立；
步骤3：物理链路连接建立后，SATA主设备对SATA从设备进行初始化、分区和文件读写测试；
处理器通过对SATA从设备进行配置操作，完成SATA主设备和SATA从设备之间测试过程中的FIS数据包交互，从而实施对SATA从设备IP核的测试过程；
处理器通过判断SATA主设备发送过来的FIS数据包类型进行相应的响应，期间SATA从设备IP核通过DDR控制器对DDR存储器进行读写；
过程中，将SATA主设备的PRD地址赋值为DDR存储器内的空间地址，这样SATA从设备在处理SATA主设备发送来的FIS数据包时，其内部的DMA数据会从PRD地址中定义的DDR存储器内空间地址进行数据存取，最终DDR存储器保存着SATA主设备对SATA从设备的初始化、分区和文件读写相关数据，实现了商业硬盘上磁存储或闪存存储器颗粒的存储功能。
(三)有益效果
与现有技术相比较，本发明提供一种SATA从设备IP核测试系统，其具体涉及到一种SATA从设备IP核RTL(Register Transfer Level，寄存器传输级)软核的测试系统，通过利用FPGA开发板上的现有DDR资源，把DDR存储空间作为SATA从设备的后台存储空间，从而无需为测试SATA从设备IP核专门设计带有磁存储或闪存存储颗粒的开发测试板卡，能够缩短开发时间，节省开发资源。
附图说明
图1为SATA从设备IP核测试系统框图。
图2为SATA从设备IP核测试系统框图。
图3为测试系统的工作流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
实施例1
为解决上述技术问题，本实施例提供一种SATA从设备IP核测试系统，所述SATA从设备IP核测试系统的组成如图1所示，所述SATA从设备IP核测试系统包括：处理器、总线互连模块、SATA从设备IP核、DDR控制器、SATA主设备、DDR存储器；其中，所述DDR存储器为FPGA开发板上现有的DDR存储器；
其中，所述处理器是整个系统的配置和调度中枢，负责对SATA从设备的寄存器进行配置，并对DDR存储器内的数据进行管理；
所述总线互连模块用于将处理器的总线主接口、SATA从设备IP核的总线从接口和DDR控制器的总线从接口、SATA从设备IP核的总线主接口进行连接，并用于在多个SATA主从设备之间进行数据交换；
所述SATA从设备IP核用于实现SATA从设备接口的逻辑层、链路层和传输层和物理层，是整个系统的被测试部分；
所述DDR控制器用于对FPGA开发板现有的DDR存储器进行读写控制；
所述SATA主设备在FPGA开发板外部，用于和SATA从设备进行对接测试。
其中，所述总线互连模块包括：总线从接口1、总线主接口1、总线从接口2、总线主接口2。
其中，所述总线互连模块中，总线从接口1与总线主接口1、总线主接口2分别建立有连接关系。
其中，所述总线互连模块中，总线从接口2与总线主接口1、总线主接口2分别建立有连接关系。
其中，所述处理器的总线主接口和总线互连模块的总线从接口1连接，由此，处理器通过总线互连模块访问SATA从设备IP核和DDR控制器；
所述SATA从设备IP核的总线主接口和总线互连模块的总线从接口2连接，由此，SATA从设备IP核通过总线互连模块访问DDR控制器；
所述总线互连模块的总线主接口1和DDR控制器的总线从接口相连接，总线互连模块的总线主接口2和SATA从设备IP核的总线从接口相连接；
所述DDR控制器的DDR主接口和FPGA开发板上的DDR存储器的DDR从接口相连接；
所述SATA从设备IP核的SATA接口和FPGA开发板外部的SATA主设备的SATA接口相连接。
其中，所述总线互连模块包括：总线互连模块单元1、总线互连模块单元2；其中，所述总线互连模块单元1包括：总线从接口1、总线主接口1、总线主接口2；所述总线互连模块单元2包括：总线从接口1、总线主接口1、总线从接口2。
其中，所述总线互连模块单元1的总线从接口1与总线互连模块单元1的总线主接口1、总线主接口2分别建立有连接关系。
其中，所述总线互连模块单元2的总线主接口2与总线互连模块单元2的总线从接口1、总线从接口2分别建立有连接关系。
其中，测试系统的连接关系也可以如图2所示，其中，
所述处理器的总线主接口与总线互连单元1的总线从接口1连接；由此，处理器通过总线互连模块访问SATA从设备IP核和DDR控制器；
所述总线互连单元1的总线主接口1和总线互连单元2的总线从接口1连接；所述总线互连单元1的总线主接口2和SATA从设备IP核的总线从接口连接；
所述总线互连单元2的总线主接口1和DDR控制器的总线从接口连接；所述总线互连单元2的总线从接口2与SATA从设备IP核的总线主接口连接；由此，SATA从设备IP核通过总线互连模块访问DDR控制器；
所述DDR控制器的DDR主接口和FPGA开发板上的DDR存储器的DDR从接口相连接；
所述SATA从设备IP核的SATA接口和FPGA开发板外部的SATA主设备的SATA接口相连接。
其中，所述SATA从设备IP核测试系统的工作流程如图3所示，包括如下步骤：
步骤1：处理器对SATA从设备IP核的寄存器进行初始化，设定包括SATA主从设备之间的通信速率、SATA从设备的设备信息在内的参数；
步骤2：处理器等待SATA主从设备之间的物理链路连接建立；
步骤3：物理链路连接建立后，SATA主设备对SATA从设备进行初始化、分区和文件读写测试；
处理器通过对SATA从设备进行配置操作，完成SATA主设备和SATA从设备之间测试过程中的FIS数据包(Frame Information Structure，帧信息结构，SATA主从设备之间的信息交互数据包)交互，从而实施对SATA从设备IP核的测试过程；
处理器通过判断SATA主设备发送过来的FIS数据包类型进行相应的响应，期间SATA从设备IP核通过DDR控制器对DDR存储器进行读写；
过程中，将SATA主设备的PRD(Physical Region Descriptor，物理区域描述符，SATA协议中定义的IP核内部DMA数据存取的地址)地址赋值为DDR存储器内的空间地址，这样SATA从设备在处理SATA主设备发送来的FIS数据包时，其内部的DMA(Direct MemoryAccess，设备不通过处理器访问主存储空间的方式)数据会从PRD地址中定义的DDR存储器内空间地址进行数据存取，最终DDR存储器保存着SATA主设备对SATA从设备的初始化、分区和文件读写相关数据，实现了商业硬盘上磁存储或闪存存储器颗粒的存储功能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (6)

1.一种SATA从设备IP核测试系统，其特征在于，所述SATA从设备IP核测试系统包括：处理器、总线互连模块、SATA从设备IP核、DDR控制器、SATA主设备、DDR存储器；其中，所述DDR存储器为FPGA开发板上现有的DDR存储器；
其中，所述处理器是整个系统的配置和调度中枢，负责对SATA从设备的寄存器进行配置，并对DDR存储器内的数据进行管理；
所述总线互连模块用于将处理器的总线主接口、SATA从设备IP核的总线从接口和DDR控制器的总线从接口、SATA从设备IP核的总线主接口进行连接，并用于在多个SATA主从设备之间进行数据交换；
所述SATA从设备IP核用于实现SATA从设备接口的逻辑层、链路层和传输层和物理层，是整个系统的被测试部分；
所述DDR控制器用于对FPGA开发板现有的DDR存储器进行读写控制；
所述SATA主设备在FPGA开发板外部，用于和SATA从设备进行对接测试；
所述总线互连模块包括：总线从接口1、总线主接口1、总线从接口2、总线主接口2；
所述总线互连模块中，总线从接口1与总线主接口1、总线主接口2分别建立有连接关系；
所述总线互连模块中，总线从接口2与总线主接口1、总线主接口2分别建立有连接关系；
所述处理器的总线主接口和总线互连模块的总线从接口1连接，由此，处理器通过总线互连模块访问SATA从设备IP核和DDR控制器；
所述SATA从设备IP核的总线主接口和总线互连模块的总线从接口2连接，由此，SATA从设备IP核通过总线互连模块访问DDR控制器；
所述总线互连模块的总线主接口1和DDR控制器的总线从接口相连接，总线互连模块的总线主接口2和SATA从设备IP核的总线从接口相连接；
所述DDR控制器的DDR主接口和FPGA开发板上的DDR存储器的DDR从接口相连接；
所述SATA从设备IP核的SATA接口和FPGA开发板外部的SATA主设备的SATA接口相连接。
2.如权利要求1所述的SATA从设备IP核测试系统，其特征在于，所述总线互连模块包括：总线互连模块单元1、总线互连模块单元2；其中，所述总线互连模块单元1包括：总线从接口1、总线主接口1、总线主接口2；所述总线互连模块单元2包括：总线从接口1、总线主接口1、总线从接口2。
3.如权利要求2所述的SATA从设备IP核测试系统，其特征在于，所述总线互连模块单元1的总线从接口1与总线互连模块单元1的总线主接口1、总线主接口2分别建立有连接关系。
4.如权利要求2所述的SATA从设备IP核测试系统，其特征在于，所述总线互连模块单元2的总线主接口1与总线互连模块单元2的总线从接口1、总线从接口2分别建立有连接关系。
5.如权利要求2所述的SATA从设备IP核测试系统，其特征在于，所述处理器的总线主接口与总线互连模块单元1的总线从接口1连接；由此，处理器通过总线互连模块访问SATA从设备IP核和DDR控制器；
所述总线互连模块单元1的总线主接口1和总线互连模块单元2的总线从接口1连接；所述总线互连模块单元1的总线主接口2和SATA从设备IP核的总线从接口连接；
所述总线互连模块单元2的总线主接口1和DDR控制器的总线从接口连接；所述总线互连模块单元2的总线从接口2 与SATA从设备IP核的总线主接口连接；由此，SATA从设备IP核通过总线互连模块访问DDR控制器；
所述DDR控制器的DDR主接口和FPGA开发板上的DDR存储器的DDR从接口相连接；
所述SATA从设备IP核的SATA接口和FPGA开发板外部的SATA主设备的SATA接口相连接。
6.如权利要求1或5所述的SATA从设备IP核测试系统，其特征在于，所述SATA从设备IP核测试系统的工作流程包括如下步骤：
步骤1：处理器对SATA从设备IP核的寄存器进行初始化，设定包括SATA主从设备之间的通信速率、SATA从设备IP核的设备信息在内的参数；
步骤2：处理器等待SATA主从设备之间的物理链路连接建立；
步骤3：物理链路连接建立后，SATA主设备对SATA从设备IP核进行初始化、分区和文件读写测试；
处理器通过对SATA从设备IP核进行配置操作，完成SATA主设备和SATA从设备IP核之间测试过程中的FIS数据包交互，从而实施对SATA从设备IP核的测试过程；
处理器通过判断SATA主设备发送过来的FIS数据包类型进行相应的响应，期间SATA从设备IP核通过DDR控制器对DDR存储器进行读写；
过程中，将SATA主设备的PRD地址赋值为DDR存储器内的空间地址，这样SATA从设备IP核在处理SATA主设备发送来的FIS数据包时，其内部的DMA数据会从PRD地址中定义的DDR存储器内空间地址进行数据存取，最终DDR存储器保存着SATA主设备对SATA从设备IP核的初始化、分区和文件读写相关数据，实现了商业硬盘上磁存储或闪存存储器颗粒的存储功能。
CN202111043342.8A 2021-09-07 2021-09-07 一种sata从设备ip核测试系统 Active CN113688073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111043342.8A CN113688073B (zh) 2021-09-07 2021-09-07 一种sata从设备ip核测试系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111043342.8A CN113688073B (zh) 2021-09-07 2021-09-07 一种sata从设备ip核测试系统

Publications (2)

Publication Number Publication Date
CN113688073A CN113688073A (zh) 2021-11-23
CN113688073B true CN113688073B (zh) 2024-07-09

Family

ID=78585474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111043342.8A Active CN113688073B (zh) 2021-09-07 2021-09-07 一种sata从设备ip核测试系统

Country Status (1)

Country Link
CN (1) CN113688073B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101311906A (zh) * 2007-05-22 2008-11-26 鸿富锦精密工业（深圳）有限公司 Sata接口测试装置及测试方法
CN102567252A (zh) * 2010-12-09 2012-07-11 北京华虹集成电路设计有限责任公司 一种硬盘和主机之间数据传输方法和系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914174B1 (ko) * 2009-02-18 2009-08-26 (주) 제노맥스 Ｆｐｇａ 컨트롤러 기반 테스터 인터페이스 장치
CN110865944A (zh) * 2019-11-29 2020-03-06 江苏芯盛智能科技有限公司 测试用例的数据分析方法、装置、存储介质和测试设备
CN111143145B (zh) * 2019-12-26 2023-04-07 山东方寸微电子科技有限公司 一种sata错误处理调试中制造错误的方法及电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101311906A (zh) * 2007-05-22 2008-11-26 鸿富锦精密工业（深圳）有限公司 Sata接口测试装置及测试方法
CN102567252A (zh) * 2010-12-09 2012-07-11 北京华虹集成电路设计有限责任公司 一种硬盘和主机之间数据传输方法和系统

Also Published As

Publication number Publication date
CN113688073A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
TWI452469B (zh) 周邊元件互連高速（PCIe）大容量儲存裝置、包含該PCIe大容量儲存裝置之系統及用於操作該PCIe大容量儲存裝置之方法
US12423020B2 (en) Systems, methods, and devices for attachable compute resources for storage devices
US20220300197A1 (en) Autonomous backside chip select (cs) and command/address (ca) training modes
US20040141518A1 (en) Flexible multimode chip design for storage and networking
CN101833989A (zh) 多接口固态硬盘及其处理方法和系统
WO2007005553A1 (en) Serial ata port addressing
CN100462953C (zh) Pci express开关的pci express端点与下游端口的模拟电路
US11003607B2 (en) NVMF storage to NIC card coupling over a dedicated bus
US10657077B2 (en) HyperConverged NVMF storage-NIC card
CN107194257B (zh) 一种基于国产tcm芯片的可信系统
CN106844249B (zh) 基于RapidIO总线的RAID存储系统及方法
TWI512477B (zh) 組配記憶體組件之資料寬度的方法、記憶體組件及相關之非暫時性電腦可讀取儲存媒體
CN101436171B (zh) 模块化通信控制系统
CN115905083A (zh) 硬盘点灯装置、方法、系统、计算机设备和存储介质
CN204347812U (zh) 一种基于fpga的服务器存储电路
CN103729165A (zh) 应用于高速运动控制系统的pci从设备核心控制模块
CN118363924B (zh) 基于可配置逻辑的数据传输性能优化硬件实现及优化流程
CN113688073B (zh) 一种sata从设备ip核测试系统
CN119107986A (zh) 内存模组、电子设备及数据迁移方法
CN112214945A (zh) 一种axi总线隔离保护结构及其保护方法
CN119106646A (zh) Soc级访存验证系统及方法、存储控制器初始化方法
CN216014148U (zh) 一种服务器和服务器背板
CN112732176B (zh) 基于fpga的ssd访问方法及装置、存储系统及存储介质
CN112559402B (zh) 一种基于fpga的pci从接口控制电路及fpga
CN116501678A (zh) 一种拓扑板卡和板载系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant