CN113674672B - 显示面板的驱动方法及显示面板 - Google Patents

显示面板的驱动方法及显示面板 Download PDF

Info

Publication number
CN113674672B
CN113674672B CN202110948635.4A CN202110948635A CN113674672B CN 113674672 B CN113674672 B CN 113674672B CN 202110948635 A CN202110948635 A CN 202110948635A CN 113674672 B CN113674672 B CN 113674672B
Authority
CN
China
Prior art keywords
pixel
pixel unit
row
voltage signal
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110948635.4A
Other languages
English (en)
Other versions
CN113674672A (zh
Inventor
胡晓斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110948635.4A priority Critical patent/CN113674672B/zh
Publication of CN113674672A publication Critical patent/CN113674672A/zh
Application granted granted Critical
Publication of CN113674672B publication Critical patent/CN113674672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种显示面板的驱动方法，显示面板包括多个像素单元组，每个像素单元组包括M个像素单元行，M为不小于2的整数，多个像素单元组沿与像素单元行所对应的直线垂直的方向排列；驱动方法包括：在一帧时间中包括连续的四个时间段：T1，T2，T3，T4，其中T1时间段内向第1至第M个像素单元行加载第一数据电压信号；T2时间段内向第M个像素单元行加载第一缓冲电压信号；T3时间段内向第M+1个像素单元行加载第二缓冲电压信号；T4时间段内向第M+1至第2M个像素单元行加载第二数据电压信号。本申请还公开了一种显示面板。本申请可以解决像素单元由于充电极性反转造成像素单元充电不足，画面显示异常的问题。

Description

显示面板的驱动方法及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板的驱动方法及显示面板。
背景技术
随着人们对大尺寸、高分辨率的显示面板的需求不断增加，大尺寸的显示面板也得到较快的发展。目前制约高性能、高分辨率的大尺寸显示面板的因素之一为刷新率。刷新率为屏幕每秒画面被刷新的次数，不同尺寸的显示面板的刷新率要求不同，针对大尺寸(例如50英寸以上)的显示面板，要求更高的刷新率以满足较佳的视觉需求。
液晶显示面板的画面刷新方式为逐行刷新。以全高清液晶显示面板为例，每秒画面刷新60次，则每一帧的时间约为16.67毫秒。全高清液晶显示面板总共有1080行像素，因而逐行刷新下，每行的刷新时间就是15微秒。这种低解析度、低刷新率的显示面板的扫描线与数据线的RC负载较小，对信号延迟变形较弱，同时每一行充电刷新的时间长达15微秒，因而不存在充电不足导致的画质问题。但是到了分辨率为8K、刷新频率为120Hz的显示面板，每一行的充电时间变为1.87微秒。充电时间极短，而且分辨率为8K、刷新频率为120Hz的负载都非常大，因而极容易出现因为信号持续时间短且被线路延迟畸变所导致的充电不足所带来的画质问题。
综上所述，对于高刷新率液晶显示面板，现有技术采用一帧一反转的刷新方式，各行像素单元的充电时间相同，然而由于在第一行像素单元和/或最后一行像素单元中，由于充电极性反转造成像素单元充电不足，画面显示异常。
发明内容
本申请提供一种显示面板的驱动方法及显示面板，可以解决由于充电极性反转造成像素单元充电不足，画面显示异常的问题。
一方面，本申请实施例提供一种显示面板的驱动方法，所述显示面板包括多个像素单元组，每个所述像素单元组包括M个像素单元行，所述M为不小于2的整数，多个所述像素单元组沿与所述像素单元行所对应的直线垂直的方向排列；所述驱动方法包括：在一帧时间中的T1时间段内，向依次被打开的第1个像素单元行至第M个像素单元行上的像素单元加载第一数据电压信号；在所述一帧时间中的T1时间段后的T2时间段内，向第M个像素单元行上的像素单元加载第一缓冲电压信号；在所述一帧时间中的T2时间段后的T3时间段内，向第M+1个像素单元行上的像素单元加载第二缓冲电压信号；在所述一帧时间中的T3时间段后的T4时间段内，向依次被打开的第M+1个像素单元行至第2M个像素单元行上的像素单元加载第二数据电压信号；其中，所述第一数据电压信号的极性和所述第二数据电压信号的极性相反。
可选的，T1＝M*t，T2＝t，T3＝t，T4＝M*t，其中，t为单位时间。
可选的，所述驱动方法还包括：在T1时间段内，依次向第1个像素单元行至第M个像素单元行上的像素单元发送扫描信号，以依次打开第1个像素单元行至第M个像素单元行上的像素单元的薄膜晶体管开关；在T2时间段内，向第M个像素单元行上的像素单元发送扫描信号，以保持第M个像素单元行上的像素单元的薄膜晶体管开关打开；在T3时间段内，向第M+1个像素单元行上的像素单元发送扫描信号，以打开第M+1个像素单元行上的像素单元的薄膜晶体管开关；在T4时间段内，依次向第M+1个像素单元行至第2M个像素单元行上的像素单元发送扫描信号，以保持第M+1个像素单元行上的像素单元的薄膜晶体管开关打开，并依次打开第M+2个像素单元行至第2M个像素单元行上的像素单元的薄膜晶体管开关。
可选的，第一缓冲电压信号的极性与所述第一数据电压信号的极性相同，第二缓冲电压信号的极性与所述第二数据电压信号的极性相同。
另一方面，本申请实施例还提供一种显示面板，所述显示面板包括：多个像素单元组，每个像素单元组包括M个像素单元行，所述M为不小于2的整数，多个像素单元组沿与所述像素单元行所对应的直线垂直的方向排列；多条数据线；多条扫描线；数据驱动电路，与所述数据线连接；扫描驱动电路，与所述扫描线连接；其中，所述扫描驱动电路包括多个驱动子电路组合，每一个所述驱动子电路组合包括M+2个驱动子电路，多个驱动子电路组合中的多个驱动子电路相级联，每一个所述驱动子电路组合中的第1个驱动子电路至第M个驱动子电路通过M条扫描线与每个像素单元组中的M个像素单元行电性连接。
可选的，所述数据驱动电路用于在一帧时间中的T1时间段内，向依次被打开的第1个像素单元行至第M个像素单元行上的像素单元加载第一数据电压信号，并用于在所述一帧时间中的T1时间段后的T2时间段内，向第M个像素单元行上的像素单元加载第一缓冲电压信号，并用于在所述一帧时间中的T2时间段后的T3时间段内，向第M+1个像素单元行上的像素单元加载第二缓冲电压信号，以及用于在所述一帧时间中的T3时间段后的T4时间段内，向依次被打开的第M+1个像素单元行至第2M个像素单元行上的像素单元加载第二数据电压信号；其中，所述第一数据电压信号的极性和所述第二数据电压信号的极性相反。
可选的，所述扫描驱动电路用于在T1时间段内，依次向第1个像素单元行至第M个像素单元行上的像素单元发送扫描信号，以依次打开第1个像素单元行至第M个像素单元行上的像素单元的薄膜晶体管开关，并用于在T2时间段内，向第M个像素单元行上的像素单元发送扫描信号，以保持第M个像素单元行上的像素单元的薄膜晶体管开关打开，并用于在T3时间段内，向第M+1个像素单元行上的像素单元发送扫描信号，以打开第M+1个像素单元行上的像素单元的薄膜晶体管开关，以及用于在T4时间段内，依次向第M+1个像素单元行至第2M个像素单元行上的像素单元发送扫描信号，以保持第M+1个像素单元行上的像素单元的薄膜晶体管开关打开，并依次打开第M+2个像素单元行至第2M个像素单元行上的像素单元的薄膜晶体管开关。
可选的，T1＝M*t，T2＝t，T3＝t，T4＝M*t，其中，t为单位时间。
可选的，第一缓冲电压信号的极性与所述第一数据电压信号的极性相同，第二缓冲电压信号的极性与所述第二数据电压信号的极性相同。
可选的，一个所述驱动子电路组合中的第1个驱动子电路至第M个驱动子电路相级联，所述第M个驱动子电路与第M+1个驱动子电路相级联，所述第M+1个驱动子电路与第M+2个驱动子电路相级联，所述第M+2个驱动子电路与相邻的另一个所述驱动子电路组合中的第1个驱动子电路相级联。
本申请提供的显示面板的驱动方法，其中，所述显示面板包括多个像素单元组，每个像素单元组包括M个像素单元行，所述M为不小于2的整数，多个像素单元组沿与所述像素单元行所对应的直线垂直的方向排列；所述驱动方法通过在一帧时间中的t1时间段内，向依次被打开的第1个像素单元行至第M个像素单元行上的像素单元加载第一数据电压信号；在所述一帧时间中的t1时间段后的t2时间段内，向第M个像素单元行上的像素单元加载第一缓冲电压信号；在所述一帧时间中的t2时间段后的t3时间段内，向第M+1个像素单元行上的像素单元加载第二缓冲电压信号；在所述一帧时间中的t3时间段后的t4时间段内，向依次被打开的第M+1个像素单元行至第2M个像素单元行上的像素单元加载第二数据电压信号，所述第一数据电压信号的极性和所述第二数据电压信号的极性相反，第一缓冲电压信号的极性与所述第一数据电压信号的极性相同，第二缓冲电压信号的极性与所述第二数据电压信号的极性相同，这样的驱动方法可以避免由于充电极性反转造成像素单元充电不足，画面显示异常，用以在保证显示亮度的同时改善显示面板在显示某些画面时出现的闪烁和串扰现象，且降低功耗。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的显示面板的第一种驱动时序示意图；
图2是本申请实施例提供的显示面板的结构示意图；
图3是本申请实施例提供的显示面板的第二种驱动时序示意图；
图4是本申请实施例提供的显示面板的第一种具体结构示意图；
图5是本申请实施例提供的显示面板的第三种驱动时序示意图；
图6是本申请实施例提供的显示面板的第二种具体结构示意图；
图7是本申请实施例提供的显示面板的第四种驱动时序示意图；
图8是本申请实施例提供的显示面板的第五种驱动时序示意图；
图9是本申请实施例提供的显示面板的第六种驱动时序示意图；
图10是本申请实施例提供的显示面板的另一结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种显示面板的驱动方法及显示面板，可以解决数据信号电压的极性反转的行对应的像素单元充电不足，导致画面显示异常的技术问题。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本申请的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
请参阅图1，图1是本申请实施例提供的显示面板的第一种驱动时序示意图。如图1所示，本申请实施例提供一种显示面板的驱动方法，其中，显示面板(图中未示出)包括多个像素单元组，每个像素单元组包括M个像素单元行L，M为不小于2的整数，多个像素单元组沿与像素单元行L所对应的直线垂直的方向排列。显示面板的驱动方法包括：在一帧时间中的T1时间段内，向依次被打开的第1个像素单元行L1至第M个像素单元行LM上的像素单元加载第一数据电压信号D01；在一帧时间中的T1时间段后的T2时间段内，向第M个像素单元行LM上的像素单元加载第一缓冲电压信号D02；在一帧时间中的T2时间段后的T3时间段内，向第M+1个像素单元行LM+1上的像素单元加载第二缓冲电压信号D03；在一帧时间中的T3时间段后的T4时间段内，向依次被打开的第M+1个像素单元行LM+1至第2M个像素单元行L2M上的像素单元加载第二数据电压信号D04，第一数据电压信号D01的极性和第二数据电压信号D04的极性相反，第一缓冲电压信号D02的极性与第一数据电压信号D01的极性相同，第二缓冲电压信号D03的极性与第二数据电压信号D04的极性相同。这样的驱动方法可以避免由于充电极性反转造成像素单元充电不足，画面显示异常，用以在保证显示亮度的同时改善显示面板在显示某些画面时出现的闪烁和串扰现象，且降低功耗。
具体地，所述显示面板包括多个像素单元组，每个所述像素单元组包括M个像素单元行，所述M为不小于2的整数，多个所述像素单元组沿与所述像素单元行所对应的直线垂直的方向排列；所述驱动方法包括：在一帧时间中的T1时间段内，向依次被打开的第1个像素单元行至第M个像素单元行上的像素单元加载第一数据电压信号；在所述一帧时间中的T1时间段后的T2时间段内，向第M个像素单元行上的像素单元加载第一缓冲电压信号；在所述一帧时间中的T2时间段后的T3时间段内，向第M+1个像素单元行上的像素单元加载第二缓冲电压信号；在所述一帧时间中的T3时间段后的T4时间段内，向依次被打开的第M+1个像素单元行至第2M个像素单元行上的像素单元加载第二数据电压信号；其中，所述第一数据电压信号的极性和所述第二数据电压信号的极性相反。
T1＝M*t，T2＝t，T3＝t，T4＝M*t，其中，t为单位时间。
所述驱动方法还包括：在T1时间段内，依次向第1个像素单元行至第M个像素单元行上的像素单元发送扫描信号，以依次打开第1个像素单元行至第M个像素单元行上的像素单元的薄膜晶体管开关；在T2时间段内，向第M个像素单元行上的像素单元发送扫描信号，以保持第M个像素单元行上的像素单元的薄膜晶体管开关打开；在T3时间段内，向第M+1个像素单元行上的像素单元发送扫描信号，以打开第M+1个像素单元行上的像素单元的薄膜晶体管开关；在T4时间段内，依次向第M+1个像素单元行至第2M个像素单元行上的像素单元发送扫描信号，以保持第M+1个像素单元行上的像素单元的薄膜晶体管开关打开，并依次打开第M+2个像素单元行至第2M个像素单元行上的像素单元的薄膜晶体管开关。
第一缓冲电压信号的极性与所述第一数据电压信号的极性相同，第二缓冲电压信号的极性与所述第二数据电压信号的极性相同。
另一方面，本申请还提供一种显示面板，请参阅图2，图2是本申请实施例提供的显示面板的结构示意图。如图2所示，本申请实施例提供一种显示面板100，包括：一第一数据线D1，多条扫描线G以及多个第一像素单元P1。其中，多个第一像素单元P1均与第一数据线D1电性连接，多个第一像素单元P1与多条扫描线G一一对应电性连接；多个第一像素单元P1划分为至少两个像素单元组10，至少两个像素单元组10连续设置；同一像素单元组10内的第一像素单元P1的充电极性相同，相邻像素单元组10内的第一像素单元P1的充电极性相反。
具体地，所述显示面板包括：多个像素单元组，每个像素单元组包括M个像素单元行，所述M为不小于2的整数，多个像素单元组沿与所述像素单元行所对应的直线垂直的方向排列；多条数据线；多条扫描线；数据驱动电路，与所述数据线连接；扫描驱动电路，与所述扫描线连接；其中，所述扫描驱动电路包括多个驱动子电路组合，每一个所述驱动子电路组合包括M+2个驱动子电路，多个驱动子电路组合中的多个驱动子电路相级联，每一个所述驱动子电路组合中的第1个驱动子电路至第M个驱动子电路通过M条扫描线与每个像素单元组中的M个像素单元行电性连接。
所述数据驱动电路用于在一帧时间中的T1时间段内，向依次被打开的第1个像素单元行至第M个像素单元行上的像素单元加载第一数据电压信号，并用于在所述一帧时间中的T1时间段后的T2时间段内，向第M个像素单元行上的像素单元加载第一缓冲电压信号，并用于在所述一帧时间中的T2时间段后的T3时间段内，向第M+1个像素单元行上的像素单元加载第二缓冲电压信号，以及用于在所述一帧时间中的T3时间段后的T4时间段内，向依次被打开的第M+1个像素单元行至第2M个像素单元行上的像素单元加载第二数据电压信号；其中，所述第一数据电压信号的极性和所述第二数据电压信号的极性相反。
所述扫描驱动电路用于在T1时间段内，依次向第1个像素单元行至第M个像素单元行上的像素单元发送扫描信号，以依次打开第1个像素单元行至第M个像素单元行上的像素单元的薄膜晶体管开关，并用于在T2时间段内，向第M个像素单元行上的像素单元发送扫描信号，以保持第M个像素单元行上的像素单元的薄膜晶体管开关打开，并用于在T3时间段内，向第M+1个像素单元行上的像素单元发送扫描信号，以打开第M+1个像素单元行上的像素单元的薄膜晶体管开关，以及用于在T4时间段内，依次向第M+1个像素单元行至第2M个像素单元行上的像素单元发送扫描信号，以保持第M+1个像素单元行上的像素单元的薄膜晶体管开关打开，并依次打开第M+2个像素单元行至第2M个像素单元行上的像素单元的薄膜晶体管开关。
T1＝M*t，T2＝t，T3＝t，T4＝M*t，其中，t为单位时间。
第一缓冲电压信号的极性与所述第一数据电压信号的极性相同，第二缓冲电压信号的极性与所述第二数据电压信号的极性相同。
一个所述驱动子电路组合中的第1个驱动子电路至第M个驱动子电路相级联，所述第M个驱动子电路与第M+1个驱动子电路相级联，所述第M+1个驱动子电路与第M+2个驱动子电路相级联，所述第M+2个驱动子电路与相邻的另一个所述驱动子电路组合中的第1个驱动子电路相级联。
在本申请实施例中，位于不同像素单元组10，且相邻的两个第一像素单元P1中的任一第一像素单元P1的充电电压等于相应像素单元组10内的其他第一像素单元P1的充电电压。
本申请实施例提供的显示面板100，通过一第一数据线D1和多条扫描线G限定出多个第一像素单元P1，多个第一像素单元P1均与第一数据线D1电性连接，多个第一像素单元P1与多条扫描线G一一对应电性连接；多个第一像素单元P1划分为至少两个像素单元组10，至少两个像素单元组10连续设置，同一像素单元组10内的第一像素单元P1的充电极性相同，相邻像素单元组10内的第一像素单元P1的充电极性相反；其中，位于不同像素单元组10，且相邻的两个第一像素单元P1中的任一第一像素单元P1的充电电压等于相应像素单元组10内的其他第一像素单元P1的充电电压，这样的结构使得像素单元组内与另一像素单元组相邻的第一像素单元的充电电压与所在像素单元组的其他第一像素单元的充电电压相等。
具体而言，位于不同像素单元组10，且相邻的两个第一像素单元P1中的任一第一像素单元P1的充电电压等于相应像素单元组10内的其他第一像素单元P1的充电电压可以避免由于充电极性反转造成像素单元充电不足，画面显示异常，且能在保证显示亮度的同时改善显示面板100的串扰问题，降低功耗。
请参阅图3，图3是本申请实施例提供的显示面板的第二种驱动时序示意图。结合图2、图3所示，显示面板100中，像素单元组10对应的充电电压D11包括多个基准电压L1以及缓冲电压B1，多个基准电压L1与多个第一像素单元P1一一对应，基准电压L1用于对相应第一像素单元P1进行充电，缓冲电压B1用于使得像素单元组10内与相邻像素单元组10相邻的第一像素单元P1的充电电压D11等于相应像素单元组10内的其他第一像素单元P1的充电电压D11。
在一种实施方式中，除第一个像素单元组10以及最后一个像素单元组10外的其余像素单元组10对应的充电电压D11均包括多个基准电压L1以及两个缓冲电压B1。第一个像素单元组10以及最后一个像素单元组10对应的充电电压D11均包括多个基准电压L1以及一个缓冲电压B1。
具体而言，在一帧时间内，只需在第一个像素单元组10中的最后一行插入一个缓冲电压B1，在最后一个像素单元组10的第一行插入一个缓冲电压B1，其它各像素单元组10均在各个像素单元组10的第一行与最后一行插入一个缓冲电压B1，使得数据信号的电压在极性反转的行之后有缓冲时间，为数据信号的电压到达预设值保留有一定的缓冲时间，从而能够相应地有效增加数据信号的电压的极性反转的行的充电时间。基准电压L1用于对相应的第一像素单元P1进行充电，缓冲电压B1用于使得数据信号的电压的极性反转的行的充电电压D11等于相应像素单元组10内的其他第一像素单元P1的充电电压D11。
在本申请实施例中，基准电压L1的电压值等于缓冲电压B1的电压值。具体而言，缓冲电压B1用于使得像素单元组10内与相邻像素单元组10相邻的第一像素单元P1的充电电压D11等于相应像素单元组10内的其他第一像素单元P1的充电电压D11，避免基准电压L1和缓冲电压B1的电压值存在差异，导致液晶处于直流偏置驱动状态，长时间静态画面后，致使液晶过度极化即液晶烧附，失去旋转能力，形成残像。
在另一实施方式中中，第一个像素单元组10至最后一个像素单元组10对应的充电电压D11均包括多个基准电压L1以及两个缓冲电压B1。
具体而言，在多帧画面显示时间内，第一个像素单元组10至最后一个像素单元组10的第一行之前均插入一个缓冲电压B1；第一个像素单元组10至最后一个像素单元组10的最后一行之后均插入一个缓冲电压B1。其中，基准电压L1用于对相应的第一像素单元P1进行充电，缓冲电压B1用于使得缓冲驱动单元30数据信号的电压的极性反转的行的充电电压等于相应像素单元组10内的其他第一像素单元P1的充电电压D11。
进一步的，请参阅图4，图4是本申请实施例提供的显示面板的第一种具体结构示意图，图5是本申请实施例提供的显示面板的第三种驱动时序示意图。图4所示的显示面板与图1所示的显示面板的区别在于：图4中的显示面板200包括多个级联设置的扫描线驱动单元20，多个扫描线驱动单元20与多条扫描线G一一对应连接；其中，位于不同像素单元组10，且相邻的两个第一像素单元P1对应的两个扫描线驱动单元20之间还设置有缓冲驱动单元30，缓冲驱动单元30与扫描线驱动单元20级联设置，且缓冲驱动单元30与缓冲电压B2对应设置,扫描线驱动单元20与基准电压L2对应设置，具体而言，即扫描信号给出一个基准电位的同时，数据信号给出一个基准电压。
在本申请实施例中，如图5所示，位于不同像素单元组10，且相邻的两个第一像素单元P1对应的两个扫描线驱动单元20之间设置有两个缓冲驱动单元30，缓冲驱动单元30与扫描线驱动单元20级联设置，且缓冲驱动单元30与缓冲电压B2对应设置,扫描线驱动单元20与基准电压L2对应设置。
需要说明的是，现有技术中，每组像素单元中各行第一像素单元P1的开启持续时长相同，然而由于在第一行像素单元中，数据信号的电压需要一定的上升或下降时间才能到达设定值，导致数据信号的电压的极性反转的第一像素单元P1行的充电电压小于该组第一像素单元P1中其余各行的充电电压，使得每组第一像素单元P1中各行第一像素单元P1的充电特性不一样，从而导致显示画面显示异常。
本申请实施例中，提出了一种借助于在像素单元组10的第一行或最后一行插入缓冲行数据的驱动方式来实现高分辨高刷新率显示面板中数据线在一帧内实现正负极性反转而又不会导致功耗过大、显示异常的问题。
具体而言，以分辨率为8K、刷新率为120Hz的显示面板为例。为实现一帧时间内数据线上极性反转，可以将4320行等分为M个像素单元组10，每个像素单元组10中含有N行，满足M×N＝4320。以X表示第1到M个像素单元组10，Y表示每个像素单元组10之中的1到N行。在每两个像素单元组10之间实现极性反转。现有技术中，在第X个像素单元组10的最后一行与第X+1个像素单元组10的第一行做数据线的电压极性反转切换，那么这两行像素单元会因为充电不足与错充的问题而无法在像素电极上充电到预期电压。
在本申请实施例中，在第X个像素单元组10的最后一行与第X+1个像素单元组10的第一行之间插入两行缓冲数据，其中，缓冲数据行与扫描信号给出的缓冲电位以及数据信号给出的缓冲电压对应。两行缓冲数据的缓冲电压分别与第X个像素单元组10的最后一行和/或第X+1个像素单元组10的第一行相同。这样由于缓冲行数据的存在，第X个像素单元组10的最后一行与第X+1个像素单元组10的第一行都有足够的时间充电到预设的电位，不会因为极性切换而导致充电不足引起的画面品质问题。同时因为在一帧的时间内一条数据线上的电位在正极性与负极性之间切换了多次，这就使得在条状像素排列情况下的纵向串扰被降到很低。需要说明的是，M的大小要足够大才才能实现较好的抑制垂直串扰的效果，而M的值太大又会导致IC上极性切换频繁功耗过大的问题。具体实施过程中，可以根据不同的需求以及搭配的IC的能力选择不同的分组方式，这里不做限定。这样既能保证较好的抑制纵向串扰的问题，又不至于因为切换频率过高而导致IC发热过重。
在本申请实施例中，如图6至图8所示，图6本申请实施例提供的显示面板的第二种具体结构示意图，图7是本申请实施例提供的显示面板的第四种驱动时序示意图，图8是本申请实施例提供的显示面板的第五种驱动时序示意图。
在本申请实施例中，显示面板300包括多个级联设置的扫描线驱动单元20，多个扫描线驱动单元20与多条扫描线G一一对应连接；其中，位于不同像素单元组10，且相邻的两个第一像素单元P1对应的两个扫描线驱动单元20中的任一个扫描线驱动单元20接入相应时钟信号CK，时钟信号CK包括一基准开启电位CK1以及缓冲电位CK2，基准电位CK1与基准电压L3对应，基准电位L3用于打开相应第一像素单元P1；缓冲电位CK2与缓冲电压B3对应，缓冲电位用于延迟打开相应第一像素单元P1预设时长T0。
本申请的实施例中，使每组第一像素单元P1中的第一行和/或每组第一像素单元P1的最后一行的开启时间与其余各行的第一像素单元P1开启时间相等，避免由于各像素单元组10之间充电极性反转，使得每组第一像素单元P1中的第一行和/或每组第一像素单元P1的最后一行的开启时间不足，引起显示异常。具体而言，缓冲电位的设置能够延迟打开每组第一像素单元P1中的第一行和/或每组第一像素单元P1的最后一行的第一像素单元P1预设时长T0，为数据信号的电压到达预设值保留有一定的缓冲时间，从而能够相应地使得每组第一像素单元P1中的第一行和/或每组第一像素单元P1的最后一行的充电时间与其它各行第一像素单元P1相等，使得每组第一像素单元P1中各行第一像素单元P1的充电特性一致，有效解决现有技术中因为数据信号的电压的极性反转的第一像素单元P1行充电不足导致显示异常的问题。
本申请的实施例中，每组第一像素单元P1中第一行第一像素单元P1和/或最后一行第一像素单元P1与其余各行第一像素单元P1的开启时间相同，且第一行第一像素单元P1和/或最后一行第一像素单元P1开启时间比该组第一像素单元P1中其余各行第一像素单元P1的开启时间延迟预设时长，可以避免由于充电不足出现显示异常，使得每组第一像素单元P1中各行第一像素单元P1的充电特性一致，具体而言，缓冲电位用于延迟打开相应第一像素单元P1预设时长T0，其中，对于各像素单元组10的最后一行之后的缓冲电位，则是延迟相应第一像素单元P1的反转时间。
在本申请的实施例中，如图9所示，图9是本申请实施例提供的第六种驱动信号示意图，预设时长T0与第一像素单元P1开启后至第一像素单元P1的充电电压到达预设值所需要的时长相同。
上述预设时长T0可以根据需要进行设定，具体地，可以通过设置合适的预设时长T0，以使得每组第一像素单元P1中，第一行和/或最后一行第一像素单元P1的充电时间能够与其余各行第一像素单元P1的充电时间相同。例如，可以设置该预设时长T0与第一行和/或最后一行像素单元开启后至第一行和/或最后一行第一像素单元P1的数据信号电压到达预设值所需要的时长相同。
在本申请实施例中，如图9所示，第一行和/或最后一行第一像素单元P1开启后至第一行和/或最后一行第一像素单元P1的数据信号电压到达预设值所经过的时间为预设时长T0，即预设时长T0可以使每组第一像素单元P1中第一和/或最后一行第一像素单元P1开启时间与其余各行像素单元的开启时间相等，且延迟打开相应第一像素单元P1一个预设时长T0。这样，可以使得在第一行第一像素单元P1开启之前，和/或最后一行第一像素单元P1开启之后，留有预设的时长使得数据信号电压到达预设值，并且，能够使得数据信号到达预设值后，第一行第一像素单元P1的充电时间T01与第二行第一像素单元P1的充电时间T02和第三行第一像素单元P1的充电时间T03相同。本申请实施例中图9，以第一行第一像素单元P1的充电时间T01与第二行第一像素单元P1的充电时间T02和第三行第一像素单元P1的充电时间T03，以及预设时长T0的值相同为例。具体地，可以预先通过实验确定第一行和/或最后一行第一像素单元P1开启后至源极电压到达预设值所经过的时长，并通过观察显示画面的质量来确定最优的预设时长T0值。
作为本申请的一个具体实施方式，如图10所示，图10是本申请实施例提供的显示面板的另一结构示意图，本申请实施例中，显示面板400还包括一D2以及多个第二像素单元P2，多个第二像素单元P2均与D2电性连接，多个第二像素单元P2与多条扫描线G一一对应电性连接。第一数据线D1与D2交替设置，多个第二像素单元P2与多个第一像素单元P1一一对应，且相对应的第一像素单元P1以及第二像素单元P2的充电极性相反。
本申请实施例中，显示面板400在驱动时，在每帧画面显示过程中，每条数据线上的数据信号电压的极性始终为同一极性(正极性或负极性)，其中，第一数据线D1和D2的打开顺序可以互换，且第一数据线D1与D2均可以设置有多条，即第一数据线D1可以是奇数列，也可以是偶数列，设置方式根据需要调整，可以是一条第一数据线D1和一条D2交替设置，也可以是多条第一数据线D1和一条D2交替设置，或者多条第一数据线D1和多条D2交替设置等，在此不再赘述。如图10所示，以一条第一数据线D1和一条D2交替设置为例，这样的驱动架构，使得数据信号电压的极性无需在正极性与负极性之间频繁地变动，具体而言，连接于第一数据线D1上的第一像素单元P1与连接于D2上的第二像素单元P2的充电极性相反，相邻的像素单元组10上的第一像素单元P1和第二像素单元P2的充电极性相反，相当于采取列反转的驱动架构来实现点反转的显示效果，有利于降低驱动功耗。
相较于现有技术通过逐行反转或一帧一反转等刷新方式，本申请提供的显示面板，通过一第一数据线D1和多条扫描线G限定出多个第一像素单元P1，多个第一像素单元P1均与第一数据线D1电性连接，多个第一像素单元P1与多条扫描线G一一对应电性连接，多个第一像素单元P1划分为至少两个像素单元组10，至少两个像素单元组10连续设置，同一像素单元组10内的第一像素单元P1的充电极性相同，相邻像素单元组10内的第一像素单元P1的充电极性相反；其中，位于不同像素单元组10，且相邻的两个第一像素单元P1中的任一第一像素单元P1的充电电压等于相应像素单元组10内的其他第一像素单元P1的充电电压，这样的结构使得像素单元组10的第一行和/或最后一行的充电电压与所在像素单元组10的其他第一像素单元怕的充电电压相等，解决了逐行反转或多行一反转等高频刷新方式下进行极性反转的行对应的像素单元充电不足，导致画面显示异常，且解决了一帧一反转的刷新方式导致显示面板纵向串扰问题，有利于保证显示亮度的同时降低功耗，且结构简单，易于操作，可行性很强，有利于提升产品的竞争力。
以上对本申请实施例所提供的一种显示面板的驱动方法及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板的驱动方法，其特征在于，所述显示面板包括多个像素单元组，每个所述像素单元组包括M个像素单元行，所述M为不小于2的整数，多个所述像素单元组沿与所述像素单元行所对应的直线垂直的方向排列；
所述驱动方法包括：
在一帧时间中的T1时间段内，向依次被打开的第1个像素单元行至第M个像素单元行上的像素单元加载第一数据电压信号；
在所述一帧时间中的T1时间段后的T2时间段内，向第M个像素单元行上的像素单元加载第一缓冲电压信号；
在所述一帧时间中的T2时间段后的T3时间段内，向第M+1个像素单元行上的像素单元加载第二缓冲电压信号；
在所述一帧时间中的T3时间段后的T4时间段内，向依次被打开的第M+1个像素单元行至第2M个像素单元行上的像素单元加载第二数据电压信号；
其中，所述第一数据电压信号的极性和所述第二数据电压信号的极性相反。
2.根据权利要求1所述的显示面板的驱动方法，其特征在于，T1＝M*t，T2＝t，T3＝t，T4＝M*t，其中，t为单位时间。
3.根据权利要求1所述的显示面板的驱动方法，其特征在于，所述驱动方法还包括：
在T1时间段内，依次向第1个像素单元行至第M个像素单元行上的像素单元发送扫描信号，以依次打开第1个像素单元行至第M个像素单元行上的像素单元的薄膜晶体管开关；
在T2时间段内，向第M个像素单元行上的像素单元发送扫描信号，以保持第M个像素单元行上的像素单元的薄膜晶体管开关打开；
在T3时间段内，向第M+1个像素单元行上的像素单元发送扫描信号，以打开第M+1个像素单元行上的像素单元的薄膜晶体管开关；
在T4时间段内，依次向第M+1个像素单元行至第2M个像素单元行上的像素单元发送扫描信号，以保持第M+1个像素单元行上的像素单元的薄膜晶体管开关打开，并依次打开第M+2个像素单元行至第2M个像素单元行上的像素单元的薄膜晶体管开关。
4.根据权利要求1所述的显示面板的驱动方法，其特征在于，第一缓冲电压信号的极性与所述第一数据电压信号的极性相同，第二缓冲电压信号的极性与所述第二数据电压信号的极性相同。
5.一种显示面板，其特征在于，所述显示面板包括：
多个像素单元组，每个像素单元组包括M个像素单元行，所述M为不小于2的整数，多个像素单元组沿与所述像素单元行所对应的直线垂直的方向排列；
多条数据线；
多条扫描线；
数据驱动电路，与所述数据线连接；
扫描驱动电路，与所述扫描线连接；
其中，所述扫描驱动电路包括多个驱动子电路组合，每一个所述驱动子电路组合包括M+2个驱动子电路，多个驱动子电路组合中的多个驱动子电路相级联，每一个所述驱动子电路组合中的第1个驱动子电路至第M个驱动子电路通过M条扫描线与每个像素单元组中的M个像素单元行电性连接。
6.根据权利要求5所述的显示面板，其特征在于，所述数据驱动电路用于在一帧时间中的T1时间段内，向依次被打开的第1个像素单元行至第M个像素单元行上的像素单元加载第一数据电压信号，并用于在所述一帧时间中的T1时间段后的T2时间段内，向第M个像素单元行上的像素单元加载第一缓冲电压信号，并用于在所述一帧时间中的T2时间段后的T3时间段内，向第M+1个像素单元行上的像素单元加载第二缓冲电压信号，以及用于在所述一帧时间中的T3时间段后的T4时间段内，向依次被打开的第M+1个像素单元行至第2M个像素单元行上的像素单元加载第二数据电压信号；
其中，所述第一数据电压信号的极性和所述第二数据电压信号的极性相反。
7.根据权利要求6所述的显示面板，其特征在于，所述扫描驱动电路用于在T1时间段内，依次向第1个像素单元行至第M个像素单元行上的像素单元发送扫描信号，以依次打开第1个像素单元行至第M个像素单元行上的像素单元的薄膜晶体管开关，并用于在T2时间段内，向第M个像素单元行上的像素单元发送扫描信号，以保持第M个像素单元行上的像素单元的薄膜晶体管开关打开，并用于在T3时间段内，向第M+1个像素单元行上的像素单元发送扫描信号，以打开第M+1个像素单元行上的像素单元的薄膜晶体管开关，以及用于在T4时间段内，依次向第M+1个像素单元行至第2M个像素单元行上的像素单元发送扫描信号，以保持第M+1个像素单元行上的像素单元的薄膜晶体管开关打开，并依次打开第M+2个像素单元行至第2M个像素单元行上的像素单元的薄膜晶体管开关。
8.根据权利要求6所述的显示面板，其特征在于，T1＝M*t，T2＝t，T3＝t，T4＝M*t，其中，t为单位时间。
9.根据权利要求6所述的显示面板，其特征在于，第一缓冲电压信号的极性与所述第一数据电压信号的极性相同，第二缓冲电压信号的极性与所述第二数据电压信号的极性相同。
10.根据权利要求5所述的显示面板，其特征在于，一个所述驱动子电路组合中的第1个驱动子电路至第M个驱动子电路相级联，所述第M个驱动子电路与第M+1个驱动子电路相级联，所述第M+1个驱动子电路与第M+2个驱动子电路相级联，所述第M+2个驱动子电路与相邻的另一个所述驱动子电路组合中的第1个驱动子电路相级联。
CN202110948635.4A 2021-08-18 2021-08-18 显示面板的驱动方法及显示面板 Active CN113674672B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110948635.4A CN113674672B (zh) 2021-08-18 2021-08-18 显示面板的驱动方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110948635.4A CN113674672B (zh) 2021-08-18 2021-08-18 显示面板的驱动方法及显示面板

Publications (2)

Publication Number Publication Date
CN113674672A CN113674672A (zh) 2021-11-19
CN113674672B true CN113674672B (zh) 2023-06-27

Family

ID=78543554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110948635.4A Active CN113674672B (zh) 2021-08-18 2021-08-18 显示面板的驱动方法及显示面板

Country Status (1)

Country Link
CN (1) CN113674672B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103558720A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 阵列基板及其驱动方法、液晶显示器
CN106652948A (zh) * 2016-12-27 2017-05-10 深圳市华星光电技术有限公司 一种驱动电路及显示面板
CN108109587A (zh) * 2017-12-18 2018-06-01 惠科股份有限公司 显示面板的驱动方法及驱动装置
CN108333841A (zh) * 2018-02-13 2018-07-27 厦门天马微电子有限公司 显示面板、显示装置及其驱动方法
CN109658895A (zh) * 2019-02-19 2019-04-19 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其驱动方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270845B (en) * 2005-06-07 2007-01-11 Novatek Microelectronics Corp DSD LCD driving method and device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103558720A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 阵列基板及其驱动方法、液晶显示器
CN106652948A (zh) * 2016-12-27 2017-05-10 深圳市华星光电技术有限公司 一种驱动电路及显示面板
CN108109587A (zh) * 2017-12-18 2018-06-01 惠科股份有限公司 显示面板的驱动方法及驱动装置
CN108333841A (zh) * 2018-02-13 2018-07-27 厦门天马微电子有限公司 显示面板、显示装置及其驱动方法
CN109658895A (zh) * 2019-02-19 2019-04-19 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其驱动方法

Also Published As

Publication number Publication date
CN113674672A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
US7839374B2 (en) Liquid crystal display device and method of driving the same
KR101703875B1 (ko) 액정표시장치 및 그 구동방법
US5093655A (en) Liquid-crystal display apparatus
KR100602761B1 (ko) 액정 표시 장치 및 그 구동 방법
US7825886B2 (en) Liquid crystal display device driven with a small number of data lines
US8305369B2 (en) Display drive circuit, display device, and display driving method
US8462093B2 (en) Display device and driving method of display device
US20140340297A1 (en) Liquid crystal display device
US8456398B2 (en) Liquid crystal display module
CN110879500B (zh) 显示基板及其驱动方法、显示面板、显示装置
JP4248391B2 (ja) 液晶表示素子の駆動方法及びこれを用いた液晶表示装置
CN109166548B (zh) 一种宽窄视角切换的液晶显示器
EP2455932A1 (en) Display device and display device driving method
WO2015027630A1 (zh) 极性反转驱动方法和极性反转驱动电路
JP2004341134A (ja) 画像表示装置
CN105206245A (zh) 像素结构、驱动方法、阵列基板、驱动电路及显示装置
CN113593464A (zh) 显示面板驱动电路、驱动方法及显示面板
KR20030033050A (ko) 디스플레이 디바이스 및 이를 위한 구동 방법
KR101197770B1 (ko) 액정표시장치 및 그 구동 방법
CN113674672B (zh) 显示面板的驱动方法及显示面板
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR100965587B1 (ko) 액정표시장치 및 이의 구동방법
KR101308457B1 (ko) 액정표시장치
CN113781970B (zh) 驱动电路和驱动方法，以及显示装置
US20220076645A1 (en) Pixel driving circuit, pixel driving method, array substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant