CN113630567A - 读出电路 - Google Patents

读出电路 Download PDF

Info

Publication number
CN113630567A
CN113630567A CN202010657043.2A CN202010657043A CN113630567A CN 113630567 A CN113630567 A CN 113630567A CN 202010657043 A CN202010657043 A CN 202010657043A CN 113630567 A CN113630567 A CN 113630567A
Authority
CN
China
Prior art keywords
coupled
terminal
transistor
circuit
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010657043.2A
Other languages
English (en)
Inventor
郑国韦
陈季廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN113630567A publication Critical patent/CN113630567A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提出一种读出电路。所述读出电路耦接到像素电路，用于从所述像素电路读出信号。所述读出电路包括偏置电路。所述偏置电路包括共源共栅晶体管及偏置晶体管。所述共源共栅晶体管的第一端耦接到所述偏置电路的输出端及所述像素电路。所述共源共栅晶体管的第二端耦接到所述偏置晶体管的第一端。所述偏置晶体管的第二端耦接到负电压。本发明的读出电路能够有效地从像素电路的浮动扩散节点读出信号。

Description

读出电路
技术领域
本发明涉及一种电路，且具体来说涉及一种读出电路。
背景技术
一般来说，由于图像传感器的像素电路中的浮动扩散节点(floating diffusionnode)的有效电压范围受到读出电路的输出电压摆幅(output voltage swing，OVS)的限制，因此由像素电路的光电二极管提供的感测信号可能被截断，并且进一步导致图像失真。因此，关于如何使读出电路具有较宽的输出电压摆幅，下面提供几个实施例的解决方案。
发明内容
本发明涉及一种读出电路，并且能够有效地从像素电路的浮动扩散节点读出信号。
本发明的读出电路适于耦接到像素电路，用于从像素电路读出信号。读出电路包括偏置电路。偏置电路包括共源共栅晶体管及偏置晶体管。共源共栅晶体管的第一端耦接到偏置电路的输出端及像素电路。共源共栅晶体管的第二端耦接到偏置晶体管的第一端。偏置晶体管的第二端耦接到负电压。
基于上述内容，根据本发明的读出电路，读出电路耦接到负电压，以提供具有高动态范围效应(high dynamic range effect)的信号读出功能。
为了使前述内容更容易理解，带有图式的若干实施例详细阐述如下。
附图说明
包括附图以提供对本发明的进一步理解，且所述附图包含在本说明书中且构成本说明书的一部分。图式示出本发明的示例性实施例且与本说明一起用于阐释本发明的原理。
图1是示出根据本发明实施例的读出电路及像素电路的示意图。
图2是示出根据本发明另一实施例的读出电路及像素电路的示意图。
图3是示出根据本发明又一实施例的读出电路及像素电路的示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
应理解，在不背离本发明的范围的条件下可利用其他实施例且可作出结构改变。另外，应理解，本文中所使用的措词及术语是出于说明的目的而不应被视为进行限制。在本文中使用“包括(including)”、“包含(comprising)”或“具有(having)”及其变型意在囊括在其后所列出的项及其等效形式以及附加项。除非另有限制，否则用语“连接”、“耦接”及“设置”及其变型在本文中广义使用，且囊括直接连接、直接耦接及直接设置以及非直接连接、非直接耦接及非直接设置。
图1是示出根据本发明实施例的读出电路及像素电路的示意图。参照图1，读出电路100包括偏置电路110。读出电路100可集成到集成芯片(integrated chip，IC)、例如指纹传感器集成芯片中。偏置电路110包括共源共栅晶体管MCAS及偏置晶体管Mbias。共源共栅晶体管MCAS的第一端耦接到偏置电路110的输出端Sout及像素电路200，且共源共栅晶体管MCAS的第二端耦接到偏置晶体管Mbias的第一端。偏置晶体管Mbias的第二端耦接到负电压VMINUS。在本发明的实施例中，共源共栅晶体管MCAS的控制端接收控制信号Ccas，且共源共栅晶体管Mbias的控制端接收控制信号Cbias。偏置晶体管Mbias用以为像素电路提供偏置电流，并且共源共栅晶体管MCAS用以钳制偏置晶体管Mbias的漏极电压，使得偏置电流不受输出端Sout的电压变化的影响。因此，控制信号Ccas及控制信号Cbias可分别为固定电压，并且共源共栅晶体管MCAS具有与偏置晶体管Mbias相同的晶体管特性。在本发明的实施例中，由于偏置晶体管Mbias的第二端耦接到负电压VMINUS，因此像素电路200能够通过输出端Sout提供较宽的输出电压摆幅(OVS)。
在本发明的实施例中，像素电路200可用以感测指纹图像。换句话说，在本发明的其他实施例中，读出电路100可应用于指纹传感器。指纹传感器可包括像素阵列，并且像素阵列包括多个像素电路，例如图1中的像素电路200。像素阵列的每一列可分别包括一条单线(例如，信号线SL)及多行像素电路。因此，指纹传感器的每一条单线耦接到一个读出电路，例如图1中的读出电路100，并且一个读出电路用以在多行像素电路中的每一者的选择晶体管被分时(time-sharing)导通之后分时读出所述多行像素电路的信号。
在本发明的实施例中，像素电路200是有源像素传感器，但本发明不限于此。像素电路200可包括复位晶体管MRST、光电二极管PD、源极跟随器晶体管MSF及选择晶体管MSEL。复位晶体管MRST、源极跟随器晶体管MSF及选择晶体管MSEL可分别为金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)。复位晶体管MRST的第一端耦接到电源电压VDD，且复位晶体管MRST的第二端耦接到浮动扩散节点FN。光电二极管PD的第一端耦接到浮动扩散节点FN，并且光电二极管PD的第二端耦接到偏置电压Vbias。源极跟随器晶体管MSF的第一端耦接到电源电压VDD，并且源极跟随器晶体管MSF的控制端耦接到浮动扩散节点FN。选择晶体管MSEL的第一端耦接到源极跟随器晶体管MSF的第二端，且选择晶体管MSEL的第二端通过信号线SL耦接到共源共栅晶体管MCAS的第一端及输出端Sout。
在本发明的实施例中，在采样周期期间，复位晶体管MRST关断，并且选择晶体管MSEL的控制端接收选择信号SEL以被导通。光电二极管PD在曝光期间产生光电流(暗电流)，因此导致光电二极管PD的电压下降。因此，浮动扩散节点FN的电压可基于光电二极管PD的电压相应地改变，并且选择晶体管MSEL通过信号线SL向读出电路100输出与浮动扩散节点FN的电压对应的采样电压，使得输出端Sout向读出电路100中的相关模拟前端电路输出采样电压。此外，在复位周期期间，复位晶体管MRST的控制端接收复位信号SRST以被导通，并且选择晶体管MSEL的控制端接收选择信号SEL以便也被导通。光电二极管PD由电源电压VDD复位，因此光电二极管PD的电压同时复位。因此，选择晶体管MSEL通过信号线SL向读出电路100输出与浮动扩散节点FN的电压对应的背景电压(background voltage)，使得输出端Sout向读出电路100中的模拟前端输出背景电压。
在本发明的实施例中，输出端Sout的输出电压摆幅满足以下方程式(1)，其中符号2*VOV表示偏置晶体管Mbias及共源共栅晶体管MCAS的两个过驱动电压，且符号VGS表示源极跟随器晶体管MSF的栅极-源极电压。此外，浮动扩散节点FN的有效电压范围FNeffective满足以下方程式(2)。从方程式(1)及方程式(2)可知，如果负电压VMINUS变低，那么浮动扩散节点FN的有效电压范围变大。因此，可通过导出方程式(1)及方程式(2)来导出以下方程式(3)。因此，在本发明的实施例中，负电压VMINUS满足以下方程式(3)，使得输出端Sout可相应地提供较宽的输出电压摆幅。此外，在考虑了共源共栅晶体管MCAS及偏置晶体管Mbias的可靠性之后，负电压VMINUS可进一步被设计成满足以下方程式(4)。
VMINUS+2×VOV≤Sout≤VDD-VGS.........(1)
VMINUS+2×VOV+VGS≤FNeffective≤VDD.........(2)
VMINUS≤Vbias-2×VOy-VGS.........(3)
VMINUS＞-2×VOy.........(4)
图2是示出根据本发明的另一实施例的读出电路及像素电路的示意图。参照图2，读出电路300包括偏置电路310及相关双采样电路330。偏置电路310包括共源共栅晶体管MCAS及偏置晶体管Mbias。共源共栅晶体管MCAS的第一端耦接到偏置电路310及像素电路400的输出端Sout，且共源共栅晶体管MCAS的第二端耦接到偏置晶体管Mbias的第一端。偏置晶体管Mbias的第二端耦接到负电压VMINUS。在本发明的实施例中，共源共栅晶体管MCAS的控制端接收控制信号Ccas，且共源共栅晶体管Mbias的控制端接收控制信号Cbias。像素电路400可包括复位晶体管MRST、光电二极管PD、源极跟随器晶体管MSF及选择晶体管MSEL。复位晶体管MRST的第一端耦接到电源电压VDD，且复位晶体管MRST的第二端耦接到浮动扩散节点FN。光电二极管PD的第一端耦接到浮动扩散节点FN，并且光电二极管PD的第二端耦接到偏置电压Vbias。源极跟随器晶体管MSF的第一端耦接到电源电压VDD，并且源极跟随器晶体管MSF的控制端耦接到浮动扩散节点FN。选择晶体管MSEL的第一端耦接到源极跟随器晶体管MSF的第二端，且选择晶体管MSEL的第二端通过信号线SL耦接到共源共栅晶体管MCAS的第一端及输出端Sout。然而，可从图1的实施例的相关描述中获知实施例的偏置电路310及像素电路400的足够的教示内容、实现细节及技术特征，且因此对其不再予以赘述。
在本发明的实施例中，相关双采样电路330包括第一开关电路TGSHS、第一电容器CSHS、第二开关电路TGSHR及第二电容器CSHR。第一开关电路TGSHS的第一端耦接到偏置电路310的输出端Sout。第一电容器CSHS的第一端耦接到第一开关电路TGSHS的第二端，并且第一电容器CSHS的第二端耦接到地电压AGND。第二开关电路TGSHR的第一端耦接到偏置电路310的输出端Sout。第二电容器CSHR的第一端耦接到第二开关电路TGSHR的第二端，且第二电容器CSHR的第二端耦接到地电压AGND。在本发明的实施例中，第一电容器CSHS用以从输出端Sout接收采样及保持信号(sample-and-hold signal，SHS)以存储采样电压，且第二电容器CSHR用以从输出端Sout接收采样及保持复位信号(sample-and-hold reset signal，SHR)以存储背景电压。
在本发明的实施例中，第一开关电路TGSHS及第二开关电路TGSHR分别为传输门电路，但本发明不限于此。第一开关电路TGSHS包括第一晶体管TG1及第二晶体管TG2。第一晶体管TG1是p型晶体管，且第二晶体管TG2是n型晶体管。第一晶体管TG1的第一端耦接到输出端Sout，且第一晶体管TG1的第二端耦接到第一电容器CSHS。第二晶体管TG2的第一端耦接到输出端Sout及第一晶体管TG1的第一端，且第二晶体管TG2的第二端耦接到第一电容器CSHS及第一晶体管TG1的第二端。第二晶体管TG2的控制端接收开关信号SHS，且第一晶体管TG1的控制端接收反相开关信号
Figure BDA0002577135680000051
第二开关电路TGSHR包括第三晶体管TG3及第四晶体管TG4。第三晶体管TG3是p型晶体管，且第四晶体管TG4是n型晶体管。第三晶体管TG3的第一端耦接到输出端Sout，且第三晶体管TG3的第二端耦接到第二电容器CSHR。第四晶体管TG4的第一端耦接到输出端Sout及第三晶体管TG3的第一端，且第四晶体管TG4的第二端耦接到第二电容器CSHR及第三晶体管TG3的第二端。第四晶体管TG4的控制端接收开关信号SHR，且第三晶体管TG3的控制端接收反相开关信号
Figure BDA0002577135680000052
在本发明的实施例中，在采样周期期间，第一开关电路TGSHS被导通且第二开关电路TGSHR被关断，使得第一电容器CSHS存储采样电压。然后，在复位周期期间，第一开关电路TGSHS被关断且第二开关电路TGSHR被导通，使得第二电容器CSHR存储背景电压。因此，另一个后端图像处理电路可通过读取第一电容器CSHS及第二电容器CSHR来执行相关的图像处理。然而，应考虑第一开关电路TGSHS及第二开关电路TGSHR的可靠性。在本发明的实施例中，第一晶体管到第四晶体管TG1到TG4分别为MOSFET。具体来说，在本发明的实施例中，由于避免了第二晶体管TG2及第四晶体管TG4的基极-栅极(base-gate)电压过应力(overstress)并发生漏极-基极电压泄漏，除了上述方程式(3)及(4)之外，输出端Sout的电压应高于或等于地电压AGND。因此，在本发明的其他实施例中，负电压VMINUS可例如被设计成等于或大约为-0.6伏特(V)，使得输出端Sout可相应地提供较宽的输出电压摆幅。
图3是示出根据本发明的又一实施例的读出电路及像素电路的示意图。参照图3，读出电路500包括偏置电路510、开关电容放大器电路520及相关双采样电路530。开关电容放大器电路520耦接在偏置电路510与相关双采样电路530之间。偏置电路510包括共源共栅晶体管MCAS及偏置晶体管Mbias。共源共栅晶体管MCAS的第一端耦接到偏置电路510的输出端Sout及像素电路600，且共源共栅晶体管MCAS的第二端耦接到偏置晶体管Mbias的第一端。偏置晶体管Mbias的第二端耦接到负电压VMINUS。在本发明的实施例中，共源共栅晶体管MCAS的控制端接收控制信号Ccas，且共源共栅晶体管Mbias的控制端接收控制信号Cbias。像素电路600可包括复位晶体管MRST、光电二极管PD、源极跟随器晶体管MSF及选择晶体管MSEL。复位晶体管MRST的第一端耦接到电源电压VDD，且复位晶体管MRST的第二端耦接到浮动扩散节点FN。光电二极管PD的第一端耦接到浮动扩散节点FN，且光电二极管PD的第二端耦接到偏置电压Vbias。源极跟随器晶体管MSF的第一端耦接到电源电压VDD，且源极跟随器晶体管MSF的控制端耦接到浮动扩散节点FN。选择晶体管MSEL的第一端耦接到源极跟随器晶体管MSF的第二端，且选择晶体管MSEL的第二端通过信号线SL耦接到共源共栅晶体管MCAS的第一端及输出端Sout。然而，可从图1的实施例的相关描述中获知实施例的偏置电路510及像素电路600的足够的教示内容、实现细节及技术特征，且因此对其不再予以赘述。
在本发明的实施例中，开关电容放大器电路520包括串联电容器CS、运算放大器AP、补偿电容器CF及第三开关电路TGrst。串联电容器CS的第一端耦接到偏置电路510的输出端。运算放大器AP的反相输入端(-)耦接到串联电容器CS的第二端，运算放大器AP的非反相输入端(+)耦接到参考电压Vref，且运算放大器AP的输出端耦接到相关双采样电路530。补偿电容器CF的第一端耦接到运算放大器AP的反相输入端，且补偿电容器CF的第二端耦接到运算放大器AP的输出端。第三开关电路TGrst的第一端耦接到运算放大器AP的反相输入端，且第三开关电路TGrst的第二端耦接到运算放大器AP的输出端。运算放大器AP在操作电压AVDD及地电压AGND下操作。
在本发明的实施例中，第三开关电路TGrst包括第五晶体管TG5及第六晶体管TG6。第五晶体管TG5是p型晶体管，且第六晶体管TG6是n型晶体管。第五晶体管TG5的第一端耦接到运算放大器AP的反相输入端，且第五晶体管TG5的第二端耦接到运算放大器AP的输出端。第六晶体管TG6的第一端耦接到运算放大器AP的反相输入端及第五晶体管TG5的第一端，且第六晶体管TG6的第二端耦接到运算放大器AP的输出端及第五晶体管TG5的第二端。第六晶体管TG6的控制端接收开关信号RST_OP，且第五晶体管TG5的控制端接收反相开关信号RST_OP。
在本发明的实施例中，相关双采样电路530包括第一开关电路TGSHS、第一电容器CSHS、第二开关电路TGSHR及第二电容器CSHR。第一开关电路TGSHS的第一端耦接到偏置电路510的输出端Sout。第一电容器CSHS的第一端耦接到第一开关电路TGSHS的第二端，并且第一电容器CSHS的第二端耦接到地电压AGND。第二开关电路TGSHR的第一端耦接到偏置电路510的输出端Sout。第二电容器CSHR的第一端耦接到第二开关电路TGSHR的第二端，且第二电容器CSHR的第二端耦接到地电压AGND。在本发明的实施例中，第一电容器CSHS用以从输出端Sout接收采样及保持信号(SHS)以存储采样电压，且第二电容器CSHR用以从输出端Sout接收采样及保持复位信号(SHR)以存储背景电压。
在本发明的实施例中，第一开关电路TGSHS及第二开关电路TGSHR分别为传输门电路，但本发明不限于此。第一开关电路TGSHS包括第一晶体管TG1及第二晶体管TG2。第一晶体管TG1是p型晶体管，且第二晶体管TG2是n型晶体管。第一晶体管TG1的第一端耦接到输出端Sout，且第一晶体管TG1的第二端耦接到第一电容器CSHS。第二晶体管TG2的第一端耦接到输出端Sout及第一晶体管TG1的第一端，且第二晶体管TG2的第二端耦接到第一电容器CSHS及第一晶体管TG1的第二端。第二晶体管TG2的控制端接收开关信号SHS，且第一晶体管TG1的控制端接收反相开关信号
Figure BDA0002577135680000071
第二开关电路TGSHR包括第三晶体管TG3及第四晶体管TG4。第三晶体管TG3是p型晶体管，且第四晶体管TG4是n型晶体管。第三晶体管TG3的第一端耦接到输出端Sout，且第三晶体管TG3的第二端耦接到第二电容器CSHR。第四晶体管TG4的第一端耦接到输出端Sout及第三晶体管TG3的第一端，且第四晶体管TG4的第二端耦接到第二电容器CSHR及第三晶体管TG3的第二端。第四晶体管TG4的控制端接收开关信号SHR，且第三晶体管TG3的控制端接收反相开关信号
Figure BDA0002577135680000072
然而，可从图2的实施例的相关描述中获知实施例的相关双采样电路530的足够的教示内容、实现细节及技术特征，且因此对其不再予以赘述。
在本发明的实施例中，在采样周期期间，开关信号RST_OP可为操作电压AVDD，并且反相开关信号
Figure BDA0002577135680000081
可为地电压AGND。因此，运算放大器AP在单位增益状态(unity-gainstate)下操作，以便将采样电压存储在串联电容器CS中。然后，开关信号RST_OP可为地电压AGND，并且反相开关信号
Figure BDA0002577135680000082
可为操作电压AVDD。因此，运算放大器AP在电容反馈状态(capacitive feedback state)下操作，以便将存储在串联电容器CS中的采样电压提供到第一电容器CSHS。此外，在复位周期期间，开关信号RST_OP可为操作电压AVDD，并且反相开关信号
Figure BDA0002577135680000083
可为地电压AGND。因此，运算放大器AP在单位增益状态下操作，以便将背景电压存储在串联电容器CS中。然后，开关信号RST_OP可为地电压AGND，并且反相开关信号
Figure BDA0002577135680000084
可为操作电压AVDD。因此，运算放大器AP在电容反馈状态下操作，以便将存储在串联电容器CS中的背景电压提供到第一电容器CSHR。然而，由于输出端Sout串联耦接到串联电容器CS，并且运算放大器AP反馈参考电压Vref，因此不需要进一步考虑第二晶体管TG2、第四晶体管TG4及第六晶体管TG6的可靠性问题。因此，在本发明的实施例中，负电压VMINUS满足上述方程式(3)及(4)，使得输出端Sout可相应地提供较宽的输出电压摆幅。
综上所述，通过特别设计耦接到偏置电路的负电压，本发明的读出电路能够提供较宽的输出电压摆幅。因此，本发明的读出电路可提供具有高动态范围效应的有效信号读出功能。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种用于从像素电路读出信号的读出电路，其特征在于，包括：
偏置电路，包括共源共栅晶体管及偏置晶体管，
其中所述共源共栅晶体管的第一端耦接到所述偏置电路的输出端及所述像素电路，所述共源共栅晶体管的第二端耦接到所述偏置晶体管的第一端，并且所述偏置晶体管的第二端耦接到负电压。
2.根据权利要求1所述的读出电路，其特征在于，所述像素电路是有源像素传感器。
3.根据权利要求1所述的读出电路，其特征在于，所述像素电路包括：
复位晶体管，其中所述复位晶体管的第一端耦接到电源电压，并且所述复位晶体管的第二端耦接到浮动扩散节点；
光电二极管，其中所述光电二极管的第一端耦接到所述浮动扩散节点，并且所述光电二极管的第二端耦接到偏置电压；
源极跟随器晶体管，其中所述源极跟随器晶体管的第一端耦接到所述电源电压，并且所述源极跟随器晶体管的控制端耦接到所述浮动扩散节点；以及
选择晶体管，其中所述选择晶体管的第一端耦接到所述源极跟随器晶体管的第二端，且所述选择晶体管的第二端耦接到所述共源共栅晶体管的所述第一端。
4.根据权利要求3所述的读出电路，其特征在于，所述负电压满足第一方程式：VMINUS≤Vbias-2×VOV-VGS，其中符号VMINUS表示所述负电压，符号Vbias表示由所述偏置晶体管的控制端接收的偏置电压，符号2*VOV表示所述偏置晶体管及所述共源共栅晶体管的两个过驱动电压，且符号VGS表示所述源极跟随器晶体管的栅极-源极电压。
5.根据权利要求4所述的读出电路，其特征在于，所述负电压还满足第二方程式：VMINUS≥-VGS。
6.根据权利要求3所述的读出电路，其特征在于，还包括：
相关双采样电路，耦接到所述偏置电路的所述输出端。
7.根据权利要求6所述的读出电路，其特征在于，所述相关双采样电路包括：
第一开关电路，其中所述第一开关电路的第一端耦接到所述偏置电路的所述输出端；
第一电容器，其中所述第一电容器的第一端耦接到所述第一开关电路的第二端，并且所述第一电容器的第二端耦接到地电压；
第二开关电路，其中所述第二开关电路的第一端耦接到所述偏置电路的所述输出端；以及
第二电容器，其中所述第二电容器的第一端耦接到所述第二开关电路的第二端，并且所述第二电容器的第二端耦接到所述地电压。
8.根据权利要求7所述的读出电路，其特征在于，所述负电压等于-0.6V。
9.根据权利要求6所述的读出电路，其特征在于，还包括：
开关电容放大器电路，耦接在所述偏置电路的所述输出端与所述相关双采样电路之间。
10.根据权利要求9所述的读出电路，其特征在于，所述开关电容放大器电路包括：
串联电容器，其中所述串联电容器的第一端耦接到所述偏置电路的所述输出端；
运算放大器，其中所述运算放大器的反相输入端耦接到所述串联电容器的第二端，所述运算放大器的非反相输入端耦接到参考电压，且所述运算放大器的输出端耦接到所述相关双采样电路；
补偿电容器，其中所述补偿电容器的第一端耦接到所述运算放大器的所述反相输入端，且所述补偿电容器的第二端耦接到所述运算放大器的所述输出端；以及
第三开关电路，其中所述第三开关电路的第一端耦接到所述运算放大器的所述反相输入端，且所述第三开关电路的第二端耦接到所述运算放大器的所述输出端。
CN202010657043.2A 2020-05-07 2020-07-09 读出电路 Pending CN113630567A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/869,584 2020-05-07
US16/869,584 US11178351B1 (en) 2020-05-07 2020-05-07 Readout circuit for pixel

Publications (1)

Publication Number Publication Date
CN113630567A true CN113630567A (zh) 2021-11-09

Family

ID=78377748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010657043.2A Pending CN113630567A (zh) 2020-05-07 2020-07-09 读出电路

Country Status (2)

Country Link
US (1) US11178351B1 (zh)
CN (1) CN113630567A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011807A1 (en) * 2004-07-16 2006-01-19 Chiajen Lee Simple/cascode configurable current source for image sensor
US20090101798A1 (en) * 2007-05-25 2009-04-23 Orly Yadid-Pecht Circuit Providing Low-Noise Readout
US20140043510A1 (en) * 2011-04-28 2014-02-13 Panasonic Corporation Solid-state imaging device and camera system using solid-state imaging device
CN108377348A (zh) * 2017-01-31 2018-08-07 豪威科技股份有限公司 像素电路及图像感测系统
CN110839133A (zh) * 2018-08-16 2020-02-25 三星电子株式会社 图像传感器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130423A (en) * 1998-07-10 2000-10-10 Pixel Cam, Inc. Method and apparatus for a CMOS image sensor with a distributed amplifier
US10290673B1 (en) * 2017-12-22 2019-05-14 Omnivision Technologies, Inc. Bitline settling improvement and FPN reduction by floating bitline during charge transfer
US10972695B2 (en) * 2019-06-04 2021-04-06 Semiconductor Components Industries, Llc Image sensors with reduced signal sampling kickback

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011807A1 (en) * 2004-07-16 2006-01-19 Chiajen Lee Simple/cascode configurable current source for image sensor
US20090101798A1 (en) * 2007-05-25 2009-04-23 Orly Yadid-Pecht Circuit Providing Low-Noise Readout
US20140043510A1 (en) * 2011-04-28 2014-02-13 Panasonic Corporation Solid-state imaging device and camera system using solid-state imaging device
CN108377348A (zh) * 2017-01-31 2018-08-07 豪威科技股份有限公司 像素电路及图像感测系统
CN110839133A (zh) * 2018-08-16 2020-02-25 三星电子株式会社 图像传感器

Also Published As

Publication number Publication date
US11178351B1 (en) 2021-11-16
US20210352237A1 (en) 2021-11-11

Similar Documents

Publication Publication Date Title
US8199235B2 (en) Image sensing device and imaging system
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US8368790B2 (en) Image sensing apparatus and imaging system
US7903150B2 (en) Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like
US9001249B2 (en) Solid-state image sensor and camera
US8841595B2 (en) Image sensor with sample and hold circuitry for addressing time variant noise
JP6321182B2 (ja) 一定の電圧でバイアスされたフォトダイオードを有する画素回路及び関連する撮像方法
US7723661B2 (en) Solid-state imaging device with column amplifier
JP6083611B2 (ja) 固体撮像装置及び撮像装置
US8081243B2 (en) Correlated double sampling circuit and CMOS image sensor unit
JP2001230974A (ja) 固体撮像装置及び撮像システム
JP2010528568A (ja) スイッチレスのアクティブ画素を有する電流／電圧モード画像センサ
US20190379852A1 (en) Imaging device and camera
US20090295966A1 (en) Solid-state imaging device and camera
JP2013051527A (ja) 固体撮像装置及び撮像装置
US20040195491A1 (en) Signal processing circuit, image sensor IC, and signal processing method
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
US6833869B1 (en) Solid-state imaging device with voltage followers formed by selected row transistors and column transistors
CN113630567A (zh) 读出电路
US10574923B2 (en) Image capturing device and driving method thereof
JP2002152595A (ja) 固体撮像装置
JPH0965215A (ja) 固体撮像装置
US20230232134A1 (en) Image sensor amplifiers with reduced inter-circulation currents
US20240087517A1 (en) Electronic device
JP2006311335A (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination