CN113628984A - 一种3dic芯片及3dic芯片的制备方法 - Google Patents

一种3dic芯片及3dic芯片的制备方法 Download PDF

Info

Publication number
CN113628984A
CN113628984A CN202110990169.6A CN202110990169A CN113628984A CN 113628984 A CN113628984 A CN 113628984A CN 202110990169 A CN202110990169 A CN 202110990169A CN 113628984 A CN113628984 A CN 113628984A
Authority
CN
China
Prior art keywords
bump
chip
window
wafer
3dic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110990169.6A
Other languages
English (en)
Inventor
王慧梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN202110990169.6A priority Critical patent/CN113628984A/zh
Publication of CN113628984A publication Critical patent/CN113628984A/zh
Priority to PCT/CN2022/113702 priority patent/WO2023025064A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种3DIC芯片及3DIC芯片的制备方法，3DIC芯片包括芯片本体，所述芯片本体的第一表面开设有窗口；第一凸块，设置于所述窗口内；第二凸块，设置于所述芯片本体的所述第一表面上，且与所述窗口位置错开；其中，所述第一凸块用于传输信号，所述第二凸块用于分散所述第一凸块的应力，所述第一凸块与所述第二凸块之间的高度差小于等于阈值。本发明解决了现有3DIC芯片中凸块引起的应力集中且不均匀的技术问题，并且将第一凸块与第二凸块的高度差保证在预定范围内，保证了虚拟凸块和真实凸块的共面度，避免了倒装上芯时的虚焊风险。

Description

一种3DIC芯片及3DIC芯片的制备方法
技术领域
本发明属于3DIC芯片封装领域，具体涉及一种3DIC芯片及3DIC芯片的制备方法。
背景技术
键合技术是三维集成技术的重要基础。键合技术主要有介质键合、混合键合(Hybrid Bonding)、金属键合等，其中混合键合可以在实现晶圆键合的同时，完成晶圆间的电学连接，减少键合后的电学连接工艺，键合效率高。现行的3DIC混合键合技术是近年来在CMOS图像传感器基础上发展起来的一种晶圆级别的电连接技术，具体过程为：1)选择容量、位宽、接口速率合适的晶圆；2)不同晶圆使用各自的工艺流片；3)对每个晶圆的顶层金属进行平坦化处理后，生长Cu键合柱子；4)翻转晶圆，进行面对面键合，通过Cu-Cu直接键合将两个晶圆连接起来；5)将其中逻辑晶圆减薄至约3um厚度，并从逻辑晶圆背面利用TSV开口完成焊盘PAD的制作。
在3D集成参数上，更小间距的混合键合技术实现了更高的集成密度，有利于实现更宽的输入输出IO接口或带宽，更低寄生参数(电容)实现了更低的访存功耗。大量的输入输出接口(I/O Interface)连接已经在晶圆(Wafer)级解决，只有少数的时钟信号、数据信号需要从晶圆上生长凸块引出。因为芯片内部结构的原因，凸块分布不均匀，如图1所示。在大尺寸的芯片中，凸块数量少、凸块分布不均匀会带来如下的一些封装良率和产品性能的问题：
1、芯片和基板之间的凸块数量少，应力分布集中，有碰撞裂纹(bump crack)的风险；
2、凸块分布不均匀，芯片封装过程中底部填充胶流动不均匀，造成应力分布不均匀。
发明内容
为了解决现有3DIC芯片中凸块引起的应力集中且不均匀的技术问题，本发明提供一种3DIC芯片及3DIC芯片的制备方法。通过增加虚拟凸块，解决应力集中、不均匀的问题。
为解决上述技术问题，本发明采用了如下的技术解决方案：
本发明提供了一种3DIC芯片，其特殊之处在于，包括：
芯片本体，所述芯片本体的第一表面开设有窗口；
第一凸块，设置于所述窗口内；
第二凸块，设置于所述芯片本体的所述第一表面上，且与所述窗口位置错开；
其中，所述第一凸块用于传输信号，所述第二凸块用于分散所述第一凸块的应力，所述第一凸块与所述第二凸块之间的高度差小于等于阈值。
为了保证第一凸块的传输能力，进一步还包括：
顶层金属层，设置于所述窗口底部；
芯片焊盘，设置于所述顶层金属层上，所述第一凸块设置于所述芯片焊盘上。
为了防止芯片氧化、减少第一凸块与第二凸块之间的高度差，减少虚焊风险，进一步还包括：
钝化层，设置于所述第一表面、所述窗口的侧壁并覆盖未设置芯片焊盘的顶层金属层；
所述第二凸块设置于所述第一表面对应的所述钝化层上。
为了减少钝化层的表面应力，进一步还包括：
过渡层，所述过渡层覆盖所述钝化层，且填充所述窗口。
为了更好的固定凸块，进一步的：
所述钝化层对应所述第二凸块的位置设置有第一金属层，所述第二凸块设置于所述第一金属层上；
所述芯片焊盘对应所述第一凸块的位置设置有第二金属层，所述第一凸块设置于所述第二金属层上。
为了保证应力的均匀度，进一步的：所述第一凸块的密度与应力分布呈正相关。
为了更好的提升应力均匀度，进一步的：应力值在第一应力范围内的位置处，所述第一凸块的密度大；应力值在第二应力范围内的位置处，所述第一凸块的密度小；所述第一应力范围大于所述第二应力范围。
进一步的，所述芯片本体包括：
第一晶圆以及第二晶圆，所述第一晶圆与所述第二晶圆采用3DIC技术进行面对面封装；
所述第一表面定义为所述第一晶圆远离所述第二晶圆的表面，所述第一表面为所述第一晶圆的衬底。
本发明还提供了一种3DIC芯片的制备方法，其特征在于，包括：
提供芯片本体；
在所述芯片本体的第一表面开设窗口；
在所述窗口内设置第一凸块，以及在所述芯片本体的第一表面设置第二凸块，所述第二凸块与所述窗口位置错开；其中，所述第一凸块用于传输信号，所述第二凸块用于分散所述第一凸块的应力，所述第一凸块与所述第二凸块之间的高度差小于等于阈值。
为了提升应力均匀度，进一步的在所述窗口内设置第一凸块，以及在所述芯片本体的第一表面设置第二凸块的步骤，包括：
在所述第一表面下设置顶层金属层，窗口开至顶层金属层；
在所述第一表面、所述窗口的侧壁以及未设置芯片焊盘的顶层金属层设置钝化层；
在芯片焊盘上设置第一凸块；
在钝化层上设置第二凸块。
本发明所具有的有益效果：
1、本发明提出在3D IC芯片，设置第二凸块(即虚拟凸块)，第二凸块能够分散第一凸块的应力，解决了现有3DIC芯片中凸块引起的应力集中且不均匀的技术问题。
2、本发明提出在3D IC芯片，将第一凸块与第二凸块的高度差保证在预定范围内，保证了虚拟凸块和真实凸块的共面度，避免了倒装上芯时的虚焊风险。
附图说明
图1为芯片的局部示意图；
图2为本发明的一种芯片的结构示意图；
图3为本发明另一种芯片的结构示意图；
图4为本发明在3DIC芯片钝化层表面直接长凸块的工艺流程图。
其中的附图标记为：1-第一晶圆，2-第二晶圆，3-顶层金属层，4-芯片焊盘，5-钝化层，6-聚合物层，7-真实凸块，8-虚拟凸块，9-第二金属层，10-第一金属层，11-Cu柱。
具体实施方式
为使本发明的技术方案更加清楚，下面将结合实施例和附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
解决由于凸块不均匀、凸块数量少产生的应力集中问题，本发明所采用的方案是：在没有第一凸块(即真实凸块)的区域增加第二凸块(即虚拟凸块)，且保证真实凸块和虚拟凸块之间的高度差符合芯片倒装时的公差要求，一般为±12um，原则保证是芯片倒装后不引起虚焊。所说的真实凸块用于传输信号，所说的虚拟凸块用于分散所述真实凸块的应力。
实施例1：
本发明提供了一种3DIC芯片，包括：芯片本体，所述芯片本体的第一表面开设有窗口；虚拟凸块，设置于所述芯片本体的所述第一表面上，且与所述窗口位置错开；顶层金属层设置于所述第一表面下；芯片焊盘，设置于所述顶层金属层上，真实凸块设置于所述芯片焊盘上。将真实凸块设置在芯片焊盘上，可以保证真实凸块的信号传输能力，虚拟凸块设置在第一表面上为了分配应力，但不传输信号。
实施例2：
为了缩小真实凸块与虚拟凸块之间的高度差，防止芯片金属层氧化，设置钝化层。在实施例1的基础上还包括钝化层。所述钝化层设置于所述第一表面、所述窗口的侧壁并覆盖未设置芯片焊盘的顶层金属层；虚拟凸块设置于所述第一表面对应的所述钝化层上。钝化层将裸露的顶层金属层及第一表面全部覆盖，防止金属层氧化。将虚拟凸块设置于钝化层上，真实凸块设置芯片焊盘上，虚拟凸块与真实凸块同时生长，虚拟凸块与真实凸块之间的高度差仅为芯片焊盘上表面与钝化层上表面之间的距离。
实施例3：
为了减小钝化层的应力，在钝化层上覆盖过渡层，且填充所述窗口。过渡层一般为聚合物。虚拟凸块可以如实施例2所说设置在钝化层上，且生长时穿过过渡层。真实凸块设置在芯片焊盘上，也穿过过渡层。虚拟凸块也可以直接设置在过渡层上。但虚拟凸块直接设置在过渡层虽然也能解决应力集中的问题，但一定要控制好焊接精度，若虚拟凸块与真实凸块之间的高度差超出芯片倒装时的公差要求，有可能引起虚焊的问题。
具体结构如图2所示，一种3DIC芯片，包括芯片本体、顶层金属层、金属层、钝化层以及聚合物层(即过渡层)，芯片本体包括第一晶圆1以及第二晶圆2，所述第一晶圆1与所述第二晶圆2采用3DIC技术通过Cu柱11进行面对面封装；第一表面定义为所述第一晶圆远离所述第二晶圆的表面，所述第一表面为所述第一晶圆的衬底。生长虚拟凸块和真实凸块的具体方法为：首先，在芯片本体的第一表面下设置顶层金属层3，从第一表面开窗至顶层金属层3，顶层金属层3上设置芯片焊盘4，芯片焊盘4位于窗口内；其次，在所述第一表面、所述窗口的侧壁以及未设置芯片焊盘的顶层金属层设置钝化层5；然后，在钝化层上覆盖过渡层(即为图中的聚合物层6)；最后，将虚拟凸块8设置在聚合物层上。真实凸块7设置在芯片焊盘上，且自由端穿过过渡层。为了提高凸块的稳定性，虚拟凸块与过渡层之间设置有第二金属层9(UBM)。真实凸块与芯片焊盘之间设置有第一金属层10(UBM)。第一、第二金属层的材料可以是Ti和Cu。
一般聚合物层的厚度是5um，钝化层的厚度设置为5um，芯片本身芯片焊盘内嵌入2um。
虚拟凸块直接生长在聚合物层上，那么虚拟凸块与真实凸块的高度差即为：聚合物层的厚度+钝化层的厚度+工艺误差及即：5um+2um+工艺误差≤12um。所以一定要控制好焊接精度，控制好工艺误差，虚拟凸块和真实凸块的共面度不能超过后端封装厂倒装上芯所能接受的公差12um。
如图3所述，一种3DIC芯片，包括芯片本体、顶层金属层3、金属层、钝化层和过渡层，芯片本体包括第一晶圆1以及第二晶圆2，所述第一晶圆1与所述第二晶圆2采用3DIC技术通过Cu柱11进行面对面封装；第一表面定义为所述第一晶圆远离所述第二晶圆的表面，所述第一表面为所述第一晶圆的衬底。生长虚拟凸块和真实凸块的具体方法为：首先，在芯片本体的第一表面下设置顶层金属层3，从第一表面开窗至顶层金属层3，顶层金属层3上设置芯片焊盘4，芯片焊盘4位于窗口内；其次，在所述第一表面、所述窗口的侧壁以及未设置芯片焊盘4的顶层金属层3设置钝化层5；然后，在钝化层5上覆盖过渡层(即为图中的聚合物层6)；最后，将虚拟凸块8设置在钝化层5上，且自由端穿过过渡层。真实凸块9设置在芯片焊盘4上，且自由端穿过过渡层。
虚拟凸块与真实凸块的高度差仅仅为芯片焊盘内嵌的深度，芯片焊盘一般内嵌钝化层表面2um左右。当然如果工艺条件允许，进一步缩小虚拟凸块与钝化层之间的高度差，也可以在虚拟凸块对应位置的钝化层上开窗，开窗满足不要裸露出顶层金属层。这样就是更进一步的缩小虚拟凸块与钝化层之间的高度差，高度差小于芯片焊盘的内嵌深度。
采用本发明的方法的3DIC芯片，需要对聚合物层开窗，虚拟凸块对应窗口的从聚合物层开到钝化层的表面即可，而真实凸块对应窗口从聚合物层开到芯片焊盘裸露。虚拟凸块直接长在钝化层上，真实凸块是长在芯片的金属焊盘上。因此，虚拟凸块和真实凸块之间的高度差只有芯片焊盘pad本身下沉的2um。倒装上芯回流焊之后，测试两种凸块的高度满足公差要求，并且虚拟凸块的剪切力也满足标准≥3.9mg/um2。
实施例4：
为了更好的均衡应力，在实施例2、实施例3的基础上提供一种3DIC芯片。第一凸块的密度与应力分布呈正相关。具体为：应力值在第一应力范围内的位置处，所述真实凸块的密度大；应力值在第二应力范围内的位置处，所述真实凸块的密度小；第一应力范围大于所述第二应力范围。虚拟凸块增加的数量、间距和位置根据应力仿真结果确定，应力大的地方，虚拟凸块密度增加；相应的应力小的区域，可减少虚拟凸块的数量。
芯片本体包括第一晶圆以及第二晶圆，所述第一晶圆与所述第二晶圆采用3DIC技术进行面对面封装；第一表面定义为所述第一晶圆远离所述第二晶圆的表面，所述第一表面为所述第一晶圆的衬底。
实施例5：
一种3DIC芯片的制备方法，包括：
提供芯片本体；
在所述芯片本体的第一表面开设窗口；
在所述窗口内设置第一凸块，以及在所述芯片本体的第一表面设置第二凸块，所述第二凸块与所述窗口位置错开；其中，所述第一凸块用于传输信号，所述第二凸块用于分散所述第一凸块的应力，所述第一凸块与所述第二凸块之间的高度差小于等于阈值，在一具体实施例中，第一凸块与第二凸块之间的高度差小于等于12um。
在所述第一表面下设置顶层金属层，窗口开至顶层金属层；
在所述第一表面、所述窗口的侧壁以及未设置芯片焊盘的顶层金属层设置钝化层；
在芯片焊盘上设置第一凸块；
在钝化层上设置第二凸块。
进一步的钝化层上还可以设置过渡层，虚拟凸块可以设置在钝化层上，然后穿过过渡层；虚拟凸块也可以直接设置在过渡层上表面。
实施例6：
针对以上问题，本发明提供一种在3DIC芯片制作工艺，具体如图4所示，包括以下步骤：
S01提供芯片本体；
S02在所述芯片本体的第一表面开设窗口；
S03在所述窗口内设置真实凸块，以及在所述芯片本体的第一表面设置虚拟凸块，所述虚拟凸块与所述窗口位置错开；其中，所述真实凸块用于传输信号，所述虚拟凸块用于分散所述第一凸块的应力，所述第一凸块与所述第二凸块之间的高度差小于等于阈值，在一具体实施例中，第一凸块与第二凸块之间的高度差小于等于12um。
本发明所提到的过渡层一般为聚合物层。本发明所提到的凸块的生长工艺属于现有已知的技术，例如可控塌陷芯片连接。
本发明真实凸块与虚拟凸块是同时生长的，唯一不同的是生长点不同。虚拟凸块通过先在聚合物层开窗，开窗至钝化层，然后将虚拟凸块直接生长在钝化层上；而真实凸块从聚合物层起向下开窗直至在芯片焊盘，然后从芯片焊盘开始生长。虚拟凸块与真实凸块的高度差为：芯片焊盘下嵌的高度，一般为2um。
这种生长方法，降低虚拟凸块与真实凸块的高度差，使得真实凸块和虚拟凸块的共面度能够满足倒装上芯的参数要求。
在3DIC芯片钝化层表面直接长虚拟凸块的位置是根据芯片的应力仿真结果，在真实凸块未覆盖的地方确定虚拟凸块增加的数量、间距以及位置。所谓应力就是物体由于外因(受力、湿度、温度场变化等)而变形时，在物体内各部分之间产生相互作用的内力，以抵抗这种外因的作用，并试图使物体从变形后的位置恢复到变形前的位置。那么回到本发明来看，为了与外部电路连接，需要在芯片上生长真实凸块，真实凸块数量小且比较集中，就会导致芯片封装之后承受的应力集中。所以，为了更好的均衡应力，提出增加虚拟凸块，之所以命名为虚拟凸块是因为不与外部电路产生电连接，只是负责平衡应力。在确定虚拟凸块的位置、数量以及间距，一般采用应力仿真软件进行应力分析，常用的应力仿真软件为ANSYS Mechanical软件。进一步的，为了避免倒装上芯时的虚焊风险，本申请将第一凸块与第二凸块的高度差保证在预定范围内，保证了虚拟凸块和真实凸块的共面度。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种3DIC芯片，其特征在于，包括：
芯片本体，所述芯片本体的第一表面开设有窗口；
第一凸块，设置于所述窗口内；
第二凸块，设置于所述芯片本体的所述第一表面上，且与所述窗口位置错开；
其中，所述第一凸块用于传输信号，所述第二凸块用于分散所述第一凸块的应力，所述第一凸块与所述第二凸块之间的高度差小于等于阈值。
2.根据权利要求1所述的3DIC芯片，其特征在于，还包括：
顶层金属层，设置于所述窗口底部；
芯片焊盘，设置于所述顶层金属层上且位于窗口内，所述第一凸块设置于所述芯片焊盘上。
3.根据权利要求2所述的3DIC芯片，其特征在于，还包括：
钝化层，设置于所述第一表面、所述窗口的侧壁并覆盖未设置芯片焊盘的顶层金属层；
所述第二凸块设置于所述第一表面对应的所述钝化层上。
4.根据权利要求3所述的3DIC芯片，其特征在于，还包括：
过渡层，所述过渡层覆盖所述钝化层，且填充所述窗口。
5.根据权利要求3所述的3DIC芯片，其特征在于，
所述钝化层对应所述第二凸块的位置设置有第一金属层，所述第二凸块设置于所述第一金属层上；
所述芯片焊盘对应所述第一凸块的位置设置有第二金属层，所述第一凸块设置于所述第二金属层上。
6.根据权利要求1所述的3DIC芯片，其特征在于，所述第一凸块的密度与应力分布呈正相关。
7.根据权利要求6所述的3DIC芯片，其特征在于，应力值在第一应力范围内的位置处，所述第一凸块的密度大；应力值在第二应力范围内的位置处，所述第一凸块的密度小；所述第一应力范围大于所述第二应力范围。
8.根据权利要求1所述的3DIC芯片，其特征在于，所述芯片本体包括：
第一晶圆以及第二晶圆，所述第一晶圆与所述第二晶圆采用3DIC技术进行面对面封装；
所述第一表面定义为所述第一晶圆远离所述第二晶圆的表面，所述第一表面为所述第一晶圆的衬底。
9.一种3DIC芯片的制备方法，其特征在于，包括：
提供芯片本体；
在所述芯片本体的第一表面开设窗口；
在所述窗口内设置第一凸块，以及在所述芯片本体的第一表面设置第二凸块，所述第二凸块与所述窗口位置错开；其中，所述第一凸块用于传输信号，所述第二凸块用于分散所述第一凸块的应力，所述第一凸块与所述第二凸块之间的高度差小于等于阈值。
10.根据权利要求9所述的方法，其特征在于，所述在所述窗口内设置第一凸块，以及在所述芯片本体的第一表面设置第二凸块的步骤，包括：
在所述第一表面下设置顶层金属层，窗口开至顶层金属层；
在所述第一表面、所述窗口的侧壁以及未设置芯片焊盘的顶层金属层设置钝化层；
在芯片焊盘上设置第一凸块；
在钝化层上设置第二凸块。
CN202110990169.6A 2021-08-26 2021-08-26 一种3dic芯片及3dic芯片的制备方法 Pending CN113628984A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110990169.6A CN113628984A (zh) 2021-08-26 2021-08-26 一种3dic芯片及3dic芯片的制备方法
PCT/CN2022/113702 WO2023025064A1 (zh) 2021-08-26 2022-08-19 一种芯片、三维芯片以及芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110990169.6A CN113628984A (zh) 2021-08-26 2021-08-26 一种3dic芯片及3dic芯片的制备方法

Publications (1)

Publication Number Publication Date
CN113628984A true CN113628984A (zh) 2021-11-09

Family

ID=78388015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110990169.6A Pending CN113628984A (zh) 2021-08-26 2021-08-26 一种3dic芯片及3dic芯片的制备方法

Country Status (1)

Country Link
CN (1) CN113628984A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023025064A1 (zh) * 2021-08-26 2023-03-02 西安紫光国芯半导体有限公司 一种芯片、三维芯片以及芯片的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023025064A1 (zh) * 2021-08-26 2023-03-02 西安紫光国芯半导体有限公司 一种芯片、三维芯片以及芯片的制备方法

Similar Documents

Publication Publication Date Title
US20210391230A1 (en) Methods and Apparatus for Package with Interposers
US20210384120A1 (en) Semiconductor packages and methods of forming same
CN111971792B (zh) 具有偏移3d结构的多芯片封装
US20150179561A1 (en) Methods and Apparatus for Package with Interposers
US20130175686A1 (en) Enhanced Flip Chip Package
US20180331089A1 (en) Proximity coupling interconnect packaging systems and methods
US11145633B2 (en) Semiconductor package and manufacturing method thereof
KR20120001340A (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
JP2014511039A (ja) 支持端子パッドを有する半導体チップ
US11848265B2 (en) Semiconductor package with improved interposer structure
US20120112363A1 (en) Chip structure having redistribution layer
TWI751695B (zh) 半導體封裝件和其製造方法
WO2016165074A1 (zh) 一种芯片
US10276403B2 (en) High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
CN111164752A (zh) 分叉的存储器裸芯模块半导体装置
US20230038892A1 (en) Structures to increase substrate routing density and methods of forming the same
CN113628984A (zh) 一种3dic芯片及3dic芯片的制备方法
CN103681524A (zh) 半导体封装件及其制法
CN215933532U (zh) 一种3dic芯片
TWI828513B (zh) 積體電路封裝及其形成方法
CN100552942C (zh) 具有无源元件的连接模块构造及其制造方法
CN114725033A (zh) 具有tsv内联机的芯片堆栈封装结构及其制造方法
WO2023025064A1 (zh) 一种芯片、三维芯片以及芯片的制备方法
CN117457619B (zh) 一种基于高带宽互联技术的半导体器件
WO2024120411A1 (en) Fan-out chip packaging method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 710075 4th floor, block a, No.38, Gaoxin 6th Road, Zhangba Street office, Gaoxin District, Xi'an City, Shaanxi Province

Applicant after: Xi'an Ziguang Guoxin Semiconductor Co.,Ltd.

Address before: 710075 4th floor, block a, No.38, Gaoxin 6th Road, high tech Zone, Xi'an City, Shaanxi Province

Applicant before: XI''AN UNIIC SEMICONDUCTORS Co.,Ltd.

Country or region before: China

CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Wang Huimei

Inventor after: Zhou Xiaofeng

Inventor after: Zhong Liang

Inventor before: Wang Huimei