CN113612194B - 以太网phy芯片的浪涌保护电路 - Google Patents
以太网phy芯片的浪涌保护电路 Download PDFInfo
- Publication number
- CN113612194B CN113612194B CN202110962210.9A CN202110962210A CN113612194B CN 113612194 B CN113612194 B CN 113612194B CN 202110962210 A CN202110962210 A CN 202110962210A CN 113612194 B CN113612194 B CN 113612194B
- Authority
- CN
- China
- Prior art keywords
- port
- circuit
- voltage
- phy chip
- ethernet phy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 64
- 230000009466 transformation Effects 0.000 claims abstract description 10
- 230000008859 change Effects 0.000 claims abstract description 9
- 230000009471 action Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 101100163833 Arabidopsis thaliana ARP6 gene Proteins 0.000 description 1
- 101100172705 Arabidopsis thaliana ESD4 gene Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
Abstract
本发明涉及一种以太网PHY芯片的浪涌保护电路，包括一电压检测与阻抗变换电路，连接于以太网PHY芯片的连接口与输出驱动电路之间，包括：第一电阻支路，两端并联一第一开关支路，可控制地导通或断开以变换第一连接口与第一端口之间的阻抗；第二电阻支路，两端并联一第二开关支路，可控制地导通或断开以变换第二连接口与第二端口之间的阻抗；第一电压检测比较电路检测第一开关支路两端的电压并产生第一比较信号；第二电压检测比较电路检测第二开关支路两端的电压并产生第二比较信号；逻辑门电路连接第一比较信号和第二比较信号以及输出端输出开关控制信号。在发生浪涌时通过提高连接口和输出驱动电路之间的阻抗起到浪涌保护的作用。
Description
技术领域
本发明涉及以太网芯片技术领域，尤其涉及一种以太网PHY芯片的浪涌保护电路。
背景技术
浪涌是一种因为户外的雷击，或者高压电网的上电过程带来的大电流注入，以太网PHY芯片需要设置浪涌保护电路，以有效地应对浪涌冲击。
现有技术中如图1所示，通过在以太网PHY芯片的接口端MDIP和MDIN之间连接TVS(Transient Voltage Suppressor，瞬态电压抑制器)二极管以在接口端受到高能量冲击时，提供泄放通路，有效保护内部器件免受浪涌冲击，然而现有技术的浪涌保护电路保护不够彻底，一部分能量通过TVS二极管通路泄放后，以太网PHY芯片的内部电路还是不可避免的受到大电流注入的影响。
发明内容
针对上述问题，本发明提出一种以太网PHY芯片的浪涌保护电路。
以太网PHY芯片的浪涌保护电路，包括一电压检测与阻抗变换电路，连接于所述以太网PHY芯片的连接口与所述以太网PHY芯片内部的输出驱动电路之间，所述电压检测与阻抗变换电路包括：
第一电阻支路，连接于所述以太网PHY芯片的第一连接口与所述输出驱动电路的第一端口之间，所述第一电阻支路的两端并联一第一开关支路，于一开关控制信号的作用下可控制地导通或断开以变换所述第一连接口与所述第一端口之间的阻抗；
第二电阻支路，连接于所述第二连接口与所述输出驱动电路的第二端口之间，所述第二电阻支路的两端并联一第二开关支路，于所述开关控制信号的作用下可控制地导通或断开以变换所述第二连接口与所述第二端口之间的阻抗；
第一电压检测比较电路，检测所述第一开关支路两端的电压并进行比较产生第一比较信号；
第二电压检测比较电路，检测所述第二开关支路两端的电压并进行比较产生第二比较信号；
逻辑门电路，所述逻辑门电路的输入端连接所述第一比较信号和第二比较信号，所述逻辑门电路的输出端输出所述开关控制信号。
本发明所述的浪涌保护电路，所述第一电压检测比较电路包括，
第一电压检测器，包括第一PMOS管和连接于所述第一PMOS管的源极和接地端的第一电流源，所述第一PMOS管的栅极连接所述第一连接口，所述第一PMOS管与所述第一电流源相连接的点输出第一检测电压；
第二电压检测器，包括第二PMOS管和连接于所述第二PMOS管的源极和接地端的第二电流源，所述第二PMOS管的栅极连接所述第一端口，所述第二PMOS管与所述第二电流源相连接的点输出第二检测电压；
第一比较器，所述第一比较器的输入端连接所述第一检测电压和所述第二检测电压，所述第一比较器的输出端输出所述第一比较信号。
本发明所述的浪涌保护电路，所述第二电压检测比较电路包括，
第三电压检测器，包括第一NMOS管和连接于所述第一NMOS管的源极和接地端的第三电流源，所述第一NMOS管的栅极连接所述第二连接口，所述第一NMOS管与所述第三电流源相连接的点输出第三检测电压；
第四电压检测器，包括第二NMOS管和连接于所述第二NMOS管的源极和接地端的第四电流源，所述第二NMOS管的栅极连接所述第二端口，所述第二NMOS管与所述第四电流源相连接的点输出第四检测电压；
第二比较器，所述第二比较器的输入端连接所述第三检测电压和所述第四检测电压，所述第二比较器的输出端输出所述第二比较信号。
本发明所述的浪涌保护电路，所述逻辑门电路采用一或门。
本发明所述的浪涌保护电路，所述第二PMOS管包括多个并联的PMOS管。
本发明所述的浪涌保护电路，所述第二NMOS管包括多个并联的NMOS管。
本发明所述的浪涌保护电路，所述第一端口与所述第二端口之间连接一限幅电路，所述限幅电路包括多个二极管串联连接的第一二极管组和多个二极管串联连接的第二二极管组，所述第二二极管组与所述第一二极管组并联连接，
所述第一端口连接所述第一二极管组的一所述二极管的阳极，所述第二端口连接所述第一二极管组的另一所述二极管的阴极；
所述第一端口连接所述第二二极管组的一所述二极管的阴极，所述第二端口连接所述第二二极管组的另一所述二极管的阳极。
本发明所述的浪涌保护电路，所述第一连接口和所述第二连接口于所述以太网PHY芯片的外部连接一钳位电路。
本发明所述的浪涌保护电路，所述第一开关支路断开时所述以太网PHY芯片的第一连接口与所述输出驱动电路的第一端口之间的电阻是所述第一开关支路导通时所述以太网PHY芯片的第一连接口与所述输出驱动电路的第一端口之间的电阻的10000倍；
所述第二开关支路断开时所述以太网PHY芯片的第二连接口与所述输出驱动电路的第二端口之间的电阻是所述第二开关支路导通时所述以太网PHY芯片的第二连接口与所述输出驱动电路的第二端口之间的电阻的10000倍。
本发明所述的浪涌保护电路，所述第一比较器的同相输入端连接所述第一检测电压，反相输入端连接所述第二检测电压；所述第二比较器的同相输入端连接所述第三检测电压，反相输入端连接所述第四检测电压。
有益效果：本发明通过在以太网PHY芯片的连接口MDIP、MDIN和输出驱动电路之间设置电压检测与阻抗变换电路，在连接口没有浪涌发生时，第一连接口MDIP和第一端口VDP(相对应的，第二连接口MDIN和第二端口VDN之间)表现为低阻抗，近似为短路；在发生浪涌时，电压检测比较电路检测到大电流向以太网PHY芯片内部泄露，通过控制开关支路断开以提高第一连接口MDIP与第一端口VDP(相对应的，第二连接口MDIN和第二端口VDN)之间的阻抗，本发明通过把浪涌电流“堵”在耐压能力较弱的输出驱动电路以外，从而起到浪涌保护的作用。
附图说明
图1是现有技术的以太网PHY芯片的浪涌保护电路示意图；
图2是本发明的以太网PHY芯片的浪涌保护电路示意图；
图3是本发明的电路结构框图；
图4是本发明的电压检测与阻抗变换电路的一种具体实施例；
图5是当浪涌电流自第一连接口MDIP向第二连接口MDIN流动的正向注入时，电压检测与阻抗变换电路的工作示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
参照图2，图3，本发明提供一种以太网PHY芯片的浪涌保护电路，包括一电压检测与阻抗变换电路10，连接于以太网PHY芯片的连接口MDIP、MDIN与以太网PHY芯片内部的输出驱动电路11之间，电压检测与阻抗变换电路10包括：
第一电阻支路101，连接于以太网PHY芯片的第一连接口MDIP与输出驱动电路11的第一端口VDP之间，第一电阻支路101的两端并联一第一开关支路102，于一开关控制信号的作用下可控制地导通或断开以变换第一连接口MDIP与第一端口VDP之间的阻抗；
第二电阻支路103，连接于第二连接口MDIN与输出驱动电路11的第二端口VDN之间，第二电阻支路103的两端并联一第二开关支路104，于开关控制信号的作用下可控制地导通或断开以变换第二连接口MDIN与第二端口VDN之间的阻抗；
第一电压检测比较电路105，检测第一开关支路102两端的电压并进行比较产生第一比较信号；
第二电压检测比较电路106，检测第二开关支路104两端的电压并进行比较产生第二比较信号；
逻辑门电路107，逻辑门电路的输入端连接第一比较信号和第二比较信号，逻辑门电路的输出端输出开关控制信号。
本发明通过在以太网PHY芯片的连接口MDIP、MDIN和输出驱动电路之间设置电压检测与阻抗变换电路，在连接口没有浪涌发生时，第一连接口MDIP和第一端口VDP(相对应的，第二连接口MDIN和第二端口VDN之间)表现为低阻抗，近似为短路；在发生浪涌时，电压检测比较电路检测到大电流向以太网PHY芯片内部泄露，通过控制开关支路断开以提高第一连接口MDIP与第一端口VDP(相对应的，第二连接口MDIN和第二端口VDN)之间的阻抗，输出驱动电路用来驱动特征阻抗为50欧姆的网线，常规的输出驱动电路都使用普通的MOS器件设计，耐压能力较弱，当浪涌电流泄漏到芯片内部时，输出驱动电路最容易受损。本发明通过把浪涌电流“堵”在耐压能力较弱的输出驱动电路以外，从而起到浪涌保护的作用。
本发明的浪涌保护电路，一种具体的实施例，第一开关支路和第二开关支路导通时的等效电阻分别为1欧姆，第一开关支路和第二开关支路断开时第一电路支路和第二电阻支路的电阻分别为10K欧姆，即开关支路断开时对应的连接口和端口之间的阻抗是开关支路导通时对应的连接口和端口之间的阻抗的10000倍。开关支路的导通和断开实现阻抗呈数量级的改变，从而大电流无法损伤到以太网PHY芯片内部的输出驱动电路。
本发明的浪涌保护电路，参照图4，第一电压检测比较电路105包括，
第一电压检测器，包括第一PMOS管M2P和连接于第一PMOS管M2P的源极和接地端的第一电流源Ib1，第一PMOS管M2P的栅极连接第一连接口MDIP，第一PMOS管M2P与第一电流源Ib1相连接的点输出第一检测电压V2P；
第二电压检测器，包括第二PMOS管M1P和连接于第二PMOS管M1P的源极和接地端的第二电流源Ib2，第二PMOS管M1P的栅极连接第一端口VDP，第二PMOS管M1P与第二电流源Ib2相连接的点输出第二检测电压V1P；
第一比较器COMP1，第一比较器COMP1的输入端连接第一检测电压V2P和第二检测电压V1P，第一比较器COMP1的输出端输出第一比较信号。
本发明的浪涌保护电路，第二PMOS管M1P可以包括多个并联的PMOS管。
同样地参照图4，第二电压检测比较电路106包括，
第三电压检测器，包括第一NMOS管M2N和连接于第一NMOS管M2N的源极和接地端的第三电流源Ib3，第一NMOS管M2N的栅极连接第二连接口MDIN，第一NMOS管M2N与第三电流源Ib3相连接的点输出第三检测电压V2N；
第四电压检测器，包括第二NMOS管M1N和连接于第二NMOS管M1N的源极和接地端的第四电流源Ib4，第二NMOS管M1N的栅极连接第二端口VDN，第二NMOS管M1N与第四电流源Ib4相连接的点输出第四检测电压V1N；
第二比较器COMP2，第二比较器COMP2的输入端连接第三检测电压V2N和第四检测电压V1N，第二比较器COMP2的输出端输出第二比较信号。
本发明的第二NMOS管M1N可以包括多个并联的NMOS管。
本发明的浪涌保护电路，逻辑门电路采用一或门OR1。
本发明的第一电压检测比较电路105通过PMOS管和相连接的电流源构成源跟随器，因为第二PMOS管M1P和第一PMOS管M2P的MOS管尺寸不同，所以，相同的偏置电流IB会导致VGS,M1P和VGS,M2P存在差异，通过调整尺寸设计，可以让VGS,M1P＝VGS,M2P-100mV。正常工作时，第一检测电压V2P和第二检测电压V1P具有以下关系:V1P＝V2P+100mV，第一比较器COMP1的输出为0。同理，第二比较器COMP2的输出也为0。于是，或门输出为0，第一开关支路和第二开关支路保持闭合状态，阻抗保持1欧姆。
结合图5，以正向浪涌电流注入为例介绍上述电路的原理，在不发生浪涌时，第一开关支路和第二开关支路闭合，导致第一电阻支路和第二电阻支路上的电阻Rs1，Rs2的电阻被短路，开关支路的开关的导通电阻Ron1和Ron2为1欧姆，于是输出驱动电路11和以太网PHY芯片的连接口之间的阻抗为1欧姆。因为1欧姆相对50欧姆的特征阻抗是一个小量，所以近似认为输出驱动电路11和以太网PHY芯片的连接口之间短路，当发生浪涌时，一个大于100mA的电流向内部注入，参见图5中虚线所示，以自第一连接口MDIP向第二连接口MDIN流动的正向注入为例，反向注入在原理上相同，开关支路两端产生了100mV(＝1ohm*100mA)的压差。相应地，第一检测电压V2P也逐渐被抬高，当抬高至V2P>V1P时，第一比较器COMP1的输出反转为1。这个逻辑1电平让或门的输出为1，断开两路开关，此时，输出驱动电路11和以太网PHY芯片的连接口之间的阻抗猛增至10k欧姆，100mA这个数量级的电流无法再向内部注入损伤到输出驱动电路。
本发明的浪涌保护电路，结合图3，图4，第一端口VDP与第二端口VDN之间还连接一限幅电路108，限幅电路108包括多个二极管串联连接的第一二极管组和多个二极管串联连接的第二二极管组，第二二极管组与第一二极管组并联连接，第一二极管组可参见图4所示，分别为第一二极管D11至第四二极管D14，第一端口VDP连接第一二极管组的第一二极管D11的阳极，第二端口VDN连接第一二极管组的第四二极管D14的阴极；
第一端口连接第二二极管组的一二极管的阴极，第二端口连接第二二极管组的另一二极管的阳极。
第二二极管组可参见图4所示，分别为第五二极管D21至第八二极管D24，第二端口VDN连接第五二极管D21的阳极，第一端口VDP连接一第八二极管D24的阴极。
本发明设置限幅电路108实现在刚开始发生浪涌时，起到一定的泄流作用，让100mA量级的电流注入有一个泄放通道，避免“堵”的行为还没开始发生时，即电压检测和开关控制还没完成时，注入的瞬态大电流已经将输出驱动电路烧坏。
本发明的浪涌保护电路，如图2所示，第一连接口MDIP和第二连接口MDIN之间还连接有钳位电路12，钳位电路12分别连接第一电源端VDD和第一电源端VSS，第一连接口MDIP与第一电源端VDD之间连接第一ESD二极管ESD1，第一连接口MDIP与第二电源端VSS之间连接第二ESD二极管ESD2，第二连接口MDIN与第三电源端VDD之间连接第三ESD二极管ESD3，第二连接口MDIN与第二电源端VSS之间连接第四ESD二极管ESD4。ESD二极管和钳位电路提供芯片内部的ESD和浪涌保护，通过使用大尺寸的ESD器件设计，具备一定的耐高压能力。
本发明通过在以太网PHY芯片的连接口MDIP、MDIN和输出驱动电路之间设置ESD二极管、钳位电路、限幅电路以及电压检测与阻抗变换电路，通过共同防护把浪涌电流“堵”在耐压能力较弱的输出驱动电路以外，从而起到浪涌保护的作用。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.以太网PHY芯片的浪涌保护电路，其特征在于，包括一电压检测与阻抗变换电路，连接于所述以太网PHY芯片的连接口与所述以太网PHY芯片内部的输出驱动电路之间，所述电压检测与阻抗变换电路包括：
第一电阻支路，连接于所述以太网PHY芯片的第一连接口与所述输出驱动电路的第一端口之间，所述第一电阻支路的两端并联一第一开关支路，于一开关控制信号的作用下可控制地导通或断开以变换所述第一连接口与所述第一端口之间的阻抗；
第二电阻支路，连接于所述以太网PHY芯片的第二连接口与所述输出驱动电路的第二端口之间，所述第二电阻支路的两端并联一第二开关支路，于所述开关控制信号的作用下可控制地导通或断开以变换所述第二连接口与所述第二端口之间的阻抗；
第一电压检测比较电路，检测所述第一开关支路两端的电压并进行比较产生第一比较信号；
第二电压检测比较电路，检测所述第二开关支路两端的电压并进行比较产生第二比较信号；
逻辑门电路，所述逻辑门电路的输入端连接所述第一比较信号和第二比较信号，所述逻辑门电路的输出端输出所述开关控制信号；
所述第一电压检测比较电路包括，
第一电压检测器，包括第一PMOS管和连接于所述第一PMOS管的源极和接地端的第一电流源，所述第一PMOS管的栅极连接所述第一连接口，所述第一PMOS管与所述第一电流源相连接的点输出第一检测电压；
第二电压检测器，包括第二PMOS管和连接于所述第二PMOS管的源极和接地端的第二电流源，所述第二PMOS管的栅极连接所述第一端口，所述第二PMOS管与所述第二电流源相连接的点输出第二检测电压；
第一比较器，所述第一比较器的输入端连接所述第一检测电压和所述第二检测电压，所述第一比较器的输出端输出所述第一比较信号。
2.根据权利要求1所述的浪涌保护电路，其特征在于，所述第二电压检测比较电路包括，
第三电压检测器，包括第一NMOS管和连接于所述第一NMOS管的源极和接地端的第三电流源，所述第一NMOS管的栅极连接所述第二连接口，所述第一NMOS管与所述第三电流源相连接的点输出第三检测电压；
第四电压检测器，包括第二NMOS管和连接于所述第二NMOS管的源极和接地端的第四电流源，所述第二NMOS管的栅极连接所述第二端口，所述第二NMOS管与所述第四电流源相连接的点输出第四检测电压；
第二比较器，所述第二比较器的输入端连接所述第三检测电压和所述第四检测电压，所述第二比较器的输出端输出所述第二比较信号。
3.根据权利要求1所述的浪涌保护电路，其特征在于，所述逻辑门电路采用一或门。
4.根据权利要求2所述的浪涌保护电路，其特征在于，所述第二PMOS管包括多个并联的PMOS管。
5.根据权利要求2所述的浪涌保护电路，其特征在于，所述第二NMOS管包括多个并联的NMOS管。
6.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一端口与所述第二端口之间连接一限幅电路，所述限幅电路包括多个二极管串联连接的第一二极管组和多个二极管串联连接的第二二极管组，所述第二二极管组与所述第一二极管组并联连接，
所述第一端口连接所述第一二极管组的一所述二极管的阳极，所述第二端口连接所述第一二极管组的另一所述二极管的阴极；
所述第一端口连接所述第二二极管组的一所述二极管的阴极，所述第二端口连接所述第二二极管组的另一所述二极管的阳极。
7.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一连接口和所述第二连接口于所述以太网PHY芯片的外部连接一钳位电路。
8.根据权利要求1所述的浪涌保护电路，其特征在于，所述第一开关支路断开时所述以太网PHY芯片的第一连接口与所述输出驱动电路的第一端口之间的电阻是所述第一开关支路导通时所述以太网PHY芯片的第一连接口与所述输出驱动电路的第一端口之间的电阻的10000倍；
所述第二开关支路断开时所述以太网PHY芯片的第二连接口与所述输出驱动电路的第二端口之间的电阻是所述第二开关支路导通时所述以太网PHY芯片的第二连接口与所述输出驱动电路的第二端口之间的电阻的10000倍。
9.根据权利要求2所述的浪涌保护电路，其特征在于，所述第一比较器的同相输入端连接所述第一检测电压，反相输入端连接所述第二检测电压；所述第二比较器的同相输入端连接所述第三检测电压，反相输入端连接所述第四检测电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110962210.9A CN113612194B (zh) | 2021-08-20 | 2021-08-20 | 以太网phy芯片的浪涌保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110962210.9A CN113612194B (zh) | 2021-08-20 | 2021-08-20 | 以太网phy芯片的浪涌保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113612194A CN113612194A (zh) | 2021-11-05 |
| CN113612194B true CN113612194B (zh) | 2024-01-12 |
Family
ID=78309053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110962210.9A Active CN113612194B (zh) | 2021-08-20 | 2021-08-20 | 以太网phy芯片的浪涌保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113612194B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201323447Y (zh) * | 2008-12-12 | 2009-10-07 | 深圳市鑫汇科科技有限公司 | 电磁炉用电压和电流浪涌保护电路 |
| CN105471242A (zh) * | 2016-01-07 | 2016-04-06 | 广东工业大学 | 一种新型的上电浪涌电流抑制电路 |
| CN107027334A (zh) * | 2015-12-01 | 2017-08-08 | 富士电机株式会社 | 浪涌电流防止电路 |
-
2021
- 2021-08-20 CN CN202110962210.9A patent/CN113612194B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201323447Y (zh) * | 2008-12-12 | 2009-10-07 | 深圳市鑫汇科科技有限公司 | 电磁炉用电压和电流浪涌保护电路 |
| CN107027334A (zh) * | 2015-12-01 | 2017-08-08 | 富士电机株式会社 | 浪涌电流防止电路 |
| CN105471242A (zh) * | 2016-01-07 | 2016-04-06 | 广东工业大学 | 一种新型的上电浪涌电流抑制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113612194A (zh) | 2021-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103575964B (zh) | 一种功率开关管的过流检测电路和方法 | |
| CN202794314U (zh) | 一种功率开关管的过流检测电路 | |
| CN108199362B (zh) | 一种io接口esd漏电保护电路 | |
| CN108462163B (zh) | 满足负向浪涌要求的直流防反接电路 | |
| CN104348148A (zh) | 静电放电箝制电路 | |
| CN105932657A (zh) | 低导通电阻阻断型浪涌保护器件 | |
| CN101702509B (zh) | 阻断型浪涌保护器件 | |
| CN102394490B (zh) | 一种用于模拟开关的保护电路 | |
| CN215733481U (zh) | 一种优化的防反接保护及冲击电流抑制电路 | |
| CN113612194B (zh) | 以太网phy芯片的浪涌保护电路 | |
| CN115241857A (zh) | 电源钳位保护电路、芯片及双重钳位保护方法 | |
| CN115513921A (zh) | 过流保护电路、电路板组件及热插拔设备 | |
| KR20220002131A (ko) | 과전류 보호를 위한 공핍 모드 mosfet | |
| CN104883172A (zh) | 模拟开关电路结构 | |
| WO2020119531A1 (zh) | 电源接口的浪涌保护电路、终端和浪涌电压泄放方法 | |
| CN207200258U (zh) | 一种led照明的保护电路 | |
| CN214755515U (zh) | 电池保护芯片及其保护电路 | |
| CN211981493U (zh) | 一种避免外部互连接口电源损坏保护器件的装置 | |
| CN107123977B (zh) | 晶体管的驱动电路 | |
| CN114400993A (zh) | 一种具有双向过压保护的模拟开关电路 | |
| US6061219A (en) | Device for the protection of an electrical load and power supply circuit having such a device | |
| CN112769113A (zh) | 电池保护芯片及其保护电路 | |
| CN110138375B (zh) | 一种用于芯片管脚的电路 | |
| CN114747109A (zh) | 一种esd保护电路 | |
| CN216449626U (zh) | 测试夹具的保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province Applicant after: Yutai Microelectronics Co.,Ltd. Address before: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province Applicant before: Suzhou Yutai Microelectronics Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |