CN113611737A - 基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法 - Google Patents

基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法 Download PDF

Info

Publication number
CN113611737A
CN113611737A CN202110893956.9A CN202110893956A CN113611737A CN 113611737 A CN113611737 A CN 113611737A CN 202110893956 A CN202110893956 A CN 202110893956A CN 113611737 A CN113611737 A CN 113611737A
Authority
CN
China
Prior art keywords
layer
region
drain region
sio
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110893956.9A
Other languages
English (en)
Inventor
刘红侠
刘孜煦
陈树鹏
王树龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110893956.9A priority Critical patent/CN113611737A/zh
Publication of CN113611737A publication Critical patent/CN113611737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法，其自下而上包括：衬底层(1)、P阱(2)、埋氧层(3)、Si层(4)、SiO2栅氧化层(13)、HfO2高k栅介质层(14)和金属栅(18)；P阱中自左向右依次插有三个浅槽隔离区(5，6，7)；且前两个浅槽隔离区之间为背栅(8)；栅极的两侧为左右两个侧墙(15，16)；每个侧墙下方为轻掺杂源漏区(17)，该区两侧分别为源区(9)与源区抬起(11)和漏区(10)与漏区抬起(12)。本发明由于增设了背栅和源漏抬高区域，并在漏区注入Ge元素，减小了寄生效应，提高了器件工作可靠性和抗单粒子辐照能力，可用于航空航天电子设备。

Description

基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法
技术领域
本发明属于半导体器件技术领域，具体涉及一种抗辐照FDSOI场效应管，可用于航空航天电子设备。
背景技术
随着集成电路的飞速发展和集成电路制造工艺水平的提高，芯片的集成度越来越高，特征尺寸也由微米、亚微米、深亚微米向超深亚微米发展。当集成电路工艺的特征尺寸减小到45nm及以下时，传统的体硅MOS晶体管会出现一系列短沟道效应，使得器件无法正常工作。业界发展出很多新型结构来解决这个问题，其中包括鳍式场效应晶体管FinFET结构，绝缘体上硅SOI结构。伴随着国家航天技术的快速发展和绝缘体上硅技术应用的逐渐成熟，SOI结构相比体硅结构的优势逐渐显现出来，越来越多的航天技术采用SOI结构。
SOI结构包括顶层硅层、中间的绝缘层及衬底硅层，该结构分为部分耗尽型绝缘体上硅PDSOI和全耗尽绝缘体上硅FDSOI两种。其中：
PDSOI的顶层硅膜厚度较厚，沟道下方的耗尽层只占硅层中的一部分，会产生浮体效应，使得电路的性能降低。
FDSOI的顶层硅膜厚度由于被减薄到5-20nm，在器件工作时沟道下方的耗尽层会充满整个硅薄层，因此克服了浮体效应和短沟道效应等寄生效应。
现有的FDSOI场效应管如图1所示，其由衬底硅层、中间绝缘层、顶层硅层、栅氧化层及栅层从下到上依次堆叠形成，该顶层硅层包括源区、漏区及体区。该器件的制作，首先要通过热氧化的方法制备SOI衬底，包括衬底硅层、中间绝缘层和厚度为5-20nm的顶层硅层，并对其中的衬底硅层进行离子注入形成P/N型衬底层；再在顶层硅层上通过热氧化的方法制备栅氧化层；再在栅氧化层上通过化学气相淀积的方法制备栅长为10-45nm的栅极；最后对顶层硅层的栅极两侧通过离子注入形成源区和漏区。
这种结构的FDSOI场效应管应用于航空航天电子设备时，由于半导体器件的敏感区域受到高能粒子的注入，伴随着粒子注入会电离产生大量的电子-空穴对，这些电子-空穴对在电场作用下被器件收集，形成一个单粒子脉冲电流，该脉冲电流可能会使器件的逻辑状态发生改变，功能受到干扰或失效。且随着器件栅长缩小到22nm及以下，寄生双极晶体管放大效应会进一步增强，单粒子瞬态电流越来越大，造成器件失效的几率也越来越大。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法，以减小单粒子瞬态电流，提高器件的抗辐照可靠性。
本发明的技术方案是这样实现的：
1、一种基于22nm工艺条件的抗辐照FDSOI场效应管自下而上包括：衬底层1、埋氧层3、Si层4、SiO2栅氧化层13、栅极18，该栅极18的两侧分别为Si3N4左侧墙15和右侧墙16，该Si层4内的Si3N4左侧墙15和右侧墙16的下方为两个轻掺杂源漏区17，靠近左侧墙15的埋氧层3上方为源区9，靠近右侧墙16的埋氧层3上方为漏区10，其特征在于：
所述衬底层1和埋氧层3之间设有P阱2，P阱2中自左向右依次插有第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离区7，该第二浅槽隔离区6和第三浅槽隔离区7位于埋氧层3的两侧，该第一浅槽隔离区5与第二浅槽隔离区6之间设有背栅8；
所述SiO2栅氧层13的上方设有HfO2高k栅介质层14；
所述源区9的上方设有源区抬起11；
所述漏区10的上方设有漏区抬起12，该漏区10和漏区抬起12中均注入Ge元素。
进一步，所述P阱2中注入B离子，其浓度为1.0×1016cm-3-1.0×1017cm-3；所述漏区10和漏区抬起12中注入Ge元素，其浓度为1.0×1019cm-3-1.0×1021cm-3；
进一步，所述SiO2埋氧层3，其厚度为20-30nm；所述HfO2高k栅介质层14，其厚度为1-3nm；所述源区抬起11和漏区抬起12的厚度均为5nm-15nm。
2、一种基于22nm工艺条件的抗辐照FDSOI场效应管的制备方法，其特征在于，包括：
1)制备SOI衬底：
1a)选取两个硅片，利用干氧工艺先在第一硅片上形成埋氧层3，再对该第一硅片进行活化处理；
1b)对第二硅片进行H+或者He+注入，再将活化处理后的第一硅片与注入H+或者He+的第二硅片依次进行低温键合处理和热处理，以形成SOI衬底；
2)通过湿法刻蚀工艺去除SOI衬底上的硅层，再对去除硅层的SOI衬底进行P型离子掺杂，形成P型衬底层1；
3)制备背栅8：
3a)利用干氧工艺在埋氧层3上生长第一SiO2缓冲层，在该缓冲层上生长第一Si3N4保护层，并在其上旋涂光刻胶；
3b)通过曝光和刻蚀去除掉埋氧层3左侧部分区域以形成背栅区槽，在该背栅区槽内外延生长Si材料，并对其进行重掺杂，再去除背栅区槽外的第一SiO2缓冲层、第一Si3N4保护层和光刻胶，形成背栅8；
4)对埋氧层3下方的衬底进行P型离子重掺杂，形成P阱2；
5)在埋氧层3上外延生长硅层，并对该硅层进行掺杂处理，形成Si层4；
6)制备三个浅槽隔离区：
6a)利用干氧工艺在Si层4上生长第二SiO2缓冲层，在该第二SiO2缓冲层上生长第二Si3N4保护层，在该第二Si3N4保护层上旋涂光刻胶；
6b)通过曝光和刻蚀去除掉背栅8和Si层4两侧区域部分厚度的P阱2和埋氧层3，以形成三个浅槽隔离区槽，再在每个隔离区分别淀积SiO2材料，制备出第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离区7，并去除这三个浅槽隔离区域外的第二SiO2缓冲层、第二Si3N4保护层和光刻胶；
7)利用干氧工艺在Si层4上制备SiO2栅氧化层13，再通过射频溅射法在SiO2栅氧化层13上生长高k介质HfO2材料，制备出Hf02高k栅介质层14；
8)制备金属栅18：
8a)通过化学气相沉积的方法在Hf02高K栅介质层14上依次淀积HfN、TaN，形成厚度为1000A°-2000A°的覆盖层，再利用快速热退火方法对TaN/HfN/Hf02高K栅介质层结构进行高温退火；
8b)利用湿法刻蚀去除TaN/HfN/Hf02高K栅介质层结构中的TaN覆盖层和HfN覆盖层，在已去除掉TaN/HfN覆盖层的高K栅介质层14上制备出金属栅18；
9)制备轻掺杂源漏区17：
9a)利用干氧工艺在金属栅18两侧、Si层4上方生长第三SiO2缓冲层，再在该第三SiO2缓冲层上旋涂光刻胶；
9b)通过曝光在金属栅18两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，再在该轻掺杂源漏区的注入窗口进行离子注入，形成轻掺杂源漏区17，并去除剩余的光刻胶
10)在第三SiO2缓冲层上生长第三Si3N4保护层，并在该第三Si3N4保护层上旋涂光刻胶，再在该光刻胶上刻蚀出注入窗口，并在该窗口对第三Si3N4保护层进行反应离子刻蚀，形成Si3N4左侧墙15和右侧墙16，再去除第三SiO2缓冲层、第三Si3N4保护层和光刻胶；
11)制备源区9、源区抬起11和漏区10、漏区抬起12：
11a)利用气相外延生长方法在Si3N4左侧墙15和右侧墙16两侧、Si层4上方制备出源区抬起和漏区抬起区域，再在该区域上方生长第四SiO2缓冲层，并在该缓冲层上旋涂光刻胶；
11b)在该光刻胶上刻蚀出源区和漏区注入窗口，并在这两个注入窗口进行Ⅴ族元素的离子注入，形成源区9和源区抬起11；再在漏区注入窗口进行Ge元素的离子注入，形成漏区10和漏区抬起12，再去除第四SiO2缓冲层和光刻胶，完成器件的制备。
本发明与现有技术相比，具有如下有益效果：
1、本发明由于在常规FDSOI场效应管的基础上引出了背栅，增加了源漏抬高区域，降低源漏串联电阻，提高器件的性能。
2、本发明由于对漏区进行了Ge元素的离子注入，该Ge元素作为Si中的深能级杂质能提供有效的复合中心，减弱由单粒子入射产生的大量空穴-电子对对器件的影响，并能形成Si1-xGex的合金形式，通过调节其能带结构，可提高器件的电学性能，减小寄生效应带来的单粒子瞬态电流影响，使得器件工作的可靠性与抗单粒子辐照的能力更高。
附图说明
图1为现有FDSOI场效应管的结构示意图；
图2为本发明基于22nm工艺条件的抗辐照FDSOI场效应管的结构示意图；
图3为本发明制作图2场效应管的实现流程图；
图4为本发明实施例1器件的漏端电流与收集电荷随时间变化的仿真曲线图；
图5为本发明实施例2器件的漏端电流与收集电荷随时间变化的仿真曲线图。
具体实施方式
下面结合附图对本发明的具体实施例和效果做进一步详细的描述。
参照图2，本发明制作的FDSOI场效应管的结构自下而上包括：衬底层1、P阱2、埋氧层3、Si层4、SiO2栅氧化层13、HfO2高k栅介质层14和金属栅18；该P阱2中自左向右依次插有第一浅槽隔离区5、第二浅槽隔离区6和第三浅槽隔离区7，该第二浅槽隔离区6和第三浅槽隔离区7位于埋氧层3的两侧；该第一浅槽隔离区5与第二浅槽隔离区6之间为背栅8；该栅极18的两侧分别为Si3N4左侧墙15和右侧墙16；该Si层4内的Si3N4左侧墙15和右侧墙16的下方为两个轻掺杂源漏区17；该轻掺杂源漏区17的两侧靠近左侧墙15的埋氧层3上方为源区9；该源区9的上方为源区抬起11；靠近右侧墙16的埋氧层3上方为漏区10；该漏区10的上方为漏区抬起12。
参照图3，本发明制作图2所示的场效应管的方法给出如下三种实施例：
实施例1，制作HfO2高k栅介质层厚度为1nm、P阱中注入B离子浓度为1.0×1016cm-3、漏区和漏区抬起中注入Ge元素浓度为1.0×1019cm-3的抗辐照FDSOI场效应管。
步骤1，制备SOI衬底。
1a)选取两个硅片，利用干氧工艺在1000℃下在第一硅片上生长厚度为20nm的SiO2埋氧层，再对该第一硅片在550℃下进行6分钟以上的活化处理，并用RCA清洗剂进行清洗处理；
1b)对第二硅片进行H+或者He+注入，再将活化处理后的第一硅片与注入H+或者He+的第二硅片进行键合处理，并对键合后的第一硅片和第二硅片进行500℃的热处理，再在900℃下进行高温退火处理，增加键合强度，并采用化学机械抛光对于硅片表面进行平整度处理，完成SOI衬底的制备。
步骤2，通过湿法刻蚀工艺去除SOI衬底上的硅层，并对其进行浓度为1.2×1015cm-3的B离子掺杂，形成P型衬底层。
步骤3，制备背栅。
3a)利用干氧工艺在1000℃下在埋氧层上生长厚度为5nm的第一SiO2缓冲层，再在该SiO2缓冲层上淀积厚度为20nm的第一Si3N4保护层，并在其上旋涂光刻胶；
3b)通过曝光在该光刻胶上制作出窗口，再通过刻蚀去除掉埋氧层左侧部分区域，形成背栅区槽，在该区槽内外延生长Si材料，再对其进行浓度为6×1017cm-3的B离子掺杂，再进行化学机械抛光，清洗光刻胶，并在180℃的热磷酸中清洗去除第一SiO2缓冲层和第一Si3N4保护层。
步骤4，对埋氧层下方的衬底进行浓度为1.0×1016cm-3的B离子掺杂，形成P阱。
步骤5，在埋氧层上外延生长硅层，并对该硅层进行浓度为1×1016cm-3的As离子掺杂，形成Si层。
步骤6，制备三个浅槽隔离区。
6a)利用干氧工艺在1000℃下在Si层上生长厚度为5nm的第二SiO2缓冲层，再在该SiO2缓冲层上淀积厚度为20nm的第二Si3N4保护层，并在其上旋涂光刻胶；
6b)通过曝光在该光刻胶上制作出窗口，再通过刻蚀去除掉背栅和Si层两侧区域部分厚度的P阱和埋氧层，得到深度均为60nm的三个浅槽隔离区槽，再在每个隔离区分别淀积SiO2材料，制备出第一浅槽隔离区、第二浅槽隔离区和第三浅槽隔离区，再进行化学机械抛光，清洗光刻胶，并在180℃的热磷酸中清洗去除第二SiO2缓冲层和第二Si3N4保护层。
步骤7，通过干氧工艺在1000℃下在Si层上生长厚度为1nm的SiO2栅氧化层，再利用频率为5MHz的交流电源轰击HfO2靶材，淀积得到厚度为1nm的HfO2高k介质层。
步骤8，制备金属栅。
8a)在550℃下向MOCVD反应室中依次通入钽粉和铪基金属有机源，再将纯度为99.999％的NH3从另一气路通入反应室，反应室压力维持在520Pa，形成厚度为1000A°-2000A°的HfN、TaN覆盖层，再在900℃下对TaN/HfN/HfO2高K栅介质层结构进行高温退火10秒；
8b)将硅片放入150℃的热溶液煮5分钟，刻蚀掉TaN/HfN/HfO2高K介质层结构中的TaN覆盖层，再将硅片浸泡在HF∶H2O＝1∶100的稀释氢氟酸中5分钟，去除HfN/HfO2高K介质层结构中的HfN覆盖层，并在已去除掉TaN/HfN覆盖层的高K栅介质层上制备出金属栅。
步骤9,制备轻掺杂源漏区。
9a)利用干氧工艺在1000℃的温度下，在埋氧层上生长厚度为5nm的第三SiO2缓冲层，
并在其上旋涂光刻胶；
9b)通过曝光在该光刻胶上制作出窗口，再在该窗口进行浓度为1×1016cm-3的As离子注入，形成轻掺杂源漏区，再进行化学机械抛光，清洗光刻胶。
步骤10，制备Si3N4左侧墙和右侧墙。
10a)在第三SiO2缓冲层上淀积厚度为20nm的第三Si3N4保护层，并在该第三Si3N4保护层上旋涂光刻胶；
10b)通过曝光在该光刻胶上制作出注入窗口，并在该窗口对第三Si3N4保护层进行反应离子刻蚀，形成Si3N4左侧墙和右侧墙；
10c)进行化学机械抛光，清洗光刻胶，并在180℃的热磷酸中清洗去除第三SiO2缓冲层和第三Si3N4保护层。
步骤11，制备源区、源区抬起和漏区、漏区抬起。
11a)在Si3N4左侧墙和右侧墙两侧、Si层上方外延生长厚度为5nm的源区抬起和漏区抬起区域，再在该区域上方利用干氧工艺在1000℃下生长厚度为5nm的第四SiO2缓冲层，并在该缓冲层上旋涂光刻胶；
11b)在该光刻胶上刻蚀出源区和漏区注入窗口，并在这两个注入窗口先进行浓度为6×1019cm-3的As离子注入，再在漏区注入窗口进行浓度为1.0×1019cm-3的Ge元素注入，形成源区、漏区和漏区、漏区抬起；
11c)对源区、源区抬起和漏区、漏区抬起的表面进行化学机械抛光，清洗光刻胶，并使用氢氟酸HF溶液去除第四SiO2缓冲层，完成器件的制备。
实施例2，制作HfO2高k栅介质层厚度为2nm、P阱中注入B离子浓度为5.0×1016cm-3、漏区和漏区抬起中注入Ge元素浓度为1.0×1020cm-3的抗辐照FDSOI场效应管。
步骤一，制备SOI衬底。
1.1)选取两个硅片，利用干氧工艺在1100℃下在第一硅片上生长厚度为25nm的SiO2埋氧层，再对该第一硅片在550℃下进行6分钟以上的活化处理，并用RCA清洗剂进行清洗处理；
1.2)对第二硅片进行H+或者He+注入，再将活化处理后的第一硅片与注入H+或者He+的第二硅片进行键合处理，并对键合后的第一硅片和第二硅片进行500℃的热处理，再在1000℃下进行高温退火处理，增加键合强度，并采用化学机械抛光对于硅片表面进行平整度处理，完成SOI衬底的制备。
步骤二，制备P型衬底层。
本步骤具体实现与实施例1中步骤2相同。
步骤三，制备背栅。
本步骤具体实现与实施例1中步骤3相同。
步骤四，对埋氧层下方的衬底进行浓度为5.0×1016cm-3的B离子掺杂，形成P阱。
步骤五，制备Si层。
本步骤具体实现与实施例1中步骤5相同。
步骤六，制备三个浅槽隔离区。
本步骤具体实现与实施例1中步骤6相同。
步骤七，通过干氧工艺在1100℃下在Si层上生长厚度为1nm的SiO2栅氧化层，再利用频率为15MHz的交流电源轰击HfO2靶材，淀积得到厚度为2nm的HfO2高k介质层。
步骤八，制备金属栅。
8.1)在600℃下向MOCVD反应室中依次通入钽粉和铪基金属有机源，再将纯度为99.999％的NH3从另一气路通入反应室，反应室压力维持在520Pa，形成厚度为1000A°-2000A°的HfN、TaN覆盖层，再在1000℃下对TaN/HfN/HfO2高K栅介质层结构进行高温退火20秒；
8.2)将硅片放入150℃的热溶液煮5分钟，刻蚀掉TaN/HfN/HfO2高K介质层结构中的TaN覆盖层，再将硅片浸泡在HF∶H2O＝1∶100的稀释氢氟酸中5分钟，去除HfN/HfO2高K介质层结构中的HfN覆盖层，并在已去除掉TaN/HfN覆盖层的高K栅介质层上制备出金属栅。
步骤九，制备轻掺杂源漏区。
本步骤具体实现与实施例1中步骤9相同。
步骤十，制备Si3N4左侧墙和右侧墙。
本步骤具体实现与实施例1中步骤10相同。
步骤十一，制备源区、源区抬起和漏区、漏区抬起。
11.1)在Si3N4左侧墙和右侧墙两侧、Si层上方外延生长厚度为10nm的源区抬起和漏区抬起区域，再在该区域上方利用干氧工艺在1100℃下生长厚度为5nm的第四SiO2缓冲层，并在该缓冲层上旋涂光刻胶；
11.2)在该光刻胶上刻蚀出源区和漏区注入窗口，并在这两个注入窗口先进行浓度为6×1019cm-3的As离子注入，再在漏区注入窗口进行浓度为1.0×1020cm-3的Ge元素注入，形成源区、漏区和漏区、漏区抬起；
11.3)对源区、源区抬起和漏区、漏区抬起的表面进行化学机械抛光，清洗光刻胶，并使用氢氟酸HF溶液去除第四SiO2缓冲层，完成器件的制备。
实施例3，制作HfO2高k栅介质层厚度为3nm、P阱中注入B离子浓度为1.0×1017cm-3、漏区和漏区抬起中注入Ge元素浓度为1.0×1021cm-3的抗辐照FDSOI场效应管。
步骤A，制备SOI衬底。
A1)选取两个硅片，利用干氧工艺在1200℃下在第一硅片上生长厚度为30nm的SiO2埋氧层，再对该第一硅片在550℃下进行6分钟以上的活化处理，并用RCA清洗剂进行清洗处理；
A2)对第二硅片进行H+或者He+注入，再将活化处理后的第一硅片与注入H+或者He+的第二硅片进行键合处理，并对键合后的第一硅片和第二硅片进行500℃的热处理，再在1200℃下进行高温退火处理，增加键合强度，并采用化学机械抛光对于硅片表面进行平整度处理，完成SOI衬底的制备。
步骤B，制备P型衬底层。
本步骤具体实现与实施例1中步骤2相同。
步骤C，制备背栅。
本步骤具体实现与实施例1中步骤3相同。
步骤D，对埋氧层下方的衬底进行浓度为1.0×1017cm-3的B离子掺杂，形成P阱。
步骤E，制备Si层。
本步骤具体实现与实施例1中步骤5相同。
步骤F，制备三个浅槽隔离区。
本步骤具体实现与实施例1中步骤6相同。
步骤G，通过干氧工艺在1200℃下在Si层上生长厚度为1nm的SiO2栅氧化层，再利用频率为30MHz的交流电源轰击HfO2靶材，淀积得到厚度为3nm的HfO2高k介质层。
步骤H，制备金属栅。
H1)在650℃下向MOCVD反应室中依次通入钽粉和铪基金属有机源，再将纯度为99.999％的NH3从另一气路通入反应室，反应室压力维持在520Pa，形成厚度为1000A°-2000A°的HfN、TaN覆盖层，再在1100℃下对TaN/HfN/HfO2高K栅介质层结构进行高温退火30秒；
H2)将硅片放入150℃的热溶液煮5分钟，刻蚀掉TaN/HfN/HfO2高K介质层结构中的TaN覆盖层，再将硅片浸泡在HF∶H2O＝1∶100的稀释氢氟酸中5分钟，去除HfN/HfO2高K介质层结构中的HfN覆盖层，并在已去除掉TaN/HfN覆盖层的高K栅介质层上制备出金属栅。
步骤I，制备轻掺杂源漏区。
本步骤具体实现与实施例1中步骤9相同。
步骤J，制备Si3N4左侧墙和右侧墙。
本步骤具体实现与实施例1中步骤10相同。
步骤K，制备源区、源区抬起和漏区、漏区抬起。
K1)在Si3N4左侧墙和右侧墙两侧、Si层上方外延生长厚度为15nm的源区抬起和漏区抬起区域，再在该区域上方利用干氧工艺在1200℃下生长厚度为5nm的第四SiO2缓冲层，并在该缓冲层上旋涂光刻胶；
K2)在该光刻胶上刻蚀出源区和漏区注入窗口，并在这两个注入窗口先进行浓度为6×1019cm-3的As离子注入，再在漏区注入窗口进行浓度为1.0×1021cm-3的Ge元素注入，形成源区、漏区和漏区、漏区抬起；
K3)对源区、源区抬起和漏区、漏区抬起的表面进行化学机械抛光，清洗光刻胶，并使用氢氟酸HF溶液去除第四SiO2缓冲层，完成器件的制备。
本发明的效果可以通过以下仿真进一步说明：
一、仿真条件：
辐照参数：漏极电压为1.0V，衬底、栅极和源极电压为0V，重离子入射深度为0.2μm，入射方向垂直于栅平面向下，入射位置在漏区与轻掺杂漏区的PN结处，特征距离定义为0.06，入射时间为5×10-11s，线性能量传输LET值为20MeV·cm2/mg、40MeV·cm2/mg、60MeV·cm2/mg、80MeV·cm2/mg、100MeV·cm2/mg。
器件三维模型通过ISE-TCAD软件的器件描述工具SDE生成，仿真物理环境通过器件模拟工具SDEVICE设置。
通过ISE-TCAD软件描述工具SDE生成本发明器件和常规器件。
二、仿真内容：
仿真1，利用上述仿真参数仿真本发明实例1制作的器件和常规器件的漏端电流和收集电荷随时间变化的曲线，结果如图4。其中：
图4(a)是本发明器件与常规器件在线性能量传输LET值为100MeV·cm2/mg时漏端电流与收集电荷随时间变化曲线的对比图；
图4(b)是常规器件在不同线性能量传输LET值下漏端电流与收集电荷随时间变化的曲线图；
图4(c)是本发明实例1制作的器件在不同线性能量传输LET值下漏端电流与收集电荷随时间变化的曲线图。
从图4(a)中可以看出常规器件在重离子入射后，漏端电流峰值和脉冲都大于本发明器件的峰值和脉冲，在积分之后得到的漏端收集电荷也明显大于本发明器件。
从图4(b)和图4(c)中可以看出，在不同线性能量传输LET值的重粒子入射情况下，本发明器件的单粒子瞬态电流峰值和脉冲依然小于常规器件，说明无论在线性能量传输LET值为20MeV·cm2/mg左右的地面重离子辐照环境，还是在线性能量传输LET值为80MeV·cm2/mg左右的太空应用环境中，本发明器件的抗单粒子性能均优于常规器件。
仿真2，利用上述仿真参数仿真本发明实例3制作的器件和常规器件的漏端电流和收集电荷随时间变化的曲线，结果如图5，其中：
图5(a)是本发明器件与常规器件在线性能量传输LET值为100MeV·cm2/mg时漏端电流和收集电荷随时间变化曲线的对比图；
图5(b)是常规器件在不同线性能量传输LET值下漏端电流与收集电荷随时间变化的曲线图；
图5(c)是本发明实例2制作的器件在不同线性能量传输LET值下漏端电流与收集电荷随时间变化的曲线图。
从图5(a)中可以看出常规器件在重离子入射后，漏端电流峰值和脉冲都大于本发明器件的峰值和脉冲，在积分之后得到的漏端收集电荷也明显大于本发明器件。
从图5(b)和图5(c)中可以看出，在不同线性能量传输LET值的重粒子入射情况下，本发明器件的单粒子瞬态电流峰值和脉冲依然小于常规器件，说明无论在线性能量传输LET值为20MeV·cm2/mg左右的地面重离子辐照环境，还是在线性能量传输LET值为80MeV·cm2/mg左右的太空应用环境中，本发明器件的抗单粒子性能均优于常规器件。
上述仿真结果表明：
本发明具有较强的抗单粒子辐照能力，在相同重离子入射的条件下，单粒子瞬态电流较常规FDSOI器件明显降低；
本发明在不同线性能量传输LET值的重粒子入射情况下，单粒子瞬态电流峰值和脉冲均小于常规22nm FDSOI器件，表现出良好的抗单粒子辐照能力。
以上描述仅是本发明的三个优选实施，并构成对本发明的任何限制，显然对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，但都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于22nm工艺条件的抗辐照FDSOI场效应管，自下而上包括：衬底层(1)、埋氧层(3)、Si层(4)、SiO2栅氧化层(13)、栅极(18)，该栅极(18)的两侧分别为Si3N4左侧墙(15)和右侧墙(16)，该Si层(4)内的Si3N4左侧墙(15)和右侧墙(16)的下方为两个轻掺杂源漏区(17)，靠近左侧墙(15)的埋氧层(3)上方为源区(9)，靠近右侧墙(16)的埋氧层(3)上方为漏区(10)，其特征在于：
所述衬底层(1)和埋氧层(3)之间设有P阱(2)，P阱(2)中自左向右依次插有第一浅槽隔离区(5)、第二浅槽隔离区(6)和第三浅槽隔离区(7)，该第二浅槽隔离区(6)和第三浅槽隔离区(7)位于埋氧层(3)的两侧，该第一浅槽隔离区(5)与第二浅槽隔离区(6)之间设有背栅(8)；
所述SiO2栅氧层(13)的上方设有HfO2高k栅介质层(14)；
所述源区(9)的上方设有源区抬起(11)；
所述漏区(10)的上方设有漏区抬起(12)，该漏区(10)和漏区抬起(12)中均注入Ge元素。
2.根据权利要求1所述的场效应管，其中：
所述P阱(2)中注入B离子，其浓度为1.0×1016cm-3-1.0×1017cm-3；
所述漏区(10)和漏区抬起(12)中注入Ge元素，其浓度为1.0×1019cm-3-1.0×1021cm-3。
3.根据权利要求1所述的场效应管，其中：
所述SiO2埋氧层(3)，其厚度为20-30nm；
所述HfO2高k栅介质层(14)，其厚度为1-3nm；
所述源区抬起(11)和漏区抬起(12)的厚度均为5nm-15nm。
4.一种基于22nm工艺条件的抗辐照FDSOI场效应管的制备方法，其特征在于，包括：
1)制备SOI衬底：
1a)选取两个硅片，利用干氧工艺先在第一硅片上形成埋氧层(3)，再对该第一硅片进行活化处理；
1b)对第二硅片进行H+或者He+注入，再将活化处理后的第一硅片与注入H+或者He+的第二硅片依次进行键合处理和热处理，以形成SOI衬底；
2)通过湿法刻蚀工艺去除SOI衬底上的硅层，再对去除硅层的SOI衬底进行P型离子掺杂，形成P型衬底层(1)；
3)制备背栅(8)：
3a)利用干氧工艺在埋氧层(3)上生长第一SiO2缓冲层，在该缓冲层上生长第一Si3N4保护层，并在其上旋涂光刻胶；
3b)通过曝光和刻蚀去除掉埋氧层(3)左侧部分区域以形成背栅区槽，在该背栅区槽内外延生长Si材料，并对其进行重掺杂，再去除背栅区槽外的第一SiO2缓冲层、第一Si3N4保护层和光刻胶，形成背栅(8)；
4)对埋氧层(3)下方的衬底进行P型离子重掺杂，形成P阱(2)；
5)在埋氧层(3)上外延生长硅层，并对该硅层进行掺杂处理，形成Si层(4)；
6)制备三个浅槽隔离区：
6a)利用干氧工艺在Si层(4)上生长第二SiO2缓冲层，在该第二SiO2缓冲层上生长第二Si3N4保护层，在该第二Si3N4保护层上旋涂光刻胶；
6b)通过曝光和刻蚀去除掉背栅(8)和Si层(4)两侧区域部分厚度的P阱(2)和埋氧层(3)，以形成三个浅槽隔离区槽，再在每个隔离区分别淀积SiO2材料，制备出第一浅槽隔离区(5)、第二浅槽隔离区(6)和第三浅槽隔离区(7)，并去除这三个浅槽隔离区域外的第二SiO2缓冲层、第二Si3N4保护层和光刻胶；
7)利用干氧工艺在Si层(4)上制备SiO2栅氧化层(13)，再通过射频溅射法在SiO2栅氧化层(13)上生长高k介质HfO2材料，制备出Hf02高k栅介质层(14)；
8)制备金属栅(18)：
8a)通过化学气相沉积的方法在Hf02高K栅介质层(14)上依次淀积HfN、TaN，形成厚度为1000A°-2000A°的覆盖层，再利用快速热退火方法对TaN/HfN/HfO2高K栅介质层结构进行高温退火；
8b)利用湿法刻蚀去除TaN/HfN/HfO2高K栅介质层结构中的TaN覆盖层和HfN覆盖层，在已去除掉TaN/HfN覆盖层的高K栅介质层(14)上制备出金属栅(18)；
9)制备轻掺杂源漏区(17)：
9a)利用干氧工艺在金属栅(18)两侧、Si层(4)上方生长第三SiO2缓冲层，再在该第三SiO2缓冲层上旋涂光刻胶；
9b)通过曝光在金属栅(18)两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口，再在该轻掺杂源漏区的注入窗口进行离子注入，形成轻掺杂源漏区(17)，并去除剩余的光刻胶；
10)在第三SiO2缓冲层上生长第三Si3N4保护层，并在该第三Si3N4保护层上旋涂光刻胶，再在该光刻胶上刻蚀出注入窗口，并在该窗口对第三Si3N4保护层进行反应离子刻蚀，形成Si3N4左侧墙(15)和右侧墙(16)，再去除第三SiO2缓冲层、第三Si3N4保护层和光刻胶；
11)制备源区(9)、源区抬起(11)和漏区(10)、漏区抬起(12)：
11a)利用气相外延生长方法在Si3N4左侧墙(15)和右侧墙(16)两侧、Si层(4)上方制备出源区抬起和漏区抬起区域，再在该区域上方生长第四SiO2缓冲层，并在该缓冲层上旋涂光刻胶；
11b)在该光刻胶上刻蚀出源区和漏区注入窗口，并在这两个注入窗口进行Ⅴ族元素的离子注入，形成源区(9)和源区抬起(11)；再在漏区注入窗口进行Ge元素的离子注入，形成漏区(10)和漏区抬起(12)，再去除第四SiO2缓冲层和光刻胶，完成器件的制备。
5.根据权利要求4所述的场效应管制备方法，其特征在于，所述1a)、3a)、6a)、7)和9a)中使用的干氧工艺，其温度均为1000℃-1200℃。
6.根据权利要求4所述的场效应管制备方法，其特征在于，所述7)中使用的射频溅射法，其溅射气体为氩气，交流电源的频率为5MHz-30MHz，靶材材料为HfO2。
7.根据权利要求4所述的场效应管制备方法，其特征在于，所述8a)中使用的化学气相淀积方法，其淀积温度为550℃-650℃，反应室压力为520Pa，反应物为钽粉和铪基金属，反应气体为纯度为99.999％的NH3。
8.根据权利要求4所述的场效应管制备方法，其特征在于，所述8a)中使用的快速退火方法，其温度为900℃-1100℃，退火时间为几秒-几十秒。
9.根据权利要求4所述的场效应管制备方法，其特征在于，
所述2)中掺杂的B离子浓度为1.2×1015cm-3；
所述3b)中重掺杂的B离子浓度为6×1017cm-3；
所述4)中重掺杂的B离子浓度为6×1019cm-3。
10.根据权利要求4所述的场效应管制备方法，其特征在于:
所述5)中掺杂的As离子浓度为1×1016cm-3；
所述9b)中掺杂的As离子浓度为1×1016cm-3；
所述11b)中掺杂的As离子浓度为6×1019cm-3。
CN202110893956.9A 2021-08-05 2021-08-05 基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法 Pending CN113611737A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110893956.9A CN113611737A (zh) 2021-08-05 2021-08-05 基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110893956.9A CN113611737A (zh) 2021-08-05 2021-08-05 基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法

Publications (1)

Publication Number Publication Date
CN113611737A true CN113611737A (zh) 2021-11-05

Family

ID=78306936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110893956.9A Pending CN113611737A (zh) 2021-08-05 2021-08-05 基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法

Country Status (1)

Country Link
CN (1) CN113611737A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000691A1 (en) * 2002-06-28 2004-01-01 Karsten Wieczorek SOI field effect transistor element having a recombination region and method of forming same
CN113035716A (zh) * 2021-02-08 2021-06-25 西安电子科技大学 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040000691A1 (en) * 2002-06-28 2004-01-01 Karsten Wieczorek SOI field effect transistor element having a recombination region and method of forming same
CN113035716A (zh) * 2021-02-08 2021-06-25 西安电子科技大学 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M.YOSHIMI ET AL: ""BANDGAP ENGINEERING TECHNOLOGY FOR SUPPRESSING THE SUBSTRATE-FLOATING-EFFECT IN 0.15 um SOI-MOSFETS"", 《1995 IEEE INTERNATIONAL SOI CONFERENCE PROCEEDINGS》 *
李亦琨: ""22nm 全耗尽绝缘体上硅(FDSOI)晶体管及其高灵活性研究"" *

Similar Documents

Publication Publication Date Title
KR101493301B1 (ko) 반도체 웨이퍼의 제작 방법
CN110634861B (zh) 基于智能剥离技术的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
US8822318B2 (en) Doping of semiconductor substrate through carbonless phosphorous-containing layer
TW200915434A (en) Blocking pre-amorphization of a gate electrode of a transistor
KR101824048B1 (ko) 반도체 소자 및 그의 제조 방법, 그리고 반도체 집적 회로
TW200939455A (en) Semiconductor device and its fabrication method
CN113035716B (zh) 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法
TW479281B (en) A silicon-germanium transistor and associated methods
TW480649B (en) SOI MOSFETS exhibiting reduced floating-body effects
US7524710B2 (en) Radiation-hardened silicon-on-insulator CMOS device, and method of making the same
CN111081761B (zh) 具有抗辐射加固结构的低功耗晶体管器件及其制备方法
TWI665714B (zh) 用於在ｆｄｓｏｉ技術中形成不同厚度的半導體層的製程
Cho et al. Fabrication of 50-nm gate SOI n-MOSFETs using novel plasma-doping technique
CN113161240A (zh) 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法
US20230061391A1 (en) Method for producing a superconducting vanadium silicide on a silicon layer
CN111987073B (zh) 一种基于中子辐照的抗辐照加固soi器件及其制备方法
CN113611737A (zh) 基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法
CN107154378B (zh) 绝缘层上顶层硅衬底及其制造方法
CN111952188B (zh) 具有隔离层的场效应晶体管及其制备方法
CN113964178A (zh) 具有由富陷阱层提供的电性隔离的iii-v族化合物半导体层堆叠
CN107154347B (zh) 绝缘层上顶层硅衬底及其制造方法
CN107154379B (zh) 绝缘层上顶层硅衬底及其制造方法
TW200416893A (en) Method of forming a semiconductor device having an energy absorbing layer and structure thereof
CN110854076A (zh) 一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺
CN113451216B (zh) 成套硅基抗辐射高压cmos器件集成结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211105

RJ01 Rejection of invention patent application after publication