CN113596361B - 一种基于像素内实现正负权值运算的感存算一体电路结构 - Google Patents

Abstract

本发明属于图像传感技术与集成电路技术领域，具体涉及一种基于像素内实现正负权值运算的感存算一体电路结构。本发明的电路通过正负权值选择单元模块对光照时CMOS有源像素单元模块产生的感应电流进行分流处理，再通过求和以及求差运算电路模块对电流进行运算以及转换，最后通过电压采样电路模块对电压信号进行周期性采样。相比于传统的存内计算电路，该基于像素内实现正负权值运算的感存算一体电路结构利用CMOS有源像素结构实现传感，并结合正负权值选择管和6T SRAM作为存储以及运算放大器作为计算单元，将传感与存内计算融为一体，能够极大地提高电路对传感数据的运算速度，且集成度高、结构简单、功耗低。

Description

一种基于像素内实现正负权值运算的感存算一体电路结构

技术领域

本发明属于图像传感技术与集成电路技术领域，具体涉及一种基于像素内实现正负权值运算的感存算一体电路结构。

背景技术

CMOS图像传感器的像素为有源像素传感器APS(Active Pixel Sensor)，每个像素单元中有一个光电二极管作为基本的光电转换元件，在每个像素中还包括源极跟随器MOSFET，以及用作开关和复位的MOSFET，通过对光电二极管施加光强，使其感光激发的载流子电荷信号转换成电压信号，并由模拟开关控制光电二极管的曝光操作和信号输出。但是要将传感单元与计算、存储单元结合起来会对整个系统的性能造成极大的影响。而且基于冯·诺依曼架构的传统计算系统中计算单元和存储单元物理分立,数据需要在两者之间频繁调动,造成系统功耗和速度的严重损耗。要从根本上解决该问题，需要从基础器件、电路、架构、系统等多个层面协同创新，发展存算一体的新型计算系统。

存算一体技术解决了处理器与存储器分离所导致的计算效率低,功耗高的缺点,突破了传统冯·诺依曼体系架构中的频繁数据调度造成的效率低下问题。存算一体主要分为两个方面，数字式存算一体技术和模拟式存算一体技术。数字式存算一体技术与传统计算方式类似,完成布尔逻辑功能,经过不同布尔逻辑的组合调用实现复杂的加法、乘法等计算。模拟式存算一体技术则利用欧姆定律和基尔霍夫电压定律,可以一步实现乘累加计算。目前研究的多数工作在模拟式存算一体技术方面,进展也较为迅速。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

当前，虽然现有的存算一体技术发展已经较为成熟；但是，CMOS图像传感器芯片与运算单元、存储单元为相互独立的电路模块，这种冯诺依曼结构导致其运算速度低下，并产生较大功耗、且电路集成度低。

发明内容

为了解决现有技术的问题，本发明提供了一种基于像素内实现正负权值运算的感存算一体电路结构。

本发明采用的技术方案是：

一种基于像素内实现正负权值运算的感存算一体电路结构，其特征在于，包括多列结构相同的感存算一体电路模块，每一列感存算一体电路模块包括多个沿列线依次连接的感存电路单元和一个计算电路单元，每一个感存电路单元包括CMOS有源像素电路和正负权值选择电路，计算电路单元包括求和运算电路、求差运算电路和输出电压采样电路；

所述CMOS有源像素电路用于接收外部复位输入电压，并在复位信号和外部光照控制下进行光电转换，以及将转换后的电流信号输入正负权值选择电路；

所述正负权值选择电路，包括正权值选择开关和负权值选择开关，以及与正负权值选择开关对应的存储正负权值的存储器，在存储的正负权值控制下，同一时间打开正权值选择开关和负权值选择开关中的一个，使得CMOS有源像素电路输入的电流在权值选择开关的控制下通过正负权值选择电路；

所述求和运算电路，接收同一列中所有正负权值选择电路输出的电流，并分别对通过正权值选择开关和负权值选择开关的电流进行累加，再经过电流转电压电路后分别得到正权值电压和负权值电压；

所述求差运算电路用于对权值电压和负权值电压进行求差运算，得到输出电压；

所述输出电压采样电路用于对输出电压进行采样，得到整列的输出电压。

进一步的，所述CMOS有源像素电路包括复位/曝光模块和源极跟随器，所述复位/曝光模块包括第一MOS管和光电二极管，第一MOS管的漏极接电源VDD，其栅极接收外部的周期性脉冲信号，第一MOS管的源极接光电二极管的负极，光电二极管的正极接地，第一MOS管与光电二极管的连接点接源极跟随器的栅极；源极跟随器的漏极接电源VDD，其源极接正负权值选择电路；

所述光电二极管，在第一MOS管栅极导通时负端节点进行充电，并达到电压V_D＝V_DD-V_th，V_th是第一MOS管栅极开启电压，在第一MOS管栅极关断时进行曝光，并且曝光所产生的感应电流作为整个电路曝光阶段的输入信号，并在后续过程中进行转化和分析；

所述源极跟随器，用于将光电二极管的负端电位V_D传递到源极，其源极的电位为：

V_ph＝V_D-V_gs

其中V_gs为源极跟随器的栅源电压差。

进一步的，所述正权值选择开关为正权值MOS管，负权值选择开关为负权值MOS管，正负权值选择电路的存储器为第一6T SRAM和第二6T SRAM，还包括第二MOS管；正权值MOS管的栅极与第一6T SRAM的输出连接，正权值MOS管的输入端与源极跟随器的源极连接，正权值MOS管的输出端接求和运算电路；负权值MOS管的栅极与第二6T SRAM的输出连接，负权值MOS管的输入端与源极跟随器的源极连接，负权值MOS管的输出端接求和运算电路；第二MOS管的输入端与正权值MOS管的输入端、负权值MOS管的输入端以及源极跟随器的源极连接，第二MOS管的输出端接地，第二MOS管的栅极接控制信号；第一6T SRAM和第二6T SRAM同时输出权值，所述权值包括(1,0)、(0,1)和(0,0)三种，即正权值MOS管和负权值MOS管在同一时间只有一个导通，而在权值为(0,0)均关断，同时仅在权值为(0,0)时，第二MOS管的控制信号控制第二MOS管导通。

进一步的，所述求和运算电路包括第一电阻、第二电阻、第一运算放大器和第二运算放大器，第一运算放大器和第二运算放大器的同相输入端均接地；第一运算放大器的反相输入端接负权值MOS管的输出端，负权值MOS管的输出端还通过第一电阻后接第一运算放大器的输出端；第二运算放大器的反相输入端接正权值MOS管的输出端，正权值MOS管的输出端还通过第二电阻后接第二运算放大器的输出端；第一运算放大器和第二运算放大器的输出端连接求差运算电路。

进一步的，所述求差运算电路包括第三电阻、第四电阻、第五电阻、第六电阻和第三运算放大器；第一运算放大器的输出经过第三电阻后接第三运算放大器的反相输入端，第三电阻的输出还经过第五电阻后接第三运算放大器的输出端，第二运算放大器的输出经过第四电阻后接第三运算放大器的同相输入端，第四电阻的输出经过第六电阻后接第三运算放大器的输出端，第三运算放大器输出对输入的两路信号求差后的信号。

进一步的，所述输出电压采样电路包括第三MOS管和电容，第三MOS管的输入端接第三运算放大器的输出段，第三MOS管的输出端通过电容后接地，第三MOS管的栅极在光电二极管每个周期曝光结束的时刻输入高电平脉冲信号使第三MOS管导通，第三MOS管与电容的连接点输出采样电压。

本发明的有益效果在于：本发明的基于像素内实现正负权值运算的感存算一体电路结构，通过将传统图像传感器的APS单元与6T SRAM和运算放大器电路结合起来，在一个单元内就实现了感存算一体。相比于传统的传感与存储、计算电路，该基于像素内实现正负权值运算的感存算一体电路结构，节约了面积、降低了功耗和成本。

附图说明

图1是本发明的基于像素内实现正负权值运算的感存算一体电路单个单元结构图；

图2是本发明的基于像素内实现正负权值运算的感存算一体电路阵列结构图；

图3是感存电路结构图；

图4是运算电路结构图；

图5是一个感存算单元电路的时序图；

图6是同一列线上的感存算电路的时序图；

图7是“W+”选择管打开而“W-”选择管关断时的时序图；

图8是“W-”选择管打开而“W+”选择管关断时的时序图；

图9时“W+”、“W-”选择管均关断时的时序图；

图10是使用该基于像素内实现正负权值运算的感存算一体电路来识别数字“9”的示意图；

图11是该基于像素内实现正负权值运算的感存算一体电路的工作流程图。

具体实施方式

对现有的CMOS图像传感器感存算电路进行研究时，发现CMOS图像传感器的有源像素都以大规模像素阵列的形式而存在，即像素阵列、存储单元、运算单元都是独立的电路模块。这种冯诺依曼结构将导致其面积大、运算速度低下，产生的功耗也较大。通过采用将图像传感技术、数据存储技术、数据计算技术融于一体的思想，将CMOS有源相素电路与6TSRAM存储器和运算放大器电路相结合，可以在一个像素单元内实现对数据的传感、存储和线性运算，从而实现节省存储面积、降低计算功耗和提升计算速度的目的。本发明在现有技术的基础上提出了一种基于像素内实现正负权值运算的感存算一体电路结构，实现了在一个单元内图像传感器与存储、运算功能的结合。

为实现上述目的，本发明提出一种基于像素内实现正负权值运算的感存算一体电路结构主要包括：

由复位信号控制并实现光电转换的CMOS有源像素单元模块；

实现正负权值电流分路的正负权值选择电路模块；

实现同一列线上正、负权值电流分别累加并转换成电压信号的求和运算电路模块；

将两个求和运算电路模块的输出电压相减的求差运算电路模块；

由周期与复位、曝光时间相同的脉冲信号控制的输出电压采样电路模块。

所述的CMOS有源像素单元模块，该模块由复位/曝光模块和源极跟随器等构建而成；

所述复位/曝光模块，是由输入信号和MOS管M1以及光电二极管构建而成；

所述输入信号是周期性的给MOS管M1的栅极输入高电平信号和低电平信号(输入高电平信号，对光电二极管的负端节点进行充电；输入低电平信号，对光电二极管进行曝光)；

所述MOS管M1，其实现的功能是当给复位端施加高电平信号时，MOS管M1导通；当给置位端施加低电平信号时，MOS管M1关断；

所述光电二极管，其实现的功能是光电转换，在复位时，给光电二极管的负端节点进行充电，并使其电位达到V_DD-V_th；光电二极管进入曝光周期后，外界的光照强度会改变其产生的感应电流大小，使光电二极管负端电位下降，并且感应电流越大，其负端电位下降越快；

所述源极跟随器，其实现的功能是将光电二极管的负端电位V_D传递到源极，其源极的电位为：

V_ph＝V_D-V_gs

其中V_gs为源极跟随器的栅源电压差。

所述的正负权值选择电路模块，该模块由正负权值选择管“W+”、“W-”和两组6TSRAM以及一个MOS管构建而成；

所述正负权值选择管，是由两个相同的MOS管构建而成；其中一个MOS管的权值固定为“+1”，另一个固定为“-1”；

所述6T SRAM，是由2个PMOS管和4个NMOS管构建而成的存储器，其中，T1-T4构成底层的RS触发器，用来记忆一些二进制代码；T5和T6作为模拟开关，分别控制触发器上Q和Q’；与正权值选择管相连的6T SRAM的Q点处存储了数据Q1，与负权值选择管相连的6T SRAM的Q点处存储了数据Q2；曝光时，对不同感存单元的两个6T SRAM的(Q1，Q2)分别赋予数据(1,0)、(0,1)或(0,0)，这三种情况分别实现权值为1，-1和0；权值为1时，仅有“W+”MOS管导通；权值为-1时，仅有“W-”MOS管导通；权值为0时，两个权值选择管均关闭而MOS管M2导通。

所述MOS管M2，其实现的功能是控制源随器的电流信号流向；当正负权值选择管的权值不全为零时，MOS管M2关断，电流根据权值选择流入“W+”或“W-”管，当正负权值选择管的权值均为零时，MOS管M2导通，电流通过MOS管M2直接流入地端。

所述的求和运算电路模块，该模块由两个相同的运算放大器及其电流转电压支路构建而成，其实现的功能是使负权值的列线电流和正权值的列线电流分别累加并流入左端和右端的运算放大器的电流转电压电路，通过反馈电阻，在两个运算放大器输出端分别得到电压信号V-和V+。

所述的求差运算电路模块，该模块由一个运算放大器和四个阻值满足R5/R3＝R6/R4的电阻构建而成，求和运算电路模块的输出V-和V+电压分别与运算放大器的反相输入端和同相输入端相连；其实现的功能是将运算放大器的同相输入和反相输入做差，在运放输出端得到输出电压：

V_out1＝(R₅/R₃)·[(V+)-(V-)]

所述的输出电压采样电路模块，该模块由一个MOS管和一个电容器构建而成，其中MOS管的栅极连接一个周期与有源像素单元的复位与曝光周期相同的脉冲信号；其实现的功能是在每个周期曝光结束的时刻施加一脉冲信号使MOS管导通，并使求差运算电路在曝光结束时刻的输出电压对电容器进行充电，以此实现输出电压的采样。

本发明的基于像素内实现正负权值运算的感存算一体电路结构的传感、存储和计算过程包含以下步骤：

步骤1，复位信号端输入高电平信号，使与之相连的MOS管M1导通；

步骤2，上拉电平V_DD对光电二极管进行充电，并使每个周期曝光开始前，光电二极管的负端电位均为V_DD-V_th，记光电二极管的负端电压为V_D；此时MOS管M2导通而正负权值选择管均关断，使电流信号通过MOS管M2流入地端；

步骤3，复位信号端输入低电平信号，使MOS管M1关断，V_DD停止对光电二极管进行充电；与此同时，对光电二极管进行曝光，外界的光照强度会改变光电二极管产生的感应电流大小，使其负端电位下降，并且感应电流越大，其负端电位下降越快；

步骤4，源极跟随器将光电二极管的负端电压传递到其源极，其源极电位为：

V_ph＝V_D-V_gs

步骤5，在同一条列线上，通过系统训练好的权值参数，对不同感存单元的两个6TSRAM的(Q1,Q2)分别存储数据(1,0)、(0,1)或(0,0)，使正权值选择管打开或负权值选择管打开或两管均关断，源极跟随器的电流仅流入正权值选择管或负权值选择管或地端，一个周期只能使一个MOS管导通，否则会使电流直接流入地端造成信号缺失或使电流分流不明确；

步骤6，在同一条列线上，流入负权值选择管和流入正权值选择管的电流分别进行累加，再分别流入运算求和电路的左端和右端的电流转电压电路进行信号转换，在两个运算放大器的输出端分别得到输出电压V-和V+；

步骤7，求和运算电路的两个输出电压V-和V+分别作为求差运算电路的反相输入和同相输入进行求差运算，在运算放大器的输出端得到输出电压

V_out1＝(R₅/R₃)·[(V+)-(V-)]

步骤8，MOS管M3的栅极连接一个周期与有源像素单元的复位、曝光周期相同的脉冲信号，并且在每个曝光周期结束时施加脉冲信号，此时MOS管M3导通，求差运算电路的输出Vout1对电容器进行充电，并对此刻的电压进行采样，得到一条列线的输出电压。

步骤9，对所有列线的输出电压结果进行分析。根据训练得到的权值以及所设计的电路阵列结构可以得出：不同的输入图像类别信息对应着不同的输出结果。通过一定的运算规则，可以将所有列线的输出电压结果进行分类，并将分类结果与输入图像信息的类别相对应，就可以从该输出电压结果中得到图像识别的结果。

如图1所示，在复位周期，在RST信号端1施加一个高电平的复位信号，使MOS管2导通，此时，VDD将对光电二极管3进行充电，使其负端节点充电至V_DD-V_th,其中V_th是MOS管2的阈值电压；光电二极管3充电后的电荷量为：

Q_PD＝C_PD×(V_DD-V_th)

其中C_PD为光电二极管3的PN结电容。

在复位周期，为了节省电路的功耗，“W+”和“W-”权值选择管7、8均关断而MOS管6导通，光电二极管3的充电电流通过源极跟随器5和MOS管6，直接流入地端。

在曝光周期，在RST信号端1施加一个低电平的曝光信号，使MOS管2关断，此时，VDD将停止对光电二极管3进行充电。与此同时，对有源像素单元施加光照，光电二极管3开始放电，它在复位周期存储的电荷Q_PD转换成感应电流，实现光电转换，并且光照强度越大，感应电流就越大，光电二极管的放电速度及其负端电位下降的速度也就越快。感应电流先流入源极跟随器5，然后再根据“W+”和“W-”权值选择管7、8的权值设置，选择流入“W+”选择管7或“W-”选择管8或经MOS管6流入地端。

如图2所示，在完整的一列感存算电路中，有的像素单元的感应电流流入了“W+”选择管7，有的流入了“W-”选择管8，还有的进过MOS管6流入地端。而所有流入了“W+”或“W-”选择管7、8的感应电流各自汇入一条列线上，这两条列线分别与运算放大器11、12的负端相连，并通过电流转电压电路将列线总电流转换成电压信号V+和V-，电压由以下公式得到：

|V+|＝∑(i+)×R；

|V-|＝∑(i-)×R；

其中，R为电阻R1和R2(13、14)的阻值。

电压V+和V-分别作为求差电路的同相输入和反相输入，利用理想运放虚短虚断的特性，得到运算放大器19的输出电压Vout1(20)，其值由以下公式得到：

选取阻值满足R5/R3＝R6/R4的关系，输出电压可简化为：

脉冲信号Pulse21在每个曝光周期结束的时刻对MOS管22施加一高电平脉冲信号，使其在此刻导通。MOS管22导通的瞬间，输出电压Vout1对电容器23进行充电，并获得此刻的输出电压采样信号Vout2。

如图3所示，该图展示了电路的有源像素及存储单元。每个存储单元由两个6TSRAM组成，其中，T1-T4(23～26)构成底层的RS触发器，用来记忆一些二进制代码；T5和T6(27、28)作为模拟开关，分别控制触发器上Q和Q’。不同存储单元的(Q1，Q2)在训练好的参数下，分别存储了(1,0)或(0,1)或(0,0)三种信息，将分别使“W+”选择管7打开或“W-”选择管8打开或“W+”和“W-”选择管7、8均关断且MOS管6导通。

如图4所示，电路的运算单元由两组求和电路、一个求差电路以及一个电压采样电路构建而成。根据采样电压可以反推出该列上每个像素单元所受光照强度的大小，采样电压的绝对值越小，光照强度越大。

如图5所示，该图展示的是一个权值为1的单元的时序图。这个单元“W-”选择管关断，故|V-|一直为0，继而|V+|和|Vout1|拥有与V_PD类似的波形。在每个曝光周期结束的时刻，对MOS管22施加脉冲信号Pulse21，使MOS管22导通并使|Vout1|对电容器充电并采样输出电压，电压幅度等于|Vout1|在曝光结束时刻的电压值。

如图6所示，在一条列总线上，有的单元权值为1，有的为-1，还有的为0。权值为0的单元的电压、电流不进入运算模块，而权值为1或-1的单元的电流分别累加并转换成电压信号V+和V-，|V+|和|V-|由下列公式得到：

因为权值仅为1、-1或0，使用该式可以有效的把一条列总线上权值为1或-1的信号累加起来，并完成最后的采样。

如图7、8、9所示，这三张图分别表示一个单元权值为1、-1和0时的时序图。

图10是使用该基于像素内实现正负权值运算的感存算一体电路结构来识别数字9的示意图。首先将带有数字9的图片划分为和该电路阵列规模一致的n×n个单元，图片的每个单元与阵列的每个单元一一映射并在每个曝光周期得到对应的感应电流。不同列线的感应电流经运算电路得到该列线的运算结果，将整个电路阵列的数据再经过处理和分析，最终得到识别结果“9”。

图11是本发明提出的基于像素内实现正负权值运算的感存算一体电路结构操作流程图，包括：

步骤1，复位信号端输入高电平信号，使与之相连的MOS管M1导通；

步骤2，上拉电平V_DD对光电二极管进行充电，并使每个周期曝光开始前，光电二极管的负端电位均为V_DD-V_th，记光电二极管的负端电压为V_D；此时MOS管M2导通而正负权值选择管均关断，使电流信号通过MOS管M2流入地端；

步骤3，复位信号端输入低电平信号，MOS管M1关断，V_DD停止对光电二极管进行充电；与此同时，对光电二极管进行曝光，外界的光照强度会改变光电二极管产生的感应电流大小，使其负端电位下降，并且感应电流越大，其负端电位下降越快；

步骤4，源极跟随器将光电二极管的负端电压传递到其源极，其源极电位为V_ph，在同一条列线上，通过系统训练好的权值参数，对不同感存单元的两个6T SRAM的(Q1,Q2)分别存储数据(1,0)、(0,1)或(0,0)，使正权值选择管打开或负权值选择管打开或两管均关断；

步骤5，在同一条列线上，流入负权值选择管和流入正权值选择管的电流分别进行累加；

步骤6，累加电流分别流入运算求和电路的左端和右端的电流转电压电路进行信号转换，在两个运算放大器的输出端分别得到输出电压V-和V+；

步骤7，求和运算电路的两个输出电压V-和V+分别作为求差运算电路的反相输入和同相输入进行求差运算，在运算放大器的输出端得到输出电压为：

V_out1＝(R₅/R₃)·[(V+)-(V-)]

步骤8，MOS管M3的栅极连接一个周期与有源像素单元的复位曝光周期相同的脉冲信号，并且在每个曝光周期结束时施加脉冲信号，此时MOS管M3导通，求差运算电路的输出Vout1对电容进行充电，并对此刻的电压进行采样，得到各列的输出电压采样。

步骤9，对所有列线的输出电压结果进行分析。根据训练得到的权值以及所设计的电路阵列结构可以得出：不同的输入图像类别信息对应着不同的输出结果。通过一定的运算规则，可以将所有列线的输出电压结果进行分类，并将分类结果与输入图像信息的类别相对应，就可以从该输出电压结果中得到图像识别的结果。

Claims (1)

1.一种基于像素内实现正负权值运算的感存算一体电路结构，其特征在于，包括多列结构相同的感存算一体电路模块，每一列感存算一体电路模块包括多个沿列线依次连接的感存电路单元和一个计算电路单元，每一个感存电路单元包括CMOS有源像素电路和正负权值选择电路，计算电路单元包括求和运算电路、求差运算电路和输出电压采样电路；

所述CMOS有源像素电路用于接收外部复位输入电压，并在复位信号以及外部光照控制下进行光电转换，以及将转换后的电流信号输入正负权值选择电路；

所述正负权值选择电路，包括正权值选择开关和负权值选择开关，以及与正负权值选择开关对应的存储正负权值的存储器，在存储的正负权值控制下，同一时间打开正权值选择开关和负权值选择开关中的一个，使得CMOS有源像素电路输入的电流在权值选择开关的控制下通过正负权值选择电路；

所述求和运算电路，接收同一列中所有正负权值选择电路输出的电流，并分别对通过正权值选择开关和负权值选择开关的电流进行累加，再经过电流转电压电路后分别得到正权值电压和负权值电压；

所述求差运算电路用于对权值电压和负权值电压进行求差运算，得到输出电压；

所述输出电压采样电路用于对输出电压进行采样，得到整列的输出电压；

所述CMOS有源像素电路包括复位/曝光模块和源极跟随器，所述复位/曝光模块包括第一MOS管和光电二极管，第一MOS管的漏极接电源VDD，其栅极接收外部的周期性脉冲信号，第一MOS管的源极接光电二极管的负极，光电二极管的正极接地，第一MOS管与光电二极管的连接点接源极跟随器的栅极；源极跟随器的漏极接电源VDD，其源极接正负权值选择电路；

所述光电二极管，在第一MOS管栅极导通时负端节点进行充电，并达到电压V_D＝V_DD-V_th，V_th是第一MOS管栅极开启电压，在第一MOS管栅极关断时进行曝光，并且曝光所产生的感应电流作为整个电路曝光阶段的输入信号，并在后续过程中进行转化和分析；

所述源极跟随器，用于将光电二极管的负端电位V_D传递到源极，其源极的电位为：

V_ph＝V_D-V_gs

其中V_gs为源极跟随器的栅源电压差；

所述正权值选择开关为正权值MOS管，负权值选择开关为负权值MOS管，正负权值选择电路的存储器为第一6T SRAM和第二6T SRAM，还包括第二MOS管；正权值MOS管的栅极与第一6T SRAM的输出连接，正权值MOS管的输入端与源极跟随器的源极连接，正权值MOS管的输出端接求和运算电路；负权值MOS管的栅极与第二6T SRAM的输出连接，负权值MOS管的输入端与源极跟随器的源极连接，负权值MOS管的输出端接求和运算电路；第二MOS管的输入端与正权值MOS管的输入端、负权值MOS管的输入端以及源极跟随器的源极连接，第二MOS管的输出端接地，第二MOS管的栅极接控制信号；第一6T SRAM和第二6T SRAM同时输出权值，所述权值包括(1,0)、(0,1)和(0,0)三种，即正权值MOS管和负权值MOS管在同一时间只有一个导通，而在权值为(0,0)均关断，同时仅在权值为(0,0)时，第二MOS管的控制信号控制第二MOS管导通；

所述求和运算电路包括第一电阻、第二电阻、第一运算放大器和第二运算放大器，第一运算放大器和第二运算放大器的同相输入端均接地；第一运算放大器的反相输入端接负权值MOS管的输出端，负权值MOS管的输出端还通过第一电阻后接第一运算放大器的输出端；第二运算放大器的反相输入端接正权值MOS管的输出端，正权值MOS管的输出端还通过第二电阻后接第二运算放大器的输出端；第一运算放大器和第二运算放大器的输出端连接求差运算电路；

所述求差运算电路包括第三电阻、第四电阻、第五电阻、第六电阻和第三运算放大器；第一运算放大器的输出经过第三电阻后接第三运算放大器的反相输入端，第三电阻的输出还经过第五电阻后接第三运算放大器的输出端，第二运算放大器的输出经过第四电阻后接第三运算放大器的同相输入端，第四电阻的输出经过第六电阻后接第三运算放大器的输出端，第三运算放大器输出对输入的两路信号求差后的信号；

所述输出电压采样电路包括第三MOS管和电容，第三MOS管的输入端接第三运算放大器的输出段，第三MOS管的输出端通过电容后接地，第三MOS管的栅极在光电二极管每个周期曝光结束的时刻输入高电平脉冲信号使第三MOS管导通，第三MOS管与电容的连接点输出采样电压。

Images