CN113592093A

CN113592093A - 量子态制备电路生成方法、装置、量子操作芯片及设备

Info

Publication number: CN113592093A
Application number: CN202110879983.0A
Authority: CN
Inventors: 袁佩; 杨帅; 田国敬; 孙晓明; 张胜誉
Original assignee: Tencent Technology Shenzhen Co Ltd
Current assignee: Tencent Technology Shenzhen Co Ltd
Priority date: 2021-08-02
Filing date: 2021-08-02
Publication date: 2021-11-02
Anticipated expiration: 2041-08-02
Also published as: EP4152215A1; EP4152215A4; WO2023010694A1; US20230081903A1; JP7389268B2; JP2023541741A; CN113592093B

Abstract

本申请公开了一种量子态制备电路生成方法、装置、量子操作芯片及设备，涉及量子技术领域。所述量子态制备电路生成方法包括：获取目标向量；生成将所述目标向量制备到N个量子比特上的中间制备电路，所述中间制备电路包括N个量子比特均匀控制门；N为大于或者等于2的整数；将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，得到将所述目标向量制备到所述N个量子比特上的量子态制备电路。本申请能够降低量子态制备电路的深度。

Description

量子态制备电路生成方法、装置、量子操作芯片及设备

技术领域

本申请实施例涉及量子技术领域，特别涉及一种量子态制备电路生成方法、装置、量子操作芯片及设备。

背景技术

量子态制备，是指将经典信息加载到量子计算器件中的过程。

量子系统的物理实现具有退相干性，也就是说，量子系统的相干性会随着时间逐渐消失，最终会退化为经典系统。为了防止退相干，需要设计执行时间尽可能小的量子电路。

目前已实现的量子态制备电路的电路深度为O(2^N)，N为量子比特数，对于量子系统来说，该量子态制备电路的深度还具有较大的改进空间。

发明内容

本申请实施例提供了一种量子态制备方法、装置、量子操作芯片及设备，能够构建出电路深度接近理论深度下界的量子态制备电路。所述技术方案如下：

根据本申请实施例的一个方面，提供了一种量子态制备电路生成方法，所述方法包括：

获取目标向量；

生成将所述目标向量制备到N个量子比特上的中间制备电路，所述中间制备电路包括N个量子比特均匀控制门；N为大于或者等于2的整数；

将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，得到将所述目标向量制备到所述N个量子比特上的量子态制备电路；

其中，所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现；所述第一类型酉算子用于对n个量子比特的前一量子态进行相移，所述第二类型酉算子用于将所述n个量子比特中的后r_t个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态；所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特，1≤r_t＜n≤N，且r_t、n为整数。

根据本申请实施例的一个方面，提供了一种量子态制备方法，所述方法包括：

获取量子态制备电路；所述量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中，将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的；所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现；所述第一类型酉算子用于对n个量子比特的前一量子态进行相移，所述第二类型酉算子用于将所述n个量子比特中的后r_t个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态；所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特，1≤r_t＜n≤N，且r_t、n为整数；

在包含N个量子比特的量子计算器件上执行所述量子态制备电路。

根据本申请实施例的一个方面，提供了一种量子态制备电路生成装置，所述装置包括：

向量获取模块，用于获取目标向量；

中间电路生成模块，用于生成将所述目标向量制备到N个量子比特上的中间制备电路，所述中间制备电路包括N个量子比特均匀控制门；N为大于或者等于2的整数；

制备电路生成模块，用于将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，得到将所述目标向量制备到所述N个量子比特上的量子态制备电路；

根据本申请实施例的一个方面，提供了一种量子态制备装置，所述装置包括：

电路获取模块，用于获取量子态制备电路；所述量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中，将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的；所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现；所述第一类型酉算子用于对n个量子比特的前一量子态进行相移，所述第二类型酉算子用于将所述n个量子比特中的后r_t个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态；所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特，1≤r_t＜n≤N，且r_t、n为整数；

电路执行模块，用于在包含N个量子比特的量子计算器件上执行所述量子态制备电路。

根据本申请实施例的一个方面，提供了一种量子操作芯片，所述量子操作芯片用于实现如上所述的量子态制备电路生成方法或者量子态制备方法。

根据本申请实施例的一个方面，提供了一种计算机设备，所述计算机设备中包含如上所述的量子操作芯片。

本申请实施例提供的技术方案至少包括如下有益效果：

在由N个量子比特均匀控制门构成的中间制备电路的基础上，将每个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，通过第一类型酉算子和第二类型酉算子，采用递归方式实现对角酉矩阵量子电路，从而能够降低量子态制备电路的深度。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个实施例提供的方案应用场景的示意图；

图2是本申请一个实施例提供的量子态制备电路生成方法的流程图；

图3是图2所示实施例涉及的中间制备电路的框架图；

图4是本申请一个实施例提供的量子态制备电路生成方法的流程图；

图5是图4所示实施例涉及的对角酉矩阵电路设计框架图；

图6是图4所示实施例涉及的算子

的构造示意图；

图7本申请一个实施例提供的量子态制备方法的流程图；

图8本申请一个实施例提供的量子态制备电路生成装置的框图；

图9本申请一个实施例提供的量子态制备装置的框图；

图10是本申请一个实施例提供的计算机设备的结构框图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

在对本申请实施例进行介绍说明之前，首先对本申请中涉及的一些名词进行解释说明。

1)量子计算(Quantum Computation)：利用量子态的叠加和纠缠等性质快速完成计算任务的一种计算方式。

2)量子比特(Qubit)：量子信息的承载形式。

3)量子操作(Quantum Operation)：对量子比特进行操纵，从而对量子比特承载的量子信息进行处理。常见的量子操作有泡利X、Y、Z变换(或写作σ_x、σ_y、σ_z)，哈达玛变换(H)，受控泡利X变换，即可控非门CNOT等。只使用单比特操作和两比特操作，可完成任意的量子计算，下文中部分位置简写为操作。

4)量子电路(QuantumCircuit)：量子计算的一种描述模型，由量子比特以及在量子比特上的量子操作组成。量子电路由一系列量子门序列组成，并由量子门完成计算。

5)量子计算器件(Quantum Computing Device)：执行量子计算的物理装置。

6)无辅助比特的量子态制备：无辅助比特的量子态制备问题的定义如下：给定任意满足||v||₂＝1的复向量

给定初始态

在无辅助比特的情况下制备N比特的量子态：

其中{|k>：k＝0，1，...，2^N-1}是量子系统的一组计算基。在量子态制备电路设计中，允许使用任意单比特量子门和CNOT门。

表示长度为2^N的复向量的集合。在量子计算中，长度为2^N的单位向量可以被制备在N量子比特的量子态中。

目前有研究表明，量子态制备电路的深度下界为Ω(2^N/N)。其中，Ω(·)为渐进下界符号，

的含义为，存在常数c＞0和N₀＞0，对于任意N≥N₀，f(N)满足

7)基本符号：为便于理解，本申请定义以下基本符号：

[n]表示集合{1，2，...，n}。

表示二元域。对于任意x＝(x₁，...，x_n)^T，y＝(y₁，...，y_n)^T∈{0，1}ⁿ，

且内积

其中加法与乘法均定义在二元域上。0ⁿ和1ⁿ分别表示长度为n且元素为全0和全1的向量。{0，1}ⁿ是长度为n且由0或者1组成的向量的集合。在某些情况下，{0，1}ⁿ也表示长度为n的比特串的集合。e_i表示第i个元素为1，其它元素为0的向量。

本申请涉及的一些基本量子门如下述表1所示，其中，

为实数集。

表1

8)单比特量子门的分解。对于任意单比特量子门

存在实数

U可以被分解为如下形式：

9)i-格雷码圈(i-Gray code cycle)。格雷码圈是{0，1}ⁿ中所有n-比特串(即具有n个比特的比特串)的一个序列，满足相邻两个比特串恰好有一个比特不相同，且第一个和最后一个比特串恰好有一个比特不相同。

格雷码圈的构造并不唯一。对于任意i∈[n]，令

表示n比特串序列，且对于任意i∈[n]，

对于任意j∈{2，3，...，2ⁿ}，h_ij表示

和

不同的比特的下标，令h_i1表示

和

不同的比特的下标，则有：

上述二进制码

即为格雷码圈。在本申请实施例中，可以称上述的比特串序列

为(i，n)-格雷码圈，也可以简称为i-格雷码圈。

请参考图1，其示出了本申请一个实施例提供的方案应用场景的示意图。如图1所示，该应用场景可以是超导量子计算平台，该应用场景包括：量子计算器件11、稀释制冷机12、控制设备13和计算机14。

量子计算器件11是一种作用在物理量子比特上的电路，量子计算器件11可以实现成为量子芯片，如处于绝对零度附近的超导量子芯片。稀释制冷机12用于为超导量子芯片提供绝对零度的环境。

控制设备13用于对量子计算器件11进行控制，计算机14用于对控制设备13进行控制。例如，编写好的量子程序经过计算机14中的软件编译成指令发送给控制设备13(如电子/微波控制系统)，控制设备13将上述指令转换为电子/微波控制信号输入到稀释制冷机12，控制处于小于10mK温度的超导量子比特。读取的过程则与之相反，读取波形被输送到量子计算器件11。

在对本申请方法实施例进行介绍说明之前，先对该方法的运行环境进行介绍说明。本申请实施例提供的量子态制备电路生成或者量子态制备方法，其可以由经典计算机(如PC(Personal Computer，个人计算机))执行实现，也可以在经典计算机和量子计算机的混合设备环境下执行。

在下述方法实施例中，为了便于说明，仅以各步骤的执行主体为计算机设备进行介绍说明。应当理解的是，该计算机设备可以是经典计算机，也可以包括经典计算机和量子计算机的混合执行环境，本申请实施例对此不作限定。

请参考图2，其示出了本申请一个实施例提供的量子态制备电路生成方法的流程图。该方法各步骤的执行主体可以是计算机设备。该方法可以包括如下几个步骤：

步骤21，获取目标向量。

步骤22，生成将目标向量制备到N个量子比特上的中间制备电路，中间制备电路包括N个量子比特均匀控制门；N为大于或者等于2的整数。

在本申请实施例中，对于给定的目标向量，可以生成一个由N个量子比特均匀控制门构成的，位于N个量子比特上的中间制备电路。

需要说明的是，上述中间制备电路被执行时，可以实现将目标向量制备到N个量子比特上，目前研究表明，上述中间制备电路的电路深度为O(2^N)。

步骤23，将N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，得到将目标向量制备到N个量子比特上的量子态制备电路。

其中，对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现；第一类型酉算子用于对n个量子比特的前一量子态进行相移，第二类型酉算子用于将n个量子比特中的后r_t个量子比特恢复至输入对角酉矩阵量子电路时的量子态；n个量子比特是对角酉矩阵量子电路对应的量子比特，1≤r_t＜n≤N，且r_t、n为整数。

在本申请实施例中，上述中间制备电路的框架图可以如图3所示。

在图3所示的，涉及N个量子比特的量子态制备电路框架中，电路的初始状态为

对于任意n∈[N]，V_n表示第n个量子比特的均匀控制门。

由等式(1)可知，任意n量子比特的均匀控制门V_n的对角子矩阵可以作如下分解：

因此，均匀控制门V_n可以分解为如下形式：

其中

表示n-1量子比特的单位算子(其中，

表示规模为2n-1×2n-1的单位矩阵，在量子计算中，2^n-1×2^n-1规模的算子可以在n-1个量子比特上实现，因此称之为n-1量子比特的单位算子)。因此，将S和H门合并为一个单比特门，忽略一个全局相位，任意n量子比特均匀控制门可由3个n量子比特对角酉矩阵Λ_n和两个单比特门构成。令D(n)表示无辅助比特时，实现Λ_n的量子电路深度。V₁，...，V_N的全局相位可仅由一个单比特相位门实现。由图1电路框架可知，任意N比特量子态制备电路的电路深度为：

由此可见，在无辅助比特的情况下，只要设计出对角酉矩阵Λ_n的深度为O(2ⁿ/n)量子电路，就可以直接得到深度为

的量子态制备电路。

而本申请所示的方案，通过将上述Λ_n转化为对角酉矩阵量子电路和单比特门，并且，通过第一类型酉算子和第二类型酉算子，按照递归方式实现对角酉矩阵量子电路，从而降低量子态制备电路的电路深度。

综上所述，本申请实施例所示的方案，在由N个量子比特均匀控制门构成的中间制备电路的基础上，将每个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，通过第一类型酉算子和第二类型酉算子，采用递归方式实现对角酉矩阵量子电路，从而能够降低量子态制备电路的深度。

请参考图4，其示出了本申请一个实施例提供的量子态制备电路生成方法的流程图。该方法各步骤的执行主体可以是计算机设备。该方法可以包括如下几个步骤：

步骤401，获取目标向量。

本申请实施例所示的方案是量子算法中的一个基本步骤，其中，优化量子态制备电路的深度，有助于优化量子算法的电路深度。量子态制备广泛应用于量子机器学习算法中，比如在量子支持向量机、量子最小二乘拟合、玻尔兹曼机、量子线性方程组求解等机器学习算法中，需要将经典数据读取到量子设备中，即实现将数据向量(即上述目标向量)

编码为量子态

该步骤即为量子态制备。在这些量子算法中，最主要的花费即为量子态制备步骤的花费。因此优化量子态制备电路可以直接得到量子机器学习算法的优化电路。

步骤402，生成将目标向量制备到N个量子比特上的中间制备电路，中间制备电路包括N个量子比特均匀控制门；N为大于或者等于2的整数。

其中，中间制备电路的框架可以如图3所示，此处不再赘述。

在获得中间制备电路之后，即可以将N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，得到将目标向量制备到N个量子比特上的量子态制备电路。

其中，由表1可知，对角酉矩阵Λ_n的作用是在计算基中的每个向量|x>上，实现如下变换：

|x>→e^iθ(x)|x>，

假设能够实现如下两个任务：

对于任意s∈{0，1}ⁿ-{0ⁿ}，其中，{0，1}ⁿ表示所有长度n的比特串的集合，{0，1}ⁿ-{0ⁿ}表示除了0ⁿ以外所有长度为n的比特串的集合。当x满足<s，x>＝1时，对基向量|x>进行α_s的相移，即：

找到{α_s：s∈{0，1}ⁿ-{0ⁿ}}满足：

对于所有s∈{0，1}ⁿ-{0ⁿ}，将变换

所对应的量子电路排列起来可以实现Λ_n：

基于以上原理，将N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门的方式可以参考后续步骤。

步骤403，将目标对角酉矩阵对应的n个量子比特划分为前r_c个量子比特以及后r_t个量子比特。

其中，r_c的数值为

r_t的数值为

目标对角酉矩阵是对任一量子比特均匀控制门分解得到的量子比特对角酉矩阵。

步骤404，将目标对角酉矩阵转化为l个第一类型酉算子、一个第二类型酉算子以及对应前r_c个量子比特的第一对角酉矩阵。

其中，

且l为整数。

步骤405，以递归的方式，将第一对角酉矩阵作为新的目标对角酉矩阵并转化为第一类型酉算子、第二类型酉算子以及新的第一对角酉矩阵。

请参考图5，其示出了本申请实施例涉及的对角酉矩阵电路设计框架图。如图5所示，无辅助比特的对角酉矩阵Λ_n的量子电路框架中，

且

对于任意k∈[l]，算子

均电路深度为

算子

的电路深度为

如图5所述，n量子比特的工作寄存器被划分为两部分：控制寄存器由前r_c个量子比特组成，目标寄存器由后r_t个量子比特组成。对角酉矩阵Λ_n的量子电路由下面的算子组成：

1)n-量子比特的酉算子

即上述第一类型酉算子；算子的构造将在本申请实施例后续内容中介绍。

2)r_t-量子比特的酉算子

即上述第二类型酉算子，用于将目标寄存器还原到其初始状态。也就是说，目标寄存器的量子态在电路执行过程中会发生改变，但是随着电路的执行，其会变化为输入时的状态。

3)r_c-量子比特的对角酉矩阵算子

该算子按照与Λ_n类似的方式递归实现，直至不存在未实现的对角酉矩阵。

上述参数的定义如下：

下面将讨论图5的电路框架中的算子功能。在本申请实施例中，将讨论在任意计算基下算子的功能。任意计算基定义如下：

其中，x_control表示

x_target表示

本申请实施例首先介绍该量子电路构造的基本思想。为了方便描述，将“在量子比特上生成量子态|<s，x>>”称作“在量子比特上生成比特串s”。将n-比特串s∈{0，1}ⁿ-{0ⁿ}划分为两部分，s＝ct，其中c被称作r_c比特前缀，t被称作r_t比特的后缀。

在本申请实施例中，可以生成所有除了0ⁿ以外的n比特串。将

个后缀划分为l个集合T⁽¹⁾，T⁽²⁾，...，T^(l)，每个集合大小为r_t且集合中的串在有限域

上线性无关，并且允许集合之间有元素重合。其中，

个后缀是指在{0，1}ⁿ-{0ⁿ}中所有比特串除

以外的后缀。其中，l个酉算子

对应l个生成阶段，在第k∈[l]个生成阶段中，在目标寄存器的每个量子比特上分别生成以T^(k)中的串为后缀的所有比特串。

集合T^(k)的线性无关性能够保证阶段间的转换可以在低深度的电路中实现。在前l个阶段结束后，递归地生成后缀为

的比特串，即

为了更清楚地描述各算子功能，首先引入一些基本符号。

定义

个满足下述两个性质的集合T⁽¹⁾，T⁽²⁾，...，T^(l)：

1)对于每个k∈[l]，集合

在有限域

上线性无关；

2)集合T⁽¹⁾，T⁽²⁾，...，T^(l)能够覆盖集合

即

集合T⁽¹⁾，T⁽²⁾，...，T^(l)的构造将在本申请后续内容中介绍。对于每个k∈[l]∪{0}，定义rt比特的量子态：

也就是说y⁽⁰⁾和x_target相同，

是与

相关的线性函数。下面定义不相交的集合F₁，F₂，...，F_l：

对于任意i≠j∈[l]，集合F₁，F₂，...，F_l满足

并且，

下面给出算子

和

的作用效果，并介绍算子的构造。

对于任意k∈[l]，

其中α_s由等式(4)确定。算子

有两个作用：一是在k-1阶段的基础上引入相位，即

二是从k-1步过渡到k步。

算子

作用在目标寄存器上，其将后缀对应的量子态还原到输入状态(等式(8)中的y^(l)是由后缀定义的，因此称|y^(l)>为后缀对应的量子态)，即，

算子

是一个r_c量子比特的对角矩阵，满足

其中，算子

被可递归地实现。

其中，等式(10)是r_c量子比特的对角酉矩阵

的定义。在后续电路构造中，

是实现Λn的电路中的一个模块，

所对应的量子电路构造还未知。所谓递归地实现

是指如下过程：

在后续的构造中n量子比特对角酉矩阵Λ_n的电路可分为两部分，一部分是已经设计好的电路，另一部分是未设计好的r_c(＜n)量子比特的对角酉矩阵

对角酉矩阵

可以利用Λ_n的电路实现方式来实现，即

均电路也可分为两部分，一部分是已经设计好的电路，另一部分是未设计好的

量子比特的对角酉矩阵

对角酉矩阵

则可以通过类似的方法继续做下去，一直做到电路中不存在未设计好的矩阵为止。

对于任何输入量子态|x>，量子电路可实现如下变换：

已知存在一个实数α＞0，算子

的电路深度至多为

且存在一个实数β＞0，使得算子

的电路深度至多为β·r_t/log r_t。

因此D(n)满足下面递推式：

由上述递推式，D(n)＝O(2ⁿ/n)。

其中，第一类型酉算子包含生成酉算子和格雷路径酉算子；生成酉算子用于在后rt个量子比特上，将计算基转化为有限域上的可逆线性变化；格雷路径酉算子用于通过比特数为r_c的格雷码圈实现对n个量子比特的量子态的相移。

请参考图6，其示出了本申请实施例涉及的算子

的构造示意图。如图6所示，算子

由两个阶段组成：生成阶段和Gray路径阶段。

其中，生成酉算子用于通过比特串集合T对后r_t个量子比特的量子态进行更新；比特串集合T中包含长度为r_t的，由0和1元素构成的比特串，且比特串集合T中包含的各个比特串之间线性无关。

其中，生成酉算子由可控非门CNOT实现；生成酉算子的深度为O(r_t/log r_t)。

在本申请实施例中，第二类型酉算子由深度为O(r_t/log r_t)的CNOT实现。

在生成阶段，本申请实现算子

满足：

其中，y^(k-1)和y^(k)定义在等式(5)，分别由集合T^(k-1)和T^(k)确定。对于k∈[l]∪{0}，回顾T^(k)的定义

固定集合中元素的顺序，对于任意k∈[l]，定义矩阵

当k＝0时，

因此向量y^(k)可以被写作：

因为

在有限域

上是线性无关的，因此

在有限域

上是可逆的。定义酉算子：

其中等式右边的矩阵向量乘法定义在有限域

上。由等式(12)可得：

满足等式(11)。并且，

将计算基转化为有限域

上的可逆线性变换。因此，假设U是对计算基进行置换的酉矩阵，并且作为计算基上的映射，U是有限域

上的可逆线性变换。那么在无辅助比特的情况下，U可以被电路深度至多为O(n/log n)的CNOT量子电路实现。

也就是说，在无辅助比特情况下，生成阶段

可由深度为O(r_t/log r_t)的CNOT电路实现。

和算子

的讨论类似，算子

可以被定义为：

那么，

因此算子

是有限域

上的可逆线性变换，因此，在无辅助比特情况下，算子

可由深度为O(r_t/log r_t)的CNOT电路实现。

此外，在本申请中，存在集合

对于某个整数

满足以下三个性质：

1)对于任意i∈[l]，|T⁽ⁱ⁾|＝r_t；

2)对于任意

中的布尔向量在有限域

上线性无关；

3)

其中，对于任意n-比特向量

定义集合

首先构造集合

满足

且

令

对于t∈[r_t]，它的k比特二进制表示为t_kt_k-1…t₂t₁，其中t₁，…，t_k∈{0，1}且满足

我们用上划线来表示整数对应的列向量，即：

定义k×r_t规模的布尔矩阵H，由向量

组成，即：

k维单位矩阵

是矩阵H的一个子矩阵，因此rank(H)＝k。定义集合：

对于每个

Hx的最后一个比特是0或1，因此

同样的，对于任意

L^(b)中向量x满足Hx每个比特都为b，而A^(b)中向量x满足Hx最后一个比特为b，因此

下面证明

且

对于任意y∈A⁽⁰⁾-L⁽⁰⁾，考虑

因为

满足

且t_k-1…t₁≠0^k-1，所以：

因此1≤t≤r_t，可以利用

得到下面的等式：

因此

也就是说，对于任意y∈A⁽⁰⁾-L⁽⁰⁾，存在一个x∈L⁽⁰⁾，对于某个整数t∈[r_t]，满足

所以，

对于任意y∈A⁽¹⁾-L⁽¹⁾，考虑

满足

且t_k-1…t₁≠1^k-1。其对应的整数t的大小可能会超出[r_t]的范围，为了处理这种情况，定义

(并且t′是向量

对应的整数)。现在

且t′_k-1…t′₁≠0^k-1，因此t′∈[r_t]。所以同样可以得到

从而得到：

所以，

并且，

令L＝L⁽⁰⁾∪L⁽¹⁾，则有：

回顾矩阵H的性质：在有限域

上，rank(H)＝k。因此对于任意

解集L^(b)的大小

因此

由于已经构造了集合L，它满足集合大小至多为

且

现在利用集合L构造满足上述三个性质的集合。

由于0^k是Hx＝0^k的一个解，故满足

注意到集合

中的向量是线性无关的。对于任意x∈L且x≠0^k，构造两个线性无关的布尔向量集合

和

因为在有限域

上

故可以从S_x中挑选出r_t-1个线性无关的向量组成集合

令

不难验证，如果对于某个整数j∈[r_t]满足x＝e_j，那么

如果

那么存在整数j∈[r_t]，

无论是哪一种情况，集合

中的向量都是线性无关的，并且满足

因此对于任意b∈{0，1}，可以通过向集合

中添加向量的方式，将其拓展为大小为r_t的线性无关集合

前面已经证明

因此，

将集合

知

合并在一起，作为构造的集合T⁽¹⁾，T⁽²⁾，...，T^(l)。

因为

且

所以集合的总个数为

每一个集合由r_t个线性无关的向量组成，并且所有集合的并集恰好为

其中，格雷路径酉算子用于基于格雷码圈和比特串集合F对n个量子比特的量子态进行更新；

比特串集合F中包含的比特串以比特串集合T中的比特串为后缀，并以长度为r_c且由0和1元素构成的比特串为前缀；

其中，l个第一类型酉算子分别对应的比特串集合F不相交。

其中，格雷路径酉算子包含

个阶段；

个阶段中的第1个阶段由第一旋转门实现；第一旋转门用于当第一比特串属于比特串集合F时，在后r_t个量子比特中的第i个量子比特上执行第一比特串对应的旋转操作；第一比特串是对于i∈[r_t]，以长度为r_c的0元素构成的比特串为前缀，并以比特串集合T中的第i个比特串为后缀的比特串；

个阶段中的第p个阶段由第一CNOT以及第二旋转门实现，

对于i∈[r_t]，第一CNOT的控制位在前r_c个量子比特中的第h_ip个比特上，第一CNOT的目标位在后r_t个量子比特中的第i个量子比特上；h_ip是格雷码圈中的第p-1个比特串和第p个比特串中不同比特元素的位序；第二旋转门用于当第二比特串属于比特串集合F时，在后r_t个量子比特中的第i个量子比特上执行第二比特串对应的旋转操作；第二比特串是以格雷码圈中的第p个比特串为前缀，并以比特串集合T中的第i个比特串为后缀的比特串；

个阶段中的最后一个阶段由第二CNOT实现；对于i∈[r_t]，第二CNOT的控制位在前r_c个量子比特中的第h_i1个比特上，第二CNOT的目标位在后r_t个量子比特中的第i个量子比特上；h_ip是格雷码圈中的第1个比特串和最后一个比特串中不同比特元素的位序。

在本申请实施例中，格雷路径酉算子的深度为

在Gray路径阶段，实现算子U_GrayPatg，满足：

其中k∈[l]，且F_k定义在等式(6)。

对于任意i∈[r_t]，令

表示比特数为r_c的i-格雷码圈，且对于任意i∈[r_t]，

对于任意

表示

和

不同的比特的下标，令h_i1表示

和

不同的比特的下标。对于r_c比特的i-格雷码圈，h_ij的定义如下：

本阶段包含

个阶段。

阶段1由旋转门构成。对于任意i∈[r_t]，如果比特串

电路C₁将旋转

作用在目标寄存器的第i个比特上，其中

定义在等式(4)。

在阶段

电路C_p由两个步骤组成：

步骤p.1由CNOT门构成。对于每个i∈[r_t]，CNOT门的控制位在控制寄存器的第h_ip个比特，目标位在目标寄存器的第i个比特；

步骤p.2由旋转门构成。对于每个i∈[r_t]，如果

则在目标寄存器的第i个比特上作用旋转

阶段

由CNOT门构成。对于每个i∈[r_t]，CNOT门的控制位在控制寄存器的第h_i1个比特，目标位在目标寄存器的第i个比特。

上述电路的深度为

且实现了Gray路径阶段U_GrayPath(等式(15))。

证明：对于每个

定义集合

由等式(6)中F_k的定义，集合

满足：

其中

下面逐步验证利用

如何实现Gray路径阶段U_GrayPath。

下面分析上述电路的电路深度。阶段1由作用在目标寄存器中不同比特上的旋转门构成，因此它可以在一层电路中实现。在每个阶段

因为

和

仅有一个比特不同，因此从函数

构造

仅需一个CNOT门。CNOT门的控制位是控制寄存器的第h_ip个量子比特，目标位是目标寄存器的第i个量子比特。由等式(16)可知，控制位的下标

均不相同。所以，步骤p.1中的CNOT门可以在一层电路中实现。步骤p.2中的旋转门作用在不同的量子比特上，因此也可以在一层电路中实现。类似地，阶段

同样也能够在一层电路中实现。故Gray路径阶段的总电路深度至多为

因此，算子

在深度为

步骤406，将N个量子比特均匀控制门替换为递归得到的对角酉矩阵量子电路和单比特门，得到量子态制备电路。

本申请利用递归的思想，在无辅助比特的情况下设计了对角酉矩阵Λ_n的量子电路，且深度为O(2ⁿ/n)。由该电路得到深度为O(2^N/N)的量子态制备电路。由于在无辅助比特的情况下量子态制备电路的深度下界为Ω(2^N/N)。因此本申请的电路深度在渐进意义下是最优深度。

量子态制备作为一个重要过程，广泛存在于各类量子算法中。通过改进量子态制备电路的电路深度，可以有效地减小量子算法，如量子机器学习算法、物理系统模拟算法和量子线性系统求解算法的电路深度。

请参考图7，其示出了本申请一个实施例提供的量子态制备方法的流程图。该方法各步骤的执行主体可以是计算机设备。该方法可以包括如下几个步骤：

步骤701，获取量子态制备电路；量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中，将N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的；对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现；第一类型酉算子用于对n个量子比特的前一量子态进行相移，第二类型酉算子用于将n个量子比特中的后r_t个量子比特恢复至输入对角酉矩阵量子电路时的量子态；n个量子比特是对角酉矩阵量子电路对应的量子比特，1≤r_t＜n≤N，且r_t、n为整数。

步骤702，在包含N个量子比特的量子计算器件上执行量子态制备电路。

其中，上述量子态制备电路的生成过程可以参考图2或图4所示实施例中的方案，此处不再赘述。

请参考图8，其示出了本申请一个实施例提供的量子态制备电路生成装置的框图。该装置具有实现上述量子态制备电路生成方法示例的功能，所述功能可以由硬件实现，也可以由硬件执行相应的软件实现。该装置可以是上文介绍的计算机设备，也可以设置在计算机设备中。如图8所示，该装置可以包括：

向量获取模块801，用于获取目标向量；

中间电路生成模块802，用于生成将所述目标向量制备到N个量子比特上的中间制备电路，所述中间制备电路包括N个量子比特均匀控制门；N为大于或者等于2的整数；

制备电路生成模块803，用于将N个所述量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，得到将所述目标向量制备到所述N个量子比特上的量子态制备电路；

在一种可能的实现方式中，所述制备电路生成模块803，用于，

将目标对角酉矩阵对应的n个量子比特划分为前r_c个量子比特以及后r_t个量子比特；r_c的数值为

r_t的数值为

所述目标对角酉矩阵是对任一所述量子比特均匀控制门分解得到的量子比特对角酉矩阵；

将所述目标对角酉矩阵转化为l个所述第一类型酉算子、一个所述第二类型酉算子以及对应所述前r_c个量子比特的第一对角酉矩阵；

且l为整数；

以递归的方式，将所述第一对角酉矩阵作为新的目标对角酉矩阵并转化为所述第一类型酉算子、所述第二类型酉算子以及新的第一对角酉矩阵；

将所述N个量子比特均匀控制门替换为递归得到的对角酉矩阵量子电路和所述单比特门，得到所述量子态制备电路。

在一种可能的实现方式中，所述第一类型酉算子包含生成酉算子和格雷路径酉算子；

所述生成酉算子用于在所述后r_t个量子比特上，将计算基转化为有限域上的可逆线性变化；

所述格雷路径酉算子用于通过比特数为r_c的格雷码圈实现对所述n个量子比特的量子态的相移。

在一种可能的实现方式中，所述生成酉算子用于通过比特串集合T对所述后r_t个量子比特的量子态进行更新；

所述比特串集合T中包含长度为r_t的，由0和1元素构成的比特串，且所述比特串集合T中包含的各个比特串之间线性无关。

在一种可能的实现方式中，所述生成酉算子由可控非门CNOT实现。

在一种可能的实现方式中，所述生成酉算子的深度为O(r_t/log r_t)。

在一种可能的实现方式中，所述格雷路径酉算子用于基于所述格雷码圈和比特串集合F对所述n个量子比特的量子态进行更新；

所述比特串集合F中包含的比特串以所述比特串集合T中的比特串为后缀，并以长度为r_c且由0和1元素构成的比特串为前缀；

其中，l个所述第一类型酉算子分别对应的比特串集合F不相交。

在一种可能的实现方式中，所述格雷路径酉算子包含

个阶段；

所述

个阶段中的第1个阶段由第一旋转门实现；所述第一旋转门用于当第一比特串属于比特串集合F时，在所述后r_t个量子比特中的第i个量子比特上执行所述第一比特串对应的旋转操作；所述第一比特串是对于i∈[r_t]，以长度为r_c的0元素构成的比特串为前缀，并以比特串集合T中的第i个比特串为后缀的比特串；

所述

个阶段中的第p个阶段由第一CNOT以及第二旋转门实现，

对于i∈[r_t]，所述第一CNOT的控制位在所述前r_c个量子比特中的第h_ip个比特上，所述第一CNOT的目标位在所述后r_t个量子比特中的第i个量子比特上；h_ip是所述格雷码圈中的第p-1个比特串和第p个比特串中不同比特元素的位序；所述第二旋转门用于当第二比特串属于比特串集合F时，在所述后r_t个量子比特中的第i个量子比特上执行所述第二比特串对应的旋转操作；所述第二比特串是以所述格雷码圈中的第p个比特串为前缀，并以比特串集合T中的第i个比特串为后缀的比特串；

所述

个阶段中的最后一个阶段由第二CNOT实现；对于i∈[r_t]，所述第二CNOT的控制位在所述前r_c个量子比特中的第h_i1个比特上，所述第二CNOT的目标位在所述后r_t个量子比特中的第i个量子比特上；h_ip是所述格雷码圈中的第1个比特串和最后一个比特串中不同比特元素的位序。

在一种可能的实现方式中，所述格雷路径酉算子的深度为

在一种可能的实现方式中，所述第二类型酉算子由深度为O(r_t/log r_t)的CNOT实现。

请参考图9，其示出了本申请一个实施例提供的量子态制备装置的框图。该装置具有实现上述量子态制备方法示例的功能，所述功能可以由硬件实现，也可以由硬件执行相应的软件实现。该装置可以是上文介绍的计算机设备，也可以设置在计算机设备中。如图9所示，该装置可以包括：

电路获取模块901，用于获取量子态制备电路；所述量子态制备电路是在将目标向量制备到N个量子比特上的中间制备电路中，将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门后得到的；所述对角酉矩阵量子电路由第一类型酉算子和第二类型酉算子通过递归方式实现；所述第一类型酉算子用于对n个量子比特的前一量子态进行相移，所述第二类型酉算子用于将所述n个量子比特中的后r_t个量子比特恢复至输入所述对角酉矩阵量子电路时的量子态；所述n个量子比特是所述对角酉矩阵量子电路对应的量子比特，1≤r_t＜n≤N，且r_t、n为整数；

电路执行模块902，用于在包含N个量子比特的量子计算器件上执行所述量子态制备电路。

需要说明的是，上述实施例提供的装置，在实现其功能时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的装置与方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

请参考图10，其示出了本申请一个实施例提供的计算机设备的结构框图。该计算机设备可以用于实施上述实施例中提供的方法。以该计算机设备为经典计算机为例：

该计算机设备1000包括处理单元(如CPU(Central Processing Unit，中央处理器)、GPU(Graphics Processing Unit，图形处理器)和FPGA(Field Programmable GateArray，现场可编程逻辑门阵列)等)1001、包括RAM(Random-Access Memory，随机存储器)1002和ROM(Read-Only Memory，只读存储器)1003的系统存储器1004，以及连接系统存储器1004和中央处理单元1001的系统总线1005。该计算机设备1000还包括帮助服务器内的各个器件之间传输信息的基本输入/输出系统(Input Output System，I/O系统)1006，和用于存储操作系统1013、应用程序1014和其他程序模块1015的大容量存储设备1007。

该基本输入/输出系统1006包括有用于显示信息的显示器1008和用于用户输入信息的诸如鼠标、键盘之类的输入设备1009。其中，该显示器1008和输入设备1009都通过连接到系统总线1005的输入输出控制器1010连接到中央处理单元1001。该基本输入/输出系统1006还可以包括输入输出控制器1010以用于接收和处理来自键盘、鼠标、或电子触控笔等多个其他设备的输入。类似地，输入输出控制器1010还提供输出到显示屏、打印机或其他类型的输出设备。

该大容量存储设备1007通过连接到系统总线1005的大容量存储控制器(未示出)连接到中央处理单元1001。该大容量存储设备1007及其相关联的计算机可读介质为计算机设备1000提供非易失性存储。也就是说，该大容量存储设备1007可以包括诸如硬盘或者CD-ROM(Compact Disc Read-Only Memory，只读光盘)驱动器之类的计算机可读介质(未示出)。

不失一般性，该计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括以用于存储诸如计算机可读指令、数据结构、程序模块或其他数据等信息的任何方法或技术实现的易失性和非易失性、可移动和不可移动介质。计算机存储介质包括RAM、ROM、EPROM(Erasable Programmable Read-Only Memory，可擦写可编程只读存储器)、EEPROM(Electrically Erasable Programmable Read-Only Memory，电可擦写可编程只读存储器)、闪存或其他固态存储其技术，CD-ROM、DVD(Digital Video Disc，高密度数字视频光盘)或其他光学存储、磁带盒、磁带、磁盘存储或其他磁性存储设备。当然，本领域技术人员可知该计算机存储介质不局限于上述几种。上述的系统存储器1004和大容量存储设备1007可以统称为存储器。

根据本申请实施例，该计算机设备1000还可以通过诸如因特网等网络连接到网络上的远程计算机运行。也即计算机设备1000可以通过连接在该系统总线1005上的网络接口单元1011连接到网络1012，或者说，也可以使用网络接口单元1011来连接到其他类型的网络或远程计算机系统(未示出)。

所述存储器还包括至少一条计算机指令，该至少一条计算机指令存储于存储器中，且经配置以由一个或者一个以上处理器执行，以实现上述量子态制备电路生成方法或者量子态制备方法。

在一个示例性实施例中，还提供了一种计算机可读存储介质，所述存储介质中存储有至少一条计算机指令，所述至少一条计算机指令在被处理器执行时以实现上述量子态制备电路生成方法或者量子态制备方法。

可选地，该计算机可读存储介质可以包括：ROM(Read-Only Memory，只读存储器)、RAM(Random-Access Memory，随机存储器)、SSD(Solid State Drives，固态硬盘)或光盘等。其中，随机存取记忆体可以包括ReRAM(Resistance Random Access Memory，电阻式随机存取记忆体)和DRAM(Dynamic Random Access Memory，动态随机存取存储器)。

在一个示例性实施例中，还提供了一种计算机程序产品或计算机程序，所述计算机程序产品或计算机程序包括计算机指令，所述计算机指令存储在计算机可读存储介质中。计算机设备的处理器从所述计算机可读存储介质中读取所述计算机指令，所述处理器执行所述计算机指令，使得所述计算机设备执行上述实施例所示的方法。

在一个示例性实施例中，还提供了一种量子操作芯片，该量子操作芯片用于计算机设备中，以实现如上所述实施例所示的方法。

应当理解的是，在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。另外，本文中描述的步骤编号，仅示例性示出了步骤间的一种可能的执行先后顺序，在一些其它实施例中，上述步骤也可以不按照编号顺序来执行，如两个不同编号的步骤同时执行，或者两个不同编号的步骤按照与图示相反的顺序执行，本申请实施例对此不作限定。

以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种量子态制备电路生成方法，其特征在于，所述方法包括：

获取目标向量；

2.根据权利要求1所述的方法，其特征在于，所述将所述N个量子比特均匀控制门分别转化为对角酉矩阵量子电路和单比特门，得到将所述目标向量制备到所述N个量子比特上的量子态制备电路，包括：

r_t的数值为

且l为整数；

3.根据权利要求2所述的方法，其特征在于，所述第一类型酉算子包含生成酉算子和格雷路径酉算子；

4.根据权利要求3所述的方法，其特征在于，所述生成酉算子用于通过比特串集合T对所述后r_t个量子比特的量子态进行更新；

5.根据权利要求3或4所述的方法，其特征在于，所述生成酉算子由可控非门CNOT实现。

6.根据权利要求5所述的方法，其特征在于，所述生成酉算子的深度为O(r_t/logr_t)。

7.根据权利要求4所述的方法，其特征在于，所述格雷路径酉算子用于基于所述格雷码圈和比特串集合F对所述n个量子比特的量子态进行更新；

8.根据权利要求7所述的方法，其特征在于，所述格雷路径酉算子包含

1个阶段；

所述

所述

个阶段中的第p个阶段由第一CNOT以及第二旋转门实现，

对于i∈[r_t]，所述第一CNOT的控制位在所述前r_c个量子比特中的第h_ip个比特上，所述第一CNOT的目标位在所述后rt个量子比特中的第i个量子比特上；h_ip是所述格雷码圈中的第p-1个比特串和第p个比特串中不同比特元素的位序；所述第二旋转门用于当第二比特串属于比特串集合F时，在所述后r_t个量子比特中的第i个量子比特上执行所述第二比特串对应的旋转操作；所述第二比特串是以所述格雷码圈中的第p个比特串为前缀，并以比特串集合T中的第i个比特串为后缀的比特串；

所述

9.根据权利要求7或8所述的方法，其特征在于，所述格雷路径酉算子的深度为

10.根据权利要求2所述的方法，其特征在于，所述第二类型酉算子由深度为O(r_t/logr_t)的CNOT实现。

11.一种量子态制备方法，其特征在于，所述方法包括：

12.一种量子态制备电路生成装置，其特征在于，所述装置包括：

向量获取模块，用于获取目标向量；

13.一种量子态制备装置，其特征在于，所述装置包括：

14.一种量子操作芯片，其特征在于，所述量子操作芯片用于实现如权利要求1至10任一所述的量子态制备电路生成方法，或者，实现如权利要求11所述的量子态制备方法。

15.一种计算机设备，其特征在于，所述计算机设备包含如权利要求14所示的量子操作芯片。