CN111738448A - 量子线路模拟方法、装置、设备及存储介质 - Google Patents

量子线路模拟方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN111738448A
CN111738448A CN202010580060.0A CN202010580060A CN111738448A CN 111738448 A CN111738448 A CN 111738448A CN 202010580060 A CN202010580060 A CN 202010580060A CN 111738448 A CN111738448 A CN 111738448A
Authority
CN
China
Prior art keywords
tensor
order
gate
matrix
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010580060.0A
Other languages
English (en)
Other versions
CN111738448B (zh
Inventor
刘树森
段润尧
王宁烽
武丹翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN202010580060.0A priority Critical patent/CN111738448B/zh
Publication of CN111738448A publication Critical patent/CN111738448A/zh
Priority to JP2020205784A priority patent/JP7009603B2/ja
Priority to AU2020289854A priority patent/AU2020289854B2/en
Priority to US17/132,929 priority patent/US20210397772A1/en
Application granted granted Critical
Publication of CN111738448B publication Critical patent/CN111738448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Geometry (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本申请公开了量子线路模拟方法、装置、设备及存储介质，涉及量子模拟计算领域。具体实现方案为：基于包含有n个量子比特的量子线路，得到所述量子线路对应的n阶纯态，所述n阶纯态通过n阶态张量表征；基于所述量子线路确定待与所述n阶态张量进行缩并处理的表征量子门的(k，k)阶门张量，其中，所述k表征量子门所作用量子比特的数量；将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理过程，得到处理结果；将所述处理结果作为所述n阶态张量与所述(k，k)阶门张量之间的缩并处理结果，以完成量子线路的模拟。如此，提升缩并处理效率，进而提升量子模拟计算效率。

Description

量子线路模拟方法、装置、设备及存储介质
技术领域
本申请涉及量子计算机技术领域，尤其涉及量子模拟计算领域。
背景技术
张量网络(Tensor Network)是现代物理学、计算机科学研究领域中起核心作用的数学工具之一。D.Deutsch在1989年建立量子计算模型(Quantum computational model)，揭示了量子线路是一类张量网络，量子线路计算过程的本质是张量网络缩并(TensorNetwork Contraction)。近年来，各个公司产品利用基于张量网络缩并框架的算法实现了一系列量子线路的模拟。但是，现有张量网络是矩阵的泛化(ndim>2)，计算效率低，使用既有工具类库困难，因此，如何在量子模拟计算中提升计算效率成为量子模拟技术亟待解决的问题。
发明内容
本申请提供了一种量子线路模拟方法、装置、设备以及存储介质。
根据本申请的一方面，提供了一种量子线路模拟方法，包括：
基于包含有n个量子比特的量子线路，得到所述量子线路对应的n阶纯态，所述n阶纯态通过n阶态张量表征；
基于所述量子线路确定待与所述n阶态张量进行缩并处理的表征量子门的(k，k)阶门张量，其中，所述k表征量子门所作用量子比特的数量；
将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，得到处理结果；
将所述处理结果作为所述n阶态张量与所述(k，k)阶门张量之间的缩并处理结果，以完成量子线路的模拟。
根据本申请的另一方面，提供了一种量子线路模拟装置，包括：
态张量获取单元，用于基于包含有n个量子比特的量子线路，得到所述量子线路对应的n阶纯态，所述n阶纯态通过n阶态张量表征；
门张量获取单元，用于基于所述量子线路确定待与所述n阶态张量进行缩并处理的表征量子门的(k，k)阶门张量，其中，所述k表征量子门所作用量子比特的数量；
缩并处理单元，用于将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，得到处理结果；将所述处理结果作为所述n阶态张量与所述(k，k)阶门张量之间的缩并处理结果，以完成量子线路的模拟。
根据本申请的另一方面，提供了一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行以上所述的方法。
根据本申请的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行以上所述的方法。
这样，通过将量子线路中量子门与纯态的张量缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，简化了计算步骤，同时，提升了计算效率。
应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本申请的限定。其中：
图1是根据本申请实施例量子线路模拟方法的实现流程示意图；
图2是根据本申请实施例量子线路模拟方法在一具体示例中的流程示意图；
图3根据本申请实施例在一具体示例中量子线路示意图一；
图4根据本申请实施例在一具体示例中量子线路示意图二；
图5是根据本申请实施例量子线路模拟装置的结构示意图一；
图6是根据本申请实施例量子线路模拟装置的结构示意图二；
图7是用来实现本申请实施例的量子线路模拟方法的电子设备的框图。
具体实施方式
以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
这里，先介绍张量网络的概念。具体地，张量在数学上定义为向量空间上的多重线性映射，相当于计算机科学中的n维数组，即n阶张量可记为n维数组
Figure BDA0002552858050000031
而张量网络则为有限或无限个张量连接成的集合。量子线路中的态、门等概念都可以表示为张量，因此一个量子线路可以表示为一个张量网络。
具体地，图1是根据本申请实施例量子线路模拟方法的实现流程示意图；如图1所示，包括：
步骤S101：基于包含有n个量子比特的量子线路，得到所述量子线路对应的n阶纯态，所述n阶纯态通过n阶态张量表征。
步骤S102：基于所述量子线路确定待与所述n阶态张量进行缩并处理的表征量子门的(k，k)阶门张量，其中，所述k表征量子门所作用量子比特的数量。
步骤S103：将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，得到处理结果。
步骤S104：将所述处理结果作为所述n阶态张量与所述(k，k)阶门张量之间的缩并处理结果，以完成量子线路的模拟。
实际应用中，所述n为大于等于2的正整数，所述k为小于等于n的正整数；这里，所述量子门作用到所述量子线路中的k个量子比特上，也可称为，所述量子门作用到量子线路中的k条线路上，其中，每条线路对应一个量子比特。
这里，所述(k，k)阶门张量表征量子门具有k个输入，以及有k个输出。本示例中，忽略了量子门输入和输出数量不同的情况。
这样，通过将量子线路中量子门与纯态的张量缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，也就是说，将张量同构于一类特殊矩阵，将张量网络缩并同构于矩阵运算，从而将张量网络缩并等价的转化为可在计算设备上直接运算的矩阵处理，如此，简化了计算步骤，提升了计算效率和便利性，为整体提升量子线路模拟的效率奠定了基础。
在本申请方案的一具体示例中，所述(k，k)阶门张量通过门矩阵表征，所述门矩阵通过Dk×Dk酉矩阵表征，所述D为所述量子比特的能级的维度。如此，提供了一种具体门张量的矩阵表达方式，且该矩阵表达能够方便地在经典计算机上进行表达和处理，进而为简化计算步骤，提升计算效率奠定了基础。
在本申请方案的一具体示例中，所述(k，k)阶门张量通过门矩阵表征，在所述量子比特的能级为2阶的情况下(通常2阶量子比特能级是常用的超导和核磁共振(NuclearMagnetic Resonance，NMR)量子计算机能级)，所述门矩阵通过2k×2k酉矩阵表征；所述(k，k)阶门张量中各指标(也即各元素)与2k×2k酉矩阵的行指标、列指标(也即各元素)的映射规则包括：所述(k，k)阶门张量的k个输入对应的量子比特按照量子比特计算基的自然排序映射到2k×2k酉矩阵的列指标中，所述(k，k)阶门张量的k个输出对应的量子比特按照量子比特计算基的自然排序对应2k×2k酉矩阵的行指标中，如此，得到表征k阶门张量对应的所述门矩阵，显然，该方式简单，便利性强，可解释性强，同时，也为简化计算步骤，提升计算效率奠定了基础；而且，也为整体提升量子模拟计算的效率奠定了基础。
在本申请方案的一具体示例中，可以采用如下方式将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，具体包括：
基于所述量子门作用的k个量子比特，对所述n阶态张量进行移轴变换，使所述量子门作用的k个量子比特移动至所述量子线路的前k个量子比特中，得到(k，(n-k))阶态张量；进而将所述(k，(n-k))阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的态矩阵与门矩阵之间的处理；其中，所述(k，(n-k))阶态张量通过态矩阵表征，所述(k，k)阶门张量通过门矩阵表征。这里，该示例中，所述(k，k)阶门张量通过门矩阵表征，所述门矩阵通过Dk×Dk酉矩阵表征；或者，所述门矩阵通过2k×2k酉矩阵表征。
也就是说，本示例中，先对n阶态张量进行移轴处理后，再将移轴处理后得到的(k，(n-k))阶态张量与(k，k)阶门张量进行缩并处理，即，将(k，(n-k))阶态张量与(k，k)阶门张量的缩并处理转化为能够在经典计算机中表达并降低经典计算机中计算量的态矩阵与门矩阵之间的运算处理，如此，为有效进行乘积运算奠定了基础，同时，该方式简单，便利性强，可解释性强，为有效简化计算步骤、提升计算效率奠定了基础；而且，也为整体提升量子模拟计算的效率奠定了基础。
在本申请方案的一具体示例中，所述态矩阵通过Dk×Dn-k矩阵表征，所述D为所述量子比特的能级的维度。如此，提供了一种具体态张量的矩阵表达方式，且该矩阵表达能够方便地在经典计算机上进行表达和处理，进而为简化计算步骤，提升计算效率奠定了基础。
在本申请方案的一具体示例中，在量子比特的能级为2阶的情况下，所述态矩阵通过2k×2n-k矩阵表征；所述(k，(n-k))阶态张量中各指标(也即各元素)与2k×2n-k矩阵的行指标、列指标(也即各元素)的映射规则包括：所述(k，(n-k))阶态张量的前k个量子比特按照量子比特计算基的自然排序映射到2k×2n-k矩阵的行指标中，所述(k，(n k))阶态张量的后n-k个量子比特按照量子比特计算基的自然排序映射到2k×2n-k矩阵的列指标，如此，得到表征所述(k，(n-k))阶态张量对应的所述态矩阵。显然，该方式简单，便利性强，可解释性强，同时，也为简化计算步骤、提升计算效率奠定了基础；而且，也为整体提升量子模拟计算的效率奠定了基础。
在本申请方案的一具体示例中，所述处理结果为所述门矩阵右乘所述态矩阵所得到新的态矩阵。举例来说，将(k，k)阶门张量对应的门矩阵，右乘对n阶态张量进行移轴变换后得到的(k，(n-k))阶态张量的态矩阵，比如，将2k×2k酉矩阵×2k×2n-k矩阵后，得到新的态矩阵，该新的态矩阵即为。显然，该过程简单，计算效率高，进而为整体提升量子模拟计算的效率奠定了基础。
实际应用中，所述处理结果可以直接作为缩并处理结果，当然，还可以将缩并处理结果转换为新的张量，进而将新的张量作为缩并处理结果，如此，来便于进行一步地张量缩并输出。具体地，在本申请方案的一具体示例中，在得到处理结果，即新的态矩阵后，基于映射规则(类似于前述态张量映射到矩阵的映射规则)，将所述新的态矩阵映射至新的张量中；基于所述移轴变换对所述新的张量进行逆向移轴，也即将前述的移轴处理进行逆向处理，并移轴至量子线路的原有位置，如此，得到与所述量子线路中量子比特匹配的新n阶张量。进而，为后续进一步进行张量缩并处理奠定了基础，同时，为实现量子模拟计算的完成过程奠定了基础。
这样，本申请方案通过将量子线路中量子门与纯态的张量缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理的方式，来对计算张量缩并的算法进行改进，且改进后的方案计算效率高，如此，提升了量子电路模拟计算的性能，同时也实现了更高效的爱因斯坦约定求和计算。
以下结合具体示例对本申请方案做进一步详细说明，具体地，本示例将量子线路的张量网络缩并同构于矩阵乘积。这里，由于量子线路对应的张量网络缩并是在量子门与纯态之间发生的，所以，只需提供一个量子门与一个纯态之间对应的张量缩并同构于矩阵乘积即可。
举例来说，假设：包含有n个量子比特(n-qubit)的量子线路上的纯态对应一个n阶张量(以下称为态张量)，作用于该量子线路中k个qubit线路(也即k个量子比特)的量子门对应于一个(k,k)阶张量(以下称为门张量)。这里，以量子比特的能级是2阶为例，此时，上述两个张量之间的缩并即可同构于2k×2k矩阵与2k×2n-k矩阵之间的乘积运算。
具体如下：
(一)：量子门与纯态的张量缩并与矩阵乘积的同构方案，如图2所示，包括：
首先，读取态张量，对态张量做移轴变换，以将一个n阶态张量同构变换为一个2k×2n-k态矩阵。具体步骤包括先移轴，后映射。如下:
(1)确定量子门要作用的qubit线路，得到输出线路序列，如第[m1,m2,...,mk]条；
(2)对态张量做移轴变换，目的是将量子门要作用的k个qubit所在的线路移动到第[1,2,...,k]条线路的位置，以便于进行后续乘积运算；
(3)将移轴变换后的态张量对应到2k×2n-k矩阵，这里，移轴变换后的态张量中各指标与2k×2n-k矩阵的行、列指标映射规则为：移轴变换后的态张量中前k个量子比特按照量子比特计算基的自然排序对应矩阵的行序，后n-k个qubit按照量子比特计算基的自然排序对应矩阵的列序。
其次，把(k,k)阶门张量对应到一个2k×2k酉矩阵。目的是用它右乘上述得到的态矩阵，即2k×2n-k矩阵，以得到新的态矩阵。这里，门张量是(k，k)阶的，忽略门张量阶的输入和输出的区别，即假设门张量的输入和输出的阶数相同。
这里，门张量中各指标与2k×2k酉矩阵的行、列指标映射规则为：(k,k)阶门张量中k个输入对应的量子比特按照量子比特计算基的自然排序对应到矩阵的列序，k个输出对应的量子比特按照量子比特计算基的自然排序对应矩阵的行序；
最后，将门矩阵2k×2k作用于态矩阵2k×2n-k，得到新的态矩阵，再将新的态矩阵进行还原处理，得到新的n阶态张量，还原步骤包括：
用2k×2k的门矩阵右乘2k×2n-k的态矩阵，得到2k×2n-k的新的态矩阵；将新的态矩阵2k×2n-k映射到n阶张量后，进行轴移处理(如基于上述的输出线路序列进行逆向移轴)，并移动至原量子线路对应的位置，也即回到原来位置，得到新的n阶态张量，如此，实现量子门与纯态的张量缩并。
(二)以下给出本申请方案张量移轴变换方法的数学描述，具体地：
设存在张量
Figure BDA0002552858050000071
这两个张量关于指标向量
Figure BDA0002552858050000072
与
Figure BDA0002552858050000073
的张量缩并问题为式(1)：
Figure BDA0002552858050000081
这里，通过对换张量的指标来得到新的张量，即：
Figure BDA0002552858050000082
上述等号的意义是，给定指标向量
Figure BDA0002552858050000083
的值，左右两端的张量取同一个分量，即同一个复数。因此：
Figure BDA0002552858050000084
Figure BDA0002552858050000085
从而，式(1)转化式(5)为：
Figure BDA0002552858050000086
将
Figure BDA0002552858050000087
记为指标I0，R的余下指标记为I1；将
Figure BDA0002552858050000088
记为指标J0，S的余下指标记为J1；则式(5)又可以记为式(6)：
Figure BDA0002552858050000089
或者记为式(7)：
Figure BDA00025528580500000810
这样对记号进行简化。
(三)以下给出本申请方案张量移轴变换方法的算法实现，具体地：
根据式(1)，可以直接将输入张量的所有指标表达出来，并使用numpy的einsum方法进行计算。但若从式(7)出发，则只需计算两个二阶张量的缩并，其缩并指令(idx)可记为：
'ab,bZ->aZ'；
为了使用这样的指令来计算一般的两个n阶张量缩并，需要经过如下所述的变形。首先，n阶张量即n维数组，要经过轴的变换，从式(3)(4)左端对应的形式变成右端对应的张量形式。变换过程使用“numpy.moveaxis”方法，将表示量子态的张量(state_backup)的某些轴(source_pos)移动到指定位置(target_pos)：
Figure BDA0002552858050000091
(四)以下给出本申请方案张量移轴变换转为矩阵计算的算法实现，具体地：
为了采用式(7)的简单形式进行计算，将输入的n阶(gate_matrix_backup)、m阶张量(state_backup)转化成以2阶张量，使用reshape方法：
Figure BDA0002552858050000092
于是可以执行式(7)中的计算：
Figure BDA0002552858050000093
这样不仅形式简洁，也减少了内存读写消耗的时间，往往可以较大幅度减少运行时间。进一步，由于这样的张量缩并就是矩阵乘法，因此这一步可以直接使用普通矩阵乘法如numpy.matmul()函数进行计算：
Figure BDA0002552858050000094
这样，又可以进一步节省时间，而且在计算精度上也有所提升。
(五)以下给出CNOT门线路张量网络缩并实例，具体地：
如图3所示，量子线路的输入态为|100>，输出态为|101>，量子门作用到1、3线路上；以下给出本申请方案张量网络缩并-矩阵乘积同构方法：
首先将输入态|100>转化为矩阵；由于CNOT门作用于1，3线路，因此确定qubits＝{1,3}，通过以下步骤将输入态对应到一个22×23-2＝22×21＝4×2矩阵上；具体包括：
(1)取定CNOT门要作用的qubits是第1，3条线路；
(2)做移轴变换，将门要作用的第1，3条线路换到1，2条线路的位置；具体做法如下：
[0][0][0]＝0→[0][0][0]＝0
[0][0][1]＝0→[0][1][0]＝0
[0][1][0]＝0→[0][0][1]＝0
[0][1][1]＝0→[0][1][1]＝0
[1][0][0]＝1→[1][0][0]＝1
[1][0][1]＝0→[1][1][0]＝0
[1][1][0]＝0→[1][0][1]＝0
[1][1][1]＝0→[1][1][1]＝0
(3)移轴变换变换后得到态张量是：
T＝[[[0,0],[0,0]],[[1,0],[0,0]]]；
按照张量指标与矩阵行、列指标映射规则，上述态张量的前2个qubits按计算基自然排序对应到矩阵的行序，得到00,01,10,11；上述新的态张量的后1个qubit按计算基自然排序对应矩阵的列序，得到0,1。从而得到的新的态张量对应的4×2阶态矩阵是：
Figure BDA0002552858050000101
其中，CNOT门的矩阵表示是
Figure BDA0002552858050000102
这里，将CNOT门作用于4×2阶态矩阵，即，
Figure BDA0002552858050000103
按矩阵行、列指标与张量指标映射规则，新的4×2阶态矩阵各元素的张量指标表示为：
Figure BDA0002552858050000104
从而由新的4×2态矩阵变回的3阶张量形式为：
T＝[[[0,0],][0,0]],[[0,0],[1,0]]]
再将态张量的轴换回到原来的位置，由于CNOT门是作用在1，3条线路，先前将1，3条线路的位置换到了1，2条线路的位置，所以，此时，将1，2条线路换回到1，3位置。具体过程如下：
[0][0][0]＝0→[0][0][0]＝0
[0][0][1]＝0→[0][1][0]＝0
[0][1][0]＝0→[0][0][1]＝0
[0][1][1]＝0→[0][1][1]＝0
[1][0][0]＝0→[1][0][0]＝0
[1][0][1]＝0→[1][1][0]＝1
[1][1][0]＝1→[1][0][1]＝0
[1][1][1]＝0→[1][1][1]＝0
得到的张量为：T′＝[[[0,0],][0,0]],[[0,1],[0,0]]]，该张量对应量子态|10>。
这样，验证了矩阵乘积的输出矩阵与原量子线路的输出态是一致的，从而利用本申请方案实现了量子线路的模拟。
(六)以下给出测试结果：
这里，首先利用现有einsum缩并方法对图3所示的量子线路进行缩并的处理结果，即：
Einsum缩并(未移轴变换，即爱因斯坦缩并求和)方案：
为方便起见，做如下说明，如图4所示，初始态|100>张量表示为：Aijk，CNOT门张量表示为：Biklm，末态|101>张量表示为：Cljm。einsum(未移轴变换)计算过程如下：
|100>对应的张量是：[[[0,0],[0,0]],[[1,0],[0,0]]]；
CNOT门对应的张量是：
[[[[1,0],[0,0]],[[0,1],[0,0]]],[[[0,0],[0,1]],[[0,0],[1,0]]]]；
CNOT与|100>做einsum后得到的张量是：[[[0,0],[0,0]],[[0,1],[0,0]]]，它对应态是：|101>。
然后，采用已有的Bristlecone线路进行测试，分别记录在三种不同方法下，每个线路中所有张量缩并操作用时之和，并进行比较。这里，采取深度为24、32、40的电路，对于12qubit、16qubit的情况，采取前五个电路，每个实验重复三次；对于24qubit的情况，由于计算耗时较长，采取前两个电路，每个实验重复两次。文件标记为“qubit数目_深度_线路编号”。
Figure BDA0002552858050000121
表1
以下表2给出本申请方案移轴变换过程中使用einsum、移轴变换过程中使用matmul两种方法所用时间，原始einsum方法所用时间，三种方法的比较列表。
Figure BDA0002552858050000131
表2
考虑到电路用时越多，改进效果越显著，将以上相同比特数目、相同深度、不同电路的用时结果直接相加取平均，得到如下平均相对用时：
Figure BDA0002552858050000132
表3
上述测试采用了不同大小、不同深度的不同量子线路进行了测试，并将原始einsum方法、本申请方案移轴变换使用einsum方法、本申请方案移轴变换使用matmul方法的用时进行比较，得到如下结论：
在量子比特数较小的情况下，本申请方案移轴变换使用einsum算法、移轴变换使用matmul算法均能较大幅度提升计算速度；
随着量子比特数的增长，计算密度增大，本申请方案移轴变换使用matmul方法仍具有较大优势；
基于此，本申请方案实现了量子线路张量网络缩并的矩阵乘积表示。与目前其他量子模拟器采用的方案相比，本申请方案无需将张量网络转化为无向图，无需进行图的简化，因此，显著提高了缩并方案的效率和实用性；而且，具有普适性，能够使用既有工具类库，可以广泛的应用于所有量子线路模型实验。
当然，实际应用中，还可以通过改进矩阵乘法的matmul函数来进一步提升计算效率，比如可以直接使用数学内核库(MKL)等为计算加速，另外可以加入矩阵稀疏处理方法，本申请方案对此不作限制。
本申请方案还提供量子线路模拟装置，如图5所示，包括：
态张量获取单元501，用于基于包含有n个量子比特的量子线路，得到所述量子线路对应的n阶纯态，所述n阶纯态通过n阶态张量表征；
门张量获取单元502，用于基于所述量子线路确定待与所述n阶态张量进行缩并处理的表征量子门的(k，k)阶门张量，其中，所述k表征量子门所作用量子比特的数量；
缩并处理单元503，用于将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，得到处理结果；将所述处理结果作为所述n阶态张量与所述(k，k)阶门张量之间的缩并处理结果，以完成量子线路的模拟。
在本申请方案的一具体示例中，所述(k，k)阶门张量通过门矩阵表征，所述门矩阵通过Dk×Dk酉矩阵表征，所述D为所述量子比特的能级的维度。
在本申请方案的一具体示例中，所述(k，k)阶门张量通过门矩阵表征，在所述量子比特的能级为2阶的情况下，所述门矩阵通过2k×2k酉矩阵表征；
所述(k，k)阶门张量中各指标与2k×2k酉矩阵的行指标、列指标的映射规则包括：所述(k，k)阶门张量的k个输入对应的量子比特按照量子比特计算基的自然排序映射到2k×2k酉矩阵的列指标中，所述(k，k)阶门张量的k个输出对应的量子比特按照量子比特计算基的自然排序对应2k×2k酉矩阵的行指标中，以得到表征k阶门张量对应的所述门矩阵。
在本申请方案的一具体示例中，所述缩并处理单元，包括：
移轴处理子单元，用于基于所述量子门作用的k个量子比特，对所述n阶态张量进行移轴变换，使所述量子门作用的k个量子比特移动至所述量子线路的前k个量子比特中，得到(k，(n-k))阶态张量；
缩并处理子单元，用于将所述(k，(n-k))阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的态矩阵与门矩阵之间的处理；其中，所述(k，(n-k))阶态张量通过态矩阵表征，所述(k，k)阶门张量通过门矩阵表征。
在本申请方案的一具体示例中，所述态矩阵通过Dk×Dn-k矩阵表征，所述D为所述量子比特的能级的维度。
在本申请方案的一具体示例中，在量子比特的能级为2阶的情况下，所述态矩阵通过2k×2n-k矩阵表征；
所述(k，(n-k))阶态张量中各指标与2k×2n-k矩阵的行指标、列指标的映射规则包括：所述(k，(n-k))阶态张量的前k个量子比特按照量子比特计算基的自然排序映射到2k×2n-k矩阵的行指标中，所述(k，(n-k))阶态张量的后n-k个量子比特按照量子比特计算基的自然排序映射到2k×2n-k矩阵的列指标，以得到表征所述(k，(n-k))阶态张量对应的态矩阵。
在本申请方案的一具体示例中，所述处理结果为所述门矩阵右乘所述态矩阵所得到新的态矩阵。
在本申请方案的一具体示例中，如图6所示，还包括：
映射单元504，用于基于映射规则，将所述新的态矩阵映射至新的张量中；
逆向移轴单元505，用于基于所述移轴变换对所述新的张量进行逆向移轴，得到与所述量子线路中量子比特匹配的新n阶张量。
这里需要指出的是：以上装置实施例项的描述，与上述方法描述是类似的，具有同方法实施例相同的有益效果，因此不做赘述。对于本申请装置实施例中未披露的技术细节，本领域的技术人员请参照本申请方法实施例的描述而理解，为节约篇幅，这里不再赘述。
根据本申请的实施例，本申请还提供了一种电子设备和一种可读存储介质。
如图7所示，是根据本申请实施例的量子线路模拟方法的电子设备的框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本申请的实现。
如图7所示，该电子设备包括：一个或多个处理器701、存储器702，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在电子设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在其它实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个电子设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图7中以一个处理器701为例。
存储器702即为本申请所提供的非瞬时计算机可读存储介质。其中，所述存储器存储有可由至少一个处理器执行的指令，以使所述至少一个处理器执行本申请所提供的量子线路模拟方法。本申请的非瞬时计算机可读存储介质存储计算机指令，该计算机指令用于使计算机执行本申请所提供的量子线路模拟方法。
存储器702作为一种非瞬时计算机可读存储介质，可用于存储非瞬时软件程序、非瞬时计算机可执行程序以及模块，如本申请实施例中的量子线路模拟方法对应的程序指令/模块(例如，附图6所示的门张量获取单元502、门张量获取单元502、缩并处理单元503、映射单元504和逆向移轴单元505)。处理器701通过运行存储在存储器702中的非瞬时软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例中的量子线路模拟方法。
存储器702可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据量子线路模拟方法的电子设备的使用所创建的数据等。此外，存储器702可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些实施例中，存储器702可选包括相对于处理器701远程设置的存储器，这些远程存储器可以通过网络连接至量子线路模拟方法的电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
量子线路模拟方法的电子设备还可以包括：输入装置703和输出装置704。处理器701、存储器702、输入装置703和输出装置704可以通过总线或者其他方式连接，图7中以通过总线连接为例。
输入装置703可接收输入的数字或字符信息，以及产生与量子线路模拟方法的电子设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等输入装置。输出装置704可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。该显示设备可以包括但不限于，液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。在一些实施方式中，显示设备可以是触摸屏。
此处描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、专用ASIC(专用集成电路)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
这些计算程序(也称作程序、软件、软件应用、或者代码)包括可编程处理器的机器指令，并且可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。如本文使用的，术语“机器可读介质”和“计算机可读介质”指的是用于将机器指令和/或数据提供给可编程处理器的任何计算机程序产品、设备、和/或装置(例如，磁盘、光盘、存储器、可编程逻辑装置(PLD))，包括，接收作为机器可读信号的机器指令的机器可读介质。术语“机器可读信号”指的是用于将机器指令和/或数据提供给可编程处理器的任何信号。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与虚拟专用服务器(VPS)服务中，存在的管理难度大，业务扩展性弱的缺陷。
这样，通过将量子线路中量子门与纯态的张量缩并处理转换为矩阵之间的乘积运算，简化了计算步骤，同时，提升了计算效率。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (18)

1.一种量子线路模拟方法，包括：
基于包含有n个量子比特的量子线路，得到所述量子线路对应的n阶纯态，所述n阶纯态通过n阶态张量表征；
基于所述量子线路确定待与所述n阶态张量进行缩并处理的表征量子门的(k，k)阶门张量，其中，所述k表征量子门所作用量子比特的数量；
将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，得到处理结果；
将所述处理结果作为所述n阶态张量与所述(k，k)阶门张量之间的缩并处理结果，以完成量子线路的模拟。
2.根据权利要求1所述的方法，其中，所述(k，k)阶门张量通过门矩阵表征，所述门矩阵通过Dk×Dk酉矩阵表征，所述D为所述量子比特的能级的维度。
3.根据权利要求1所述的方法，其中，所述(k，k)阶门张量通过门矩阵表征，在所述量子比特的能级为2阶的情况下，所述门矩阵通过2k×2k酉矩阵表征；
所述(k，k)阶门张量中各指标与2k×2k酉矩阵的行指标、列指标的映射规则包括：所述(k，k)阶门张量的k个输入对应的量子比特按照量子比特计算基的自然排序映射到2k×2k酉矩阵的列指标中，所述(k，k)阶门张量的k个输出对应的量子比特按照量子比特计算基的自然排序对应2k×2k酉矩阵的行指标中，以得到表征k阶门张量对应的所述门矩阵。
4.根据权利要求1或2或3所述的方法，其中，所述将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，包括：
基于所述量子门作用的k个量子比特，对所述n阶态张量进行移轴变换，使所述量子门作用的k个量子比特移动至所述量子线路的前k个量子比特中，得到(k，(n-k))阶态张量；
将所述(k，(n-k))阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的态矩阵与门矩阵之间的处理；其中，所述(k，(n-k))阶态张量通过态矩阵表征，所述(k，k)阶门张量通过门矩阵表征。
5.根据权利要求4所述的方法，其中，所述态矩阵通过Dk×Dn-k矩阵表征，所述D为所述量子比特的能级的维度。
6.根据权利要求4所述的方法，其中，在量子比特的能级为2阶的情况下，所述态矩阵通过2k×2n-k矩阵表征；
所述(k，(n-k))阶态张量中各指标与2k×2n-k矩阵的行指标、列指标的映射规则包括：所述(k，(n-k))阶态张量的前k个量子比特按照量子比特计算基的自然排序映射到2k×2n-k矩阵的行指标中，所述(k，(n-k))阶态张量的后n-k个量子比特按照量子比特计算基的自然排序映射到2k×2n-k矩阵的列指标，以得到表征所述(k，(n-k))阶态张量对应的态矩阵。
7.根据权利要求4所述的方法，其中，所述处理结果为所述门矩阵右乘所述态矩阵所得到新的态矩阵。
8.根据权利要求7所述的方法，还包括：
基于映射规则，将所述新的态矩阵映射至新的张量中；
基于所述移轴变换对所述新的张量进行逆向移轴，得到与所述量子线路中量子比特匹配的新n阶张量。
9.一种量子线路模拟装置，包括：
态张量获取单元，用于基于包含有n个量子比特的量子线路，得到所述量子线路对应的n阶纯态，所述n阶纯态通过n阶态张量表征；
门张量获取单元，用于基于所述量子线路确定待与所述n阶态张量进行缩并处理的表征量子门的(k，k)阶门张量，其中，所述k表征量子门所作用量子比特的数量；
缩并处理单元，用于将所述n阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的矩阵之间的处理，得到处理结果；将所述处理结果作为所述n阶态张量与所述(k，k)阶门张量之间的缩并处理结果，以完成量子线路的模拟。
10.根据权利要求9所述的装置，其中，所述(k，k)阶门张量通过门矩阵表征，所述门矩阵通过Dk×Dk酉矩阵表征，所述D为所述量子比特的能级的维度。
11.根据权利要求9所述的装置，其中，所述(k，k)阶门张量通过门矩阵表征，在所述量子比特的能级为2阶的情况下，所述门矩阵通过2k×2k酉矩阵表征；
所述(k，k)阶门张量中各指标与2k×2k酉矩阵的行指标、列指标的映射规则包括：所述(k，k)阶门张量的k个输入对应的量子比特按照量子比特计算基的自然排序映射到2k×2k酉矩阵的列指标中，所述(k，k)阶门张量的k个输出对应的量子比特按照量子比特计算基的自然排序对应2k×2k酉矩阵的行指标中，以得到表征k阶门张量对应的所述门矩阵。
12.根据权利要求9或10或11所述的装置，所述缩并处理单元，包括：
移轴处理子单元，用于基于所述量子门作用的k个量子比特，对所述n阶态张量进行移轴变换，使所述量子门作用的k个量子比特移动至所述量子线路的前k个量子比特中，得到(k，(n-k))阶态张量；
缩并处理子单元，用于将所述(k，(n-k))阶态张量与所述(k，k)阶门张量之间的缩并处理转换为能够在经典计算机中表达并降低经典计算机中计算量的态矩阵与门矩阵之间的处理；其中，所述(k，(n-k))阶态张量通过态矩阵表征，所述(k，k)阶门张量通过门矩阵表征。
13.根据权利要求12所述的装置，其中，所述态矩阵通过Dk×Dn-k矩阵表征，所述D为所述量子比特的能级的维度。
14.根据权利要求12所述的装置，其中，在量子比特的能级为2阶的情况下，所述态矩阵通过2k×2n-k矩阵表征；
所述(k，(n-k))阶态张量中各指标与2k×2n-k矩阵的行指标、列指标的映射规则包括：所述(k，(n-k))阶态张量的前k个量子比特按照量子比特计算基的自然排序映射到2k×2n-k矩阵的行指标中，所述(k，(n-k))阶态张量的后n-k个量子比特按照量子比特计算基的自然排序映射到2k×2n-k矩阵的列指标，以得到表征所述(k，(n-k))阶态张量对应的态矩阵。
15.根据权利要求12所述的装置，其中，所述处理结果为所述门矩阵右乘所述态矩阵所得到新的态矩阵。
16.根据权利要求15所述的装置，还包括：
映射单元，用于基于映射规则，将所述新的态矩阵映射至新的张量中；
逆向移轴单元，用于基于所述移轴变换对所述新的张量进行逆向移轴，得到与所述量子线路中量子比特匹配的新n阶张量。
17.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-8中任一项所述的方法。
18.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行权利要求1-8中任一项所述的方法。
CN202010580060.0A 2020-06-23 2020-06-23 量子线路模拟方法、装置、设备及存储介质 Active CN111738448B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010580060.0A CN111738448B (zh) 2020-06-23 2020-06-23 量子线路模拟方法、装置、设备及存储介质
JP2020205784A JP7009603B2 (ja) 2020-06-23 2020-12-11 量子回路シミュレーション方法、装置、設備、記憶媒体、及びプログラム
AU2020289854A AU2020289854B2 (en) 2020-06-23 2020-12-18 Quantum circuit simulation method and device, apparatus, and storage medium
US17/132,929 US20210397772A1 (en) 2020-06-23 2020-12-23 Quantum circuit simulation method and device, apparatus, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010580060.0A CN111738448B (zh) 2020-06-23 2020-06-23 量子线路模拟方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN111738448A true CN111738448A (zh) 2020-10-02
CN111738448B CN111738448B (zh) 2021-09-28

Family

ID=72650650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010580060.0A Active CN111738448B (zh) 2020-06-23 2020-06-23 量子线路模拟方法、装置、设备及存储介质

Country Status (4)

Country Link
US (1) US20210397772A1 (zh)
JP (1) JP7009603B2 (zh)
CN (1) CN111738448B (zh)
AU (1) AU2020289854B2 (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112529199A (zh) * 2020-12-23 2021-03-19 北京百度网讯科技有限公司 纠缠量子态提纯方法、装置、设备、存储介质及产品
CN112651509A (zh) * 2020-10-14 2021-04-13 腾讯科技（深圳）有限公司 量子线路的确定方法及装置
CN113128691A (zh) * 2021-04-27 2021-07-16 北京百度网讯科技有限公司 量子门标定方法及装置、电子设备和介质
CN113569511A (zh) * 2021-06-11 2021-10-29 清华大学 一种量子电路的模拟方法及装置
CN113592093A (zh) * 2021-08-02 2021-11-02 腾讯科技（深圳）有限公司 量子态制备电路生成方法、装置、量子操作芯片及设备
CN113723613A (zh) * 2021-08-31 2021-11-30 北京百度网讯科技有限公司 对量子电路进行模拟的方法及装置
CN114021730A (zh) * 2021-11-19 2022-02-08 中国科学技术大学 物理张量网络态数据后处理方法、系统、设备及存储介质
CN114254755A (zh) * 2021-12-24 2022-03-29 中国科学院理论物理研究所 模拟量子比特末态概率幅的方法、装置和量子虚拟机
CN114429096A (zh) * 2022-04-06 2022-05-03 北京中科弧光量子软件技术有限公司 量子电路的故障仿真方法、系统、存储介质和电子设备
CN114511093A (zh) * 2020-11-16 2022-05-17 中国人民解放军国防科技大学 玻色子系统模拟方法
CN115130676A (zh) * 2022-09-02 2022-09-30 之江实验室 基于生命周期的路径搜索判别、优化方法和装置
CN115775028A (zh) * 2021-09-06 2023-03-10 合肥本源量子计算科技有限责任公司 量子线路优化方法、装置、介质及电子装置
CN116340714A (zh) * 2023-03-10 2023-06-27 本源量子计算科技（合肥）股份有限公司 一种张量数据处理方法及相关装置
WO2023138202A1 (zh) * 2022-01-24 2023-07-27 腾讯科技（深圳）有限公司 量子线路模拟方法、装置、设备、存储介质及程序产品
CN117391208A (zh) * 2023-10-13 2024-01-12 北京百度网讯科技有限公司 用于量子线路的测量模拟方法、装置、设备以及存储介质
WO2024021819A1 (zh) * 2022-07-26 2024-02-01 腾讯科技（深圳）有限公司 量子电路优化方法、装置、电子设备、计算机可读存储介质及计算机程序产品
CN117521829A (zh) * 2023-11-08 2024-02-06 北京百度网讯科技有限公司 量子电路模拟方法、装置及电子设备
CN117556909A (zh) * 2023-11-15 2024-02-13 北京百度网讯科技有限公司 量子电路模拟方法、装置及电子设备
CN117669751A (zh) * 2023-12-05 2024-03-08 北京百度网讯科技有限公司 量子电路模拟方法、装置及电子设备
US12265770B2 (en) 2021-11-11 2025-04-01 Tencent Technology (Shenzhen) Company Limited Method and apparatus for determining quantum circuit, and storage medium

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230047145A1 (en) * 2021-08-11 2023-02-16 Uchicago Argonne, Llc Quantum simulation
CN115329973B (zh) * 2022-08-04 2023-09-26 北京百度网讯科技有限公司 仿真方法、装置、设备及存储介质
CN115146780B (zh) * 2022-08-30 2023-07-11 之江实验室 一种量子张量网络转置和收缩协同的方法和装置
WO2024201702A1 (ja) * 2023-03-28 2024-10-03 日本電気株式会社 シミュレーション装置、シミュレーション方法、およびプログラム
WO2025005328A1 (ko) * 2023-06-30 2025-01-02 한국전자기술연구원 저지연성과 고확장성을 갖는 양자 컴퓨터 시뮬레이터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108154240A (zh) * 2017-12-29 2018-06-12 合肥本源量子计算科技有限责任公司 一种低复杂度的量子线路模拟系统
CN108875957A (zh) * 2017-05-11 2018-11-23 北京异构智能科技有限公司 原生张量处理器及使用原生张量处理器的系统
CN108874745A (zh) * 2017-05-11 2018-11-23 北京异构智能科技有限公司 原生张量处理器及张量缩并的分割
CN110598867A (zh) * 2019-09-17 2019-12-20 合肥本源量子计算科技有限责任公司 一种量子态信息转化方法
CN110826719A (zh) * 2019-10-14 2020-02-21 合肥本源量子计算科技有限责任公司 一种量子程序的处理方法、装置、存储介质和电子装置
CN111052122A (zh) * 2017-09-22 2020-04-21 国际商业机器公司 模拟量子电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3064380B1 (fr) * 2017-03-24 2019-04-19 Bull S.A.S. Procede de simulation, sur un ordinateur classique, d'un circuit quantique
CN110428055A (zh) * 2018-04-27 2019-11-08 阿里巴巴集团控股有限公司 量子计算方法和设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108875957A (zh) * 2017-05-11 2018-11-23 北京异构智能科技有限公司 原生张量处理器及使用原生张量处理器的系统
CN108874745A (zh) * 2017-05-11 2018-11-23 北京异构智能科技有限公司 原生张量处理器及张量缩并的分割
CN111052122A (zh) * 2017-09-22 2020-04-21 国际商业机器公司 模拟量子电路
CN108154240A (zh) * 2017-12-29 2018-06-12 合肥本源量子计算科技有限责任公司 一种低复杂度的量子线路模拟系统
CN110598867A (zh) * 2019-09-17 2019-12-20 合肥本源量子计算科技有限责任公司 一种量子态信息转化方法
CN110826719A (zh) * 2019-10-14 2020-02-21 合肥本源量子计算科技有限责任公司 一种量子程序的处理方法、装置、存储介质和电子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
闻腾 等: "量子线路的级联运算", 《太原科技大学学报》 *

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112651509B (zh) * 2020-10-14 2022-04-22 腾讯科技（深圳）有限公司 量子线路的确定方法及装置
CN112651509A (zh) * 2020-10-14 2021-04-13 腾讯科技（深圳）有限公司 量子线路的确定方法及装置
CN114511093B (zh) * 2020-11-16 2023-06-09 中国人民解放军国防科技大学 玻色子系统模拟方法
CN114511093A (zh) * 2020-11-16 2022-05-17 中国人民解放军国防科技大学 玻色子系统模拟方法
CN112529199A (zh) * 2020-12-23 2021-03-19 北京百度网讯科技有限公司 纠缠量子态提纯方法、装置、设备、存储介质及产品
CN113128691A (zh) * 2021-04-27 2021-07-16 北京百度网讯科技有限公司 量子门标定方法及装置、电子设备和介质
CN113569511A (zh) * 2021-06-11 2021-10-29 清华大学 一种量子电路的模拟方法及装置
CN113592093B (zh) * 2021-08-02 2022-05-24 腾讯科技（深圳）有限公司 量子态制备电路生成方法、装置、量子操作芯片及设备
CN113592093A (zh) * 2021-08-02 2021-11-02 腾讯科技（深圳）有限公司 量子态制备电路生成方法、装置、量子操作芯片及设备
CN113723613A (zh) * 2021-08-31 2021-11-30 北京百度网讯科技有限公司 对量子电路进行模拟的方法及装置
CN115775028A (zh) * 2021-09-06 2023-03-10 合肥本源量子计算科技有限责任公司 量子线路优化方法、装置、介质及电子装置
US12265770B2 (en) 2021-11-11 2025-04-01 Tencent Technology (Shenzhen) Company Limited Method and apparatus for determining quantum circuit, and storage medium
CN114021730A (zh) * 2021-11-19 2022-02-08 中国科学技术大学 物理张量网络态数据后处理方法、系统、设备及存储介质
CN114021730B (zh) * 2021-11-19 2024-07-30 中国科学技术大学 物理张量网络态数据后处理方法、系统、设备及存储介质
CN114254755A (zh) * 2021-12-24 2022-03-29 中国科学院理论物理研究所 模拟量子比特末态概率幅的方法、装置和量子虚拟机
WO2023138202A1 (zh) * 2022-01-24 2023-07-27 腾讯科技（深圳）有限公司 量子线路模拟方法、装置、设备、存储介质及程序产品
CN114429096A (zh) * 2022-04-06 2022-05-03 北京中科弧光量子软件技术有限公司 量子电路的故障仿真方法、系统、存储介质和电子设备
WO2024021819A1 (zh) * 2022-07-26 2024-02-01 腾讯科技（深圳）有限公司 量子电路优化方法、装置、电子设备、计算机可读存储介质及计算机程序产品
CN115130676A (zh) * 2022-09-02 2022-09-30 之江实验室 基于生命周期的路径搜索判别、优化方法和装置
CN115130676B (zh) * 2022-09-02 2023-01-24 之江实验室 基于生命周期的路径搜索判别、优化方法和装置
CN116340714A (zh) * 2023-03-10 2023-06-27 本源量子计算科技（合肥）股份有限公司 一种张量数据处理方法及相关装置
CN117391208A (zh) * 2023-10-13 2024-01-12 北京百度网讯科技有限公司 用于量子线路的测量模拟方法、装置、设备以及存储介质
CN117521829A (zh) * 2023-11-08 2024-02-06 北京百度网讯科技有限公司 量子电路模拟方法、装置及电子设备
CN117556909A (zh) * 2023-11-15 2024-02-13 北京百度网讯科技有限公司 量子电路模拟方法、装置及电子设备
CN117669751A (zh) * 2023-12-05 2024-03-08 北京百度网讯科技有限公司 量子电路模拟方法、装置及电子设备

Also Published As

Publication number Publication date
AU2020289854A1 (en) 2022-01-20
JP2022003501A (ja) 2022-01-11
AU2020289854B2 (en) 2022-03-10
JP7009603B2 (ja) 2022-01-25
CN111738448B (zh) 2021-09-28
US20210397772A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
CN111738448B (zh) 量子线路模拟方法、装置、设备及存储介质
JP7199489B2 (ja) 量子測定ノイズの除去方法、システム、電子機器、及び媒体
JP7471736B2 (ja) 量子系の基底状態エネルギーの推定方法、およびシステム
JP7058304B2 (ja) 異種グラフにおけるノード表現の生成方法、装置及び電子機器
JP7354320B2 (ja) 量子デバイスのノイズ除去方法および装置、電子機器、コンピュータ可読記憶媒体並びにコンピュータプログラム
Zhang New analysis of linear convergence of gradient-type methods via unifying error bound conditions
EP4195090A1 (en) Computational fluid dynamics simulation method and apparatus based on quantum algorithm, and device
KR20210125405A (ko) 질문 분석 방법, 장치, 지식 기반 질문 응답 시스템 및 전자 기기
Zhou et al. Quantum realization of the nearest neighbor value interpolation method for INEQR
Bershtein et al. Painlevé equations from Nakajima–Yoshioka blowup relations
AU2022263561A1 (en) Quantum measurement device calibration method and apparatus, electronic device and medium
CN114897175B (zh) 量子测量设备的噪声消除方法及装置、电子设备和介质
US20240119330A1 (en) Method for Determining Degree of Quantum Entanglement, Computing Device and Storage Medium
Hoefkens et al. Computing validated solutions of implicit differential equations
CN113950689A (zh) 用于获得多乘积公式的解的方法
Aastrup et al. Intersecting quantum gravity with noncommutative geometry-a review
CN118051264A (zh) 一种矩阵处理方法、装置、电子设备和存储介质
CN115577792A (zh) 基于量子系统的信息处理方法及装置
Singleton Jr Shor's Factoring Algorithm and Modular Exponentiation Operators
WO2023221407A1 (zh) 模型生成方法、装置和电子设备
JP2023110835A (ja) 量子状態処理方法、コンピューティングデバイス、及びコンピュータプログラム
CN114021729B (zh) 量子电路操作方法及系统、电子设备和介质
CN116843002A (zh) 神经网络模型的训练方法、训练系统及可读介质
US11029877B1 (en) Efficient primal computing system
CN118505935B (zh) 几何建模方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant