CN113589743B - 一种现场总线系统 - Google Patents

Abstract

本发明实施例公开了一种现场总线系统，该系统包括：主站以及至少一个从站，主站根据待控制的各第一目标伺服控制器，形成脉冲宽度调制PWM控制帧，并串行发送至各从站中的FPGA；从站中的FPGA对接收的PWM控制帧进行解析，并在根据解析结果确定PWM控制帧指向本机节点时，生成对应的至少一个PWM控制信号，并将各PWM控制信号通过匹配I/O端口提供至各第一目标伺服控制器。本发明实施例中的现场总线系统，通过在从站中增加FPGA，以根据主站的PWM控制帧，直接生成对应的PWM控制信号，降低了PWM控制帧的传输时延，提升了PWM控制信号的生成效率；同时通过FPGA生成对应的PWM控制信号，可以提升PWM控制信号的精度，实现对伺服控制器的高精度控制。

Description

一种现场总线系统

技术领域

本发明实施例涉及自动控制技术领域，尤其涉及一种现场总线系统。

背景技术

随着自动化控制技术的不断发展，EtherCAT现场总线系统凭借维护开销低和高精度设备同步等特点，已广泛应用于机械、设备工程以及工业自动化等领域。

目前，现有的EtherCAT现场总线系统中，通常是通过主站向从站下发脉冲宽度调制(Pulse width modulation，PWM)指令，以控制多轴伺服控制器进行工作；其中，从站由微控制单元(Micro Control Unit，MCU)和专用从站控制芯片ESC(EtherCAT SlaveController)组成；ESC芯片收到主站下发的PWM指令后，通过低速接口把PWM指令信息传递给MCU控制器，由MCU发出对应的PWM控制信号。

然而，现有技术中，PWM指令先由ESC芯片接收，再通过低速串行接口传递给MCU，存在大量数据时延，导致信息传递速率低；同时，当使用MCU发出PWM信号时，精度较差，无法满足高精度多轴控制器的控制需求。

发明内容

本发明实施例提供了一种现场总线系统，以实现对PWM控制信号的高效率生成，以及对伺服控制器的高精度控制。

本发明实施例提供了一种现场总线系统，包括：主站以及至少一个从站，主站与各从站依次首尾相连，形成串行结构的现场总线系统；

其中，各从站中包括现场可编程门阵列FPGA，各从站的FPGA通过内部的I/O端口，与伺服电机系统中的各伺服控制器对应相连；

主站，用于根据待控制的各第一目标伺服控制器，形成脉冲宽度调制PWM控制帧，并串行发送至每个从站中的FPGA；

从站中的FPGA，用于对接收的PWM控制帧进行解析；在根据解析结果确定PWM控制帧指向本机节点时，生成与解析结果对应的至少一个PWM控制信号，并将各PWM控制信号通过匹配I/O端口提供至各第一目标伺服控制器。

各所述从站还包括：中央控制器MCU，所述MCU与从站中的FPGA相连；

主站，还用于根据待控制的各第二目标伺服控制器，形成非PWM控制帧，并串行发送至每个从站中的FPGA；

从站中的FPGA，用于将接收的非PWM控制帧转发至从站中的MCU；

从站中的MCU，用于对接收的非PWM控制帧进行解析，并生成与解析结果对应的至少一个非PWM控制信号，并将各非PWM控制信号发送至对应的各第二目标伺服控制器。

所述PWM控制帧包括：PWM占空比字段、PWM频率字段和I/O端口标识字段；

所述从站中的FPGA，具体用于：

根据PWM占空比字段和PWM频率字段，确定至少一个PWM占空比和对应的PWM频率；

根据各PWM占空比和对应的PWM频率，生成多个对应的PWM控制信号；

根据I/O端口标识字段中各I/O端口标识，确定多个目标I/O端口，并通过各目标I/O端口，将匹配的PWM控制信号提供至各第一目标伺服控制器。

所述PWM控制帧还包括：寻址从站标识；

从站中的FPGA，具体用于判断PWM控制帧中的寻址从站标识与本机节点标识是否一致，若是，则确定PWM控制帧指向本机节点。

从站中的FPGA还包括：PWM控制信号占空比调节电路；

所述PWM控制信号占空比调节电路，用于对FPGA生成的初始PWM控制信号的占空比进行调节，以获取与PWM控制帧匹配的PWM控制信号。

PWM控制信号占空比调节电路包括：或逻辑计算单元和至少一个相移单元；

所述相移单元，用于对输入的PWM控制信号进行相移操作，并将相移后的PWM控制信号发送至下一相移单元，或者或逻辑计算单元；

所述或逻辑计算单元，用于对输入的初始PWM控制信号和相移后的初始PWM控制信号进行或逻辑计算，以获取与PWM控制帧中占空比匹配的PWM控制信号。

所述PWM控制信号占空比调节电路，具体用于：

根据初始PWM控制信号的占空比与PWM控制帧中PWM占空比的差值，确定占空比调节量；

根据所述占空比调节量和所述相移单元的占空比调节量，确定相移单元的数量；

将所述初始PWM控制信号输入至依次连接对应数量的相移单元，以获取中间PWM控制信号，并将所述中间PWM控制信号和所述初始PWM控制信号输入至或逻辑计算单元，获取或逻辑计算单元输出的，与PWM控制帧匹配的PWM控制信号。

从站中的FPGA，还包括：

通信单元，用于与现场总线系统中其他站点进行组网通信；

存储单元，用于对接收的对接收的PWM控制帧，以及生成的PWM控制信号进行存储。

从站中的FPGA，还用于：

接收主站的低电压差分信号，并对所述低电压差分信号进行解析，根据解析结果判断所述低电压差分信号是否包括PWM控制帧标识；

若是，则确定所述低电压差分信号为PWM控制帧；否则，确定所述低电压差分信号为非PWM控制帧。

主站，还用于每间隔预设时间，向每个从站中的FPGA串行发送链路检测信号，并根据各从站反馈的消息，判断现场总线系统中各站点间的通信链路是否正常；

从站中的FPGA，还用于将接收的链路检测信号转发至连接的下一从站，并在检测到链路检测信号转发失败时，生成链路异常告警信息发送至现场总线系统中主站。

本发明实施例提供的现场总线系统，通过主站根据待控制的各第一目标伺服控制器，形成脉冲宽度调制PWM控制帧，并串行发送至每个从站中的FPGA，从站中的FPGA对接收的PWM控制帧进行解析，并在根据解析结果确定PWM控制帧指向本机节点时，生成与解析结果对应的至少一个PWM控制信号，进而将各PWM控制信号通过匹配I/O端口提供至各第一目标伺服控制器；通过在从站中增加FPGA，以根据主站的PWM控制帧，直接生成对应的PWM控制信号，降低了PWM控制帧的传输时延，提升了PWM控制信号的生成效率；同时通过FPGA生成对应的PWM控制信号，可以提升PWM控制信号的精度，实现对伺服控制器的高精度控制。

附图说明

图1是本发明实施例提供的一种现场总线系统的结构框图；

图2是本发明实施例提供的一种现场总线系统的结构框图；

图3是本发明实施例提供的一种PWM控制帧的结构示意图；

图4是本发明实施例提供的一种PWM控制帧的结构示意图；

图5是本发明实施例提供的一种PWM控制信号占空比调节电路的结构框图；

图6是本发明实施例提供的一种PWM控制信号占空比调节电路的计算示意图；

图7是本发明实施例提供的一种从站的结构框图。

具体实施方式

下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。

图1为本发明实施例提供的一种现场总线系统，现场总线系统100包括：主站101以及至少一个从站102，主站101与各从站102依次首尾相连，形成串行结构的现场总线系统100：

其中，各从站102中包括现场可编程门阵列FPGA103，各从站102的FPGA103通过内部的I/O端口，与伺服电机系统中的各伺服控制器对应相连。

主站101，用于根据待控制的各第一目标伺服控制器，形成脉冲宽度调制PWM控制帧，并串行发送至每个从站102中的FPGA103；其中，主站101，为现场总线系统100中，用于进行控制命令发布，以及通过从站102对现场设备进行控制的终端设备。

现场总线系统100，为连接现场智能设备和自动化控制设备的双向串行、数字式和多节点通信网络；典型的，现场总线系统100可以包括EtherCAT(Ether ControlAutomation Technology)现场总线系统；EtherCAT现场总线系统，是一种基于以太网的开放架构现场总线系统，具有使用成本低、高精度设备同步以及线缆冗余可选的特点。

需要说明的是，主站101包括中央处理器(Central Processing Unit，CPU)，主站101通过CPU实现PWM控制帧的生成和其他数据的处理。在本实施例中，主站101根据多个第一目标伺服控制器的控制需求，生成对应的脉冲宽度调制PWM控制帧；其中，脉冲宽度调制(Pulse width modulation，PWM)控制帧，为用于生成对应PWM控制信号的指示命令信息，其数据格式为预先设定。

PWM技术，可以通过微处理器的数字输出实现对模拟电路的有效控制；故本发明实施例中，主站101通过生成对应的PWM控制帧发送至各从站102，以通过各从站102生成对应的PWM控制信号，可以实现对伺服控制器的有效控制；同时主站101仅用于生成对应的控制帧信息，故可以利用主站101有限的CPU资源，实现对大量伺服控制器的集中控制。

伺服控制器，为用于控制伺服电机的控制器，是现场总线系统100的被控制方，可以通过位置、速度以及力矩三种方式对伺服马达进行控制，实现对传动系统的高精度定位。其中，第一目标伺服控制器，为对应控制信号类型为PWM控制信号的伺服控制器。

从站102中的FPGA103，用于对接收的PWM控制帧进行解析；在根据解析结果确定PWM控制帧指向本机节点时，生成与解析结果对应的至少一个PWM控制信号，并将各PWM控制信号通过匹配I/O端口提供至各第一目标伺服控制器；其中，从站102，为现场总线系统100中主站101的被控制方，主要用于根据主站101的PWM控制帧，生成对应的PWM控制信号发送至匹配的第一目标伺服控制器。

现场可编程门阵列(Field Programmable Gate Array，FPGA)103，是一种可重复编程的硅片，由许多逻辑模块组成，每个逻辑模块通常由触发器、逻辑功能模块以及连接逻辑模块的路由网络组成；在FPGA103中，可以通过重新定义各逻辑模块及其之间的连接关系，以构建复杂的数字电路，故无需进行硬件设备的更换，即可实现设备功能的调整。

其中，I/O端口，为FPGA 103与外界连接设备进行数据交互的端口；在本实施例中，从站102中的FPGA103在接收到主站101的PWM控制帧后，对PWM控制帧进行内容解析，并根据内容解析结果判断当前PWM控制帧是否为针对本机节点的控制帧；若确定是，则根据内容解析结果中的PWM控制参数生成对应的PWM控制信号，并通过匹配的I/O端口将PWM控制信号发送至连接的第一目标伺服控制器。

本发明实施例中的技术方案，通过在从站102中增加FPGA103，可以在获取到主站101发送的PWM控制帧时，直接生成对应的PWM控制信号，避免PWM控制帧的转发，减少数据传输时延，进而提升PWM控制信号的生成效率；同时，由于FPGA103拥有丰富的I/O端口资源，故可以同时生成多路PWM控制信号，实现同时对多个伺服控制器的高精度控制。

可选的，如图2所示，各所述从站102还包括：中央控制器MCU104，所述MCU104与从站102中的FPGA103相连；

主站101，还用于根据待控制的各第二目标伺服控制器，形成非PWM控制帧，并串行发送至每个从站102中的FPGA103；从站102中的FPGA103，用于将接收的非PWM控制帧转发至从站102中的MCU104；从站102中的MCU104，用于对接收的非PWM控制帧进行解析，并生成与解析结果对应的至少一个非PWM控制信号，并将各非PWM控制信号发送至对应的各第二目标伺服控制器。

其中，中央控制器(Micro Control Unit，MCU)104，是将计算结的CPU、RAM(RandomAccess Memory)、定时计数器和多种I/O端口集成在一片芯片上，形成的芯片级的计算机；本发明实施例中，通过MCU104对非PWM控制帧进行处理，进而生成对应的非PWM控制信号，可以实现从站102对PWM控制帧和非PWM控制帧的独立处理，保证从站102的功能独立性，进而可以提升FPGA103的PWM控制信号的生成效率。

可以理解的是，不同的伺服控制器可以采用不同类型的控制信号进行控制；在本实施例中，第二目标伺服控制器，为对应非PWM控制信号的伺服控制器；为了保证从站102各功能模块的功能独立性，当从站102接收的控制帧为非PWM控制帧时，由MCU104根据非PWM控制帧生成对应的非PWM控制信号，并发送至连接的第二目标伺服控制器；而当控制帧为PWM控制帧时，则由FPGA103根据PWM控制帧生成对应的PWM控制信号，并发送至连接的第一目标伺服控制器。

值的注意的是，各从站102通过FPGA103对主站101的帧数据进行统一接收，并对接收的帧数据进行判断，以确定是否为PWM控制帧；其中，若确定当前帧数据为PWM控制帧，则由FPGA103进行处理，以生成对应的PWM控制信号；而若确定当前帧数据为非PWM控制帧数据，则将当前非PWM控制帧数据转发至MCU104，以通过MCU104对非PWM控制帧进行处理，生成对应的非PWM控制信号。

在本实施例中，可选的，如图3所示，所述PWM控制帧包括：PWM占空比字段、PWM频率字段和I/O端口标识字段；图中，SOF：Start of Frame，表示帧起始标志，IO ID Number，表示I/O端口标识字段，Duty，表示PWM占空比字段，Freq，表示PWM频率字段，EOF：End ofFrame，表示帧结束标志。此外，可选的，PWM控制帧还可以包括主站101需要控制的I/O端口的数量。

所述从站102中的FPGA103，具体用于：根据PWM占空比字段和PWM频率字段，确定至少一个PWM占空比和对应的PWM频率；根据各PWM占空比和对应的PWM频率，生成多个对应的PWM控制信号；根据I/O端口标识字段中各I/O端口标识，确定多个目标I/O端口，并通过各目标I/O端口，将匹配的PWM控制信号提供至各第一目标伺服控制器。

其中，PWM占空比，是指在一个周期内，PWM控制信号处于高电平的时间占据整个信号周期的百分比；例如，PWM控制信号的一个信号周期为4毫秒，其中高电平时间为1毫秒，则当前PWM控制信号的占空比为25％。I/O端口标识，为FPGA103用于对各I/O端口进行标识的字符串信息。

具体的，从站102中的FPGA103，根据PWM控制帧的预设格式，对PWM控制帧进行内容解析，以获取对应的PWM占空比字段、PWM频率字段和I/O端口标识字段；并根据各字段数据，获取对应的PWM占空比、PWM频率和I/O端口标识；进而根据PWM占空比和对应的PWM频率，生成对应的PWM控制信号，并将当前PWM控制信号通过与I/O端口标识匹配的I/O端口进行传输。

值的注意的是，当需要对多个目标伺服控制器进行控制时，主站101可以针对每一个目标伺服控制器分别生成一个对应的PWM控制帧，以通过从站102中FPGA103对应的I/O端口输出对应的PWM控制信号。或者，主站101可以将针对多个目标伺服控制器的控制参数添加至一个PWM控制帧中，则PWM占空比字段、PWM频率字段和I/O端口标识字段中依次分别包括多个PWM占空比、PWM频率和I/O端口标识；按照预设字段长度，对各字段进行划分，获取多组对应的PWM占空比、PWM频率和I/O端口标识，进而生成多个PWM控制信号，并分别通过对应的I/O端口将各PWM控制信号发送至匹配的目标伺服控制器，可以减少PWM控制帧的传输次数，同时可以实现各PWM控制信号的同时生成，实现对各目标伺服控制器的集中控制。

此外，可选的，如图4所示，PWM控制帧还可以包括：寻址从站标识；图中，从站Address，表示寻址从站标识。从站102中的FPGA103，具体用于判断PWM控制帧中的寻址从站标识与本机节点标识是否一致，若是，则确定PWM控制帧指向本机节点。其中，寻址从站标识，为主站101对各从站102身份进行标识的字符串信息。

需要说明的是，主站101在发送PWM控制帧时，会将PWM控制帧依次发送至现场总线系统100中的全部从站102；各从站102中FPGA103在接收到主站101的PWM控制帧后，直接将PWM控制帧转发至下一从站102，并对PWM控制帧进行内容解析，以获取对应的寻址从站标识；FPGA103判断当前寻址从站标识与本机节点标识是否一致，若确定一致，则确定当前PWM控制帧指向本机节点；否则，表示当前PWM控制帧不是针对本机节点的控制命令，可以继续向下一节点传递当前PWM控制帧。

进一步，可选的，从站102中的FPGA103，对接收的PWM控制帧进行解析之前，还可以用于：接收主站101的低电压差分信号，并对所述低电压差分信号进行解析，根据解析结果判断所述低电压差分信号是否包括PWM控制帧标识；若是，则确定所述低电压差分信号为PWM控制帧；否则，确定所述低电压差分信号为非PWM控制帧。

其中，低电压差分信号(Low Voltage Differential Signaling，LVDS)，通过采用极低的电压幅度基于差分线路传输数据，可实现数据的高速率传输；典型的，LVDS的数据传输速率可以达到155Mbps。在本发明实施例中，通过LVDS对主站101的控制指令进行传输，可以提升控制指令传输的速度，进而提升对应控制需求的反应时间。

PWM控制帧标识，为用于标识当前LVDS信号为PWM控制帧的字符串信息；通过PWM控制帧标识，可以确定当前LVDS信号的信息类型；故各从站102中FPGA103在获取到主站101的LVDS信号后，对LVDS信号进行内容解析；通过检测当前LVDS信号是否包括PWM控制帧标识，确定当前LVDS信号是否为PWM控制帧，可以实现对LVDS信号类型的准确判断。

在本实施例中，可选的，从站102中的FPGA103还包括：PWM控制信号占空比调节电路105；所述PWM控制信号占空比调节电路105，用于对FPGA103生成的初始PWM控制信号的占空比进行调节，以获取与PWM控制帧匹配的PWM控制信号。

需要说明的是，受限于FPGA103的输入时钟，FPGA103无法直接生成与PWM控制帧中PWM占空比匹配的PWM控制信号；故FPGA103首先生成初始PWM控制信号，例如，对应预设占空比(例如，50％)PWM控制信号；进而将初始PWM控制信号输入至PWM控制信号占空比调节电路105，以对预设占空比进行调整，以最终获取与PWM控制帧中PWM占空比匹配的PWM控制信号。

其中，如图5所示，PWM控制信号占空比调节电路105可以包括：或逻辑计算单元106和至少一个相移单元107；

所述相移单元107，用于对输入的PWM控制信号进行相移操作，并将相移后的PWM控制信号发送至下一相移单元107，或者或逻辑计算单元106；

所述或逻辑计算单元106，用于对输入的初始PWM控制信号和相移后的初始PWM控制信号进行或逻辑计算，以获取与PWM控制帧中占空比匹配的PWM控制信号。

其中，相移单元107，为用于对输入信号进行相位调整的元件，每个相移单元107的相位调整量可以自适应设置；以30度相移单元为例，可以对输入的信号进行30度相位调整；若PWM控制信号占空比调节电路105中包括四个相移单元107，则最大可对输入信号进行120度相位调整。或逻辑计算单元106，为用于对输入的两路信号进行逻辑或的计算的元件；其中，逻辑或的计算规则为，两路输入信号存在至少一个高电平，则输出信号为高电平；当两路输入信号均为低电平时，输出信号为低电平。

在本实施例中，通过将初始PWM控制信号输入至对应的相移单元107，进而将相移单元107输出的信号和初始PWM控制信号共同输入至或逻辑计算单元106，以最终获取与PWM控制帧中占空比匹配的PWM控制信号，可以实现高精度PWM控制信号的高效率生成。

具体的，所述PWM控制信号占空比调节电路105，用于：根据初始PWM控制信号的占空比与PWM控制帧中PWM占空比的差值，确定占空比调节量；根据所述占空比调节量和所述相移单元107的占空比调节量，确定相移单元107的数量；将所述初始PWM控制信号输入至依次连接对应数量的相移单元107，以获取中间PWM控制信号，并将所述中间PWM控制信号和所述初始PWM控制信号输入至或逻辑计算单元106，获取或逻辑计算单元106输出的，与PWM控制帧匹配的PWM控制信号。

需要说明的是，如图6所示，以相移单元107的相位偏移为30度为例，当初始PWM控制信号的相位偏移30度时，相位偏移后的初始PWM控制信号和初始PWM控制信号进行或逻辑计算后，初始PWM控制信号的占空比对应变化30°/360°＝1/12，则表示当前FPGA103的PWM控制信号的可调占空比精度为1/12；若PWM控制信号占空比调节电路105包括三个相移单元107，则对应的最大可调占空比为1/4。由此，通过PWM控制信号占空比调节电路105，可以实现对PWM控制信号占空比的高精度调节；同时通过适应性调整相移单元107的相位偏移量以及相移单元107的数量，可以进一步提升PWM控制信号占空比的调节精度以及对应的最大可调节占空比。

具体的，FPGA103根据初始PWM控制信号的占空比与PWM控制帧中PWM占空比的差值，确定占空比调节量，进而确定所需相移单元107的数量；并将初始PWM控制信号依次输入对应数量的相移单元107，以获取中间PWM控制信号；最终将中间PWM控制信号和初始PWM控制信号输入至或逻辑计算单元106，以获取或逻辑计算单元106输出的，与PWM控制帧中PWM占空比对应的PWM控制信号；例如，初始PWM控制信号的占空比为1/2，PWM控制帧中PWM占空比为3/4，则占空比调节量为1/4，单个相移单元107对应的占空比调节量为1/12，则所需相移单元107的数量为3；由此，可以实现对PWM控制信号占空比的高精度调节。

值的注意的是，FPGA103的输入时钟频率，决定了对应输出的PWM控制信号的频率；而FPGA103支持较高频率的时钟输入，对应的可实现较高频率的PWM控制信号的输出；典型的，FPGA103的输入时钟频率范围可以为100MHz～200MHz，则对应的PWM控制信号的最大频率可以达到200MHz，可以实现高频率PWM控制信号的获取。

在本实施例中，可选的，如图7所示，从站102中的FPGA103，还可以包括：通信单元108，用于与现场总线系统100中其他站点进行组网通信；存储单元109，用于对接收的对接收的PWM控制帧，以及生成的PWM控制信号进行存储。其中，存储单元109，还可以记录各I/O端口的标识以及其他设置信息，本发明实施例对存储单元109的存储内容不作具体限定。

在本实施例中，可选的，主站101，还用于每间隔预设时间，向每个从站102中的FPGA103串行发送链路检测信号，并根据各从站102反馈的消息，判断现场总线系统100中各站点间的通信链路是否正常；从站102中的FPGA103，还用于将接收的链路检测信号转发至连接的下一从站102，并在检测到链路检测信号转发失败时，生成链路异常告警信息发送至现场总线系统100中主站101。

具体的，主站101通过定时发送链路检测信号，以检测现场总线系统100中各站点间的通信链路是否存在异常；对应的，各从站102中FPGA103在接收到主站101或连接从站102发送的链路检测信号后，将链路检测信号进行继续转发，并在检测到转发失败时，向主站101发送链路异常告警信息；其中，链路异常告警信息，可以包括异常从站标识。

在本实施例中，通过定时对现场总线系统100中各站点间的通信链路进行检测，可以及时发现通信链路的异常，进而及时采取对应的应对措施，例如，启用备用链路，可以提升现场总线系统100的稳定性。

本发明实施例提供的现场总线系统，通过主站根据待控制的各第一目标伺服控制器，形成脉冲宽度调制PWM控制帧，并串行发送至每个从站中的FPGA，从站中的FPGA对接收的PWM控制帧进行解析，并在根据解析结果确定PWM控制帧指向本机节点时，生成与解析结果对应的至少一个PWM控制信号，进而将各PWM控制信号通过匹配I/O端口提供至各第一目标伺服控制器；通过在从站中增加FPGA，以根据主站的PWM控制帧，直接生成对应的PWM控制信号，降低了PWM控制帧的传输时延，提升了PWM控制信号的生成效率；同时通过FPGA生成对应的PWM控制信号，可以提升PWM控制信号的精度，实现对伺服控制器的高精度控制。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种现场总线系统，其特征在于，包括：主站以及至少一个从站，主站与各从站依次首尾相连，形成串行结构的现场总线系统；

其中，各从站中包括现场可编程门阵列FPGA，各从站的FPGA通过内部的I/O端口，与伺服电机系统中的各伺服控制器对应相连；

主站，用于根据待控制的各第一目标伺服控制器，形成脉冲宽度调制PWM控制帧，并串行发送至每个从站中的FPGA；

从站中的FPGA，用于对接收的PWM控制帧进行解析；在根据解析结果确定PWM控制帧指向本机节点时，生成与解析结果对应的至少一个PWM控制信号，并将各PWM控制信号通过匹配I/O端口提供至各第一目标伺服控制器；

各所述从站还包括：中央控制器MCU，所述MCU与从站中的FPGA相连；

主站，还用于根据待控制的各第二目标伺服控制器，形成非PWM控制帧，并串行发送至每个从站中的FPGA；

从站中的FPGA，用于将接收的非PWM控制帧转发至从站中的MCU；

从站中的MCU，用于对接收的非PWM控制帧进行解析，并生成与解析结果对应的至少一个非PWM控制信号，并将各非PWM控制信号发送至对应的各第二目标伺服控制器。

2.根据权利要求1所述的系统，其特征在于，所述PWM控制帧包括：PWM占空比字段、PWM频率字段和I/O端口标识字段；

所述从站中的FPGA，具体用于：

根据PWM占空比字段和PWM频率字段，确定至少一个PWM占空比和对应的PWM频率；

根据各PWM占空比和对应的PWM频率，生成多个对应的PWM控制信号；

根据I/O端口标识字段中各I/O端口标识，确定多个目标I/O端口，并通过各目标I/O端口，将匹配的PWM控制信号提供至各第一目标伺服控制器。

3.根据权利要求1所述的系统，其特征在于，所述PWM控制帧还包括：寻址从站标识；

从站中的FPGA，具体用于判断PWM控制帧中的寻址从站标识与本机节点标识是否一致，若是，则确定PWM控制帧指向本机节点。

4.根据权利要求1所述的系统，其特征在于，从站中的FPGA还包括：PWM控制信号占空比调节电路；

所述PWM控制信号占空比调节电路，用于对FPGA生成的初始PWM控制信号的占空比进行调节，以获取与PWM控制帧匹配的PWM控制信号。

5.根据权利要求4所述的系统，其特征在于，所述PWM控制信号占空比调节电路包括：或逻辑计算单元和至少一个相移单元；

所述相移单元，用于对输入的PWM控制信号进行相移操作，并将相移后的PWM控制信号发送至下一相移单元，或者或逻辑计算单元；

所述或逻辑计算单元，用于对输入的初始PWM控制信号和相移后的初始PWM控制信号进行或逻辑计算，以获取与PWM控制帧中占空比匹配的PWM控制信号。

6.根据权利要求5所述的系统，其特征在于，所述PWM控制信号占空比调节电路，具体用于：

根据初始PWM控制信号的占空比与PWM控制帧中PWM占空比的差值，确定占空比调节量；

根据所述占空比调节量和所述相移单元的占空比调节量，确定相移单元的数量；

将所述初始PWM控制信号输入至依次连接对应数量的相移单元，以获取中间PWM控制信号，并将所述中间PWM控制信号和所述初始PWM控制信号输入至或逻辑计算单元，获取或逻辑计算单元输出的，与PWM控制帧匹配的PWM控制信号。

7.根据权利要求1所述的系统，其特征在于，从站中的FPGA，还包括：

通信单元，用于与现场总线系统中其他站点进行组网通信；

存储单元，用于对接收的对接收的PWM控制帧，以及生成的PWM控制信号进行存储。

8.根据权利要求1所述的系统，其特征在于，从站中的FPGA，还用于：

接收主站的低电压差分信号，并对所述低电压差分信号进行解析，根据解析结果判断所述低电压差分信号是否包括PWM控制帧标识；

若是，则确定所述低电压差分信号为PWM控制帧；否则，确定所述低电压差分信号为非PWM控制帧。

9.根据权利要求1所述的系统，其特征在于，

主站，还用于每间隔预设时间，向每个从站中的FPGA串行发送链路检测信号，并根据各从站反馈的消息，判断现场总线系统中各站点间的通信链路是否正常；

从站中的FPGA，还用于将接收的链路检测信号转发至连接的下一从站，并在检测到链路检测信号转发失败时，生成链路异常告警信息发送至现场总线系统中主站。

Images