CN110679118B - 处理过程数据 - Google Patents

处理过程数据 Download PDF

Info

Publication number
CN110679118B
CN110679118B CN201880034538.0A CN201880034538A CN110679118B CN 110679118 B CN110679118 B CN 110679118B CN 201880034538 A CN201880034538 A CN 201880034538A CN 110679118 B CN110679118 B CN 110679118B
Authority
CN
China
Prior art keywords
data
bus
local bus
user device
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880034538.0A
Other languages
English (en)
Other versions
CN110679118A (zh
Inventor
丹尼尔·杰罗尔姆
弗兰克·夸克纳克
汉斯-赫伯特·基尔斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wago Verwaltungs GmbH
Original Assignee
Wago Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wago Verwaltungs GmbH filed Critical Wago Verwaltungs GmbH
Publication of CN110679118A publication Critical patent/CN110679118A/zh
Application granted granted Critical
Publication of CN110679118B publication Critical patent/CN110679118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1689Synchronisation and timing concerns
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/422Synchronisation for ring networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/405Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40032Details regarding a bus interface enhancer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/102Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/251Cut-through or wormhole routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

用于处理数据的数据总线用户设备(7a)和方法,其中,数据总线用户设备(7a)能与本地总线(6)、尤其环型总线连接并且数据总线用户设备(7a)具有能与本地总线(6)连接的输入接口(8)以用于接收第一本地总线数据(P1、P2、P3)、能与本地总线(6)连接的输出接口(9)以用于发送第二本地总线数据(P1'、P2'、P3')、处理组件(21a)以用于时钟控制地处理第一本地总线数据(P1、P2、P3)和/或在存储器中存储的数据和输出至少一个控制信号(26)、逻辑单元(21b),其适用于基于控制信号(26)变更一定量的接收的第一本地总线数据(P1、P2、P3)以用于产生要发送的第二本地总线数据(P1'、P2'、P3');其中,所述逻辑单元(21b)进一步适用于时钟控制地延迟第二本地总线数据(P1'、P2'、P3')通过输出接口(9)的发送。

Description

处理过程数据
技术领域
本发明一般来说涉及数据的处理,并且尤其涉及在本地总线的数据总线用户设备上的本地总线数据的处理。
背景技术
数据总线用户设备大多用在自动化系统中。
自动化系统尤其用于控制工业设备、建筑物以及交通工具。对于控制自动化系统来说,大多需要多个传感器和执行器。这些传感器和执行器监视并且控制由系统执行的过程。一个自动化系统的不同的传感器和执行器在这种情况下经常也被称为自动化设备。
这些自动化设备可以直接与自动化系统的控制器连接,或者可以首先与输入模块和输出模块(经常也被称为I/O模块)连接。接着,这些模块又与控制器直接连接。在此,自动化设备可以直接集成在I/O模块中,或者可以与这些I/O模块经由缆线或者无线地连接。
自动化系统的控制器通常借助一个或多个内存可编程的控制器、PLC实现。在此,PLC按等级地或者非中心地设置在自动化系统中。在此,在PLC中存在不同的性能级,从而PLC可以根据计算能力和存储能力承担不同的控制和调节。PLC在最简单的情况下具有输入端、输出端、运行系统(固件)和接口,通过它们可以加载用户程序。用户程序定义了应该如何根据输入切换输出。在这种情况下,输入端和输出端与自动化系统和/或I/O模块连接,并且可以借助在用户程序中寄存的逻辑监视或者控制由自动化系统执行的过程。在此,通过传感器实现过程的监视并且通过执行器实现过程的控制。这种控制器也可以被称为中央控制器或者中央单元,并且至少针对与控制器连接的一个自动化设备或者I/O模块承担控制。
不过,自动化设备与至少一个控制器直接连接或者I/O模块与至少一个控制器以并行接线的方式直接连接(亦即从每个自动化设备或每个I/O模块各布置一条线路以用于上级控制)是相当昂贵的。尤其是随着自动化系统的自动化程度的提高,在并行接线时增加了接线工作量。这在设计、安装、调试和维修时与高成本相关联。
因此,目前在自动化技术中大多使用总线系统,利用总线系统可以将自动化设备或者I/O模块连接到控制器上。总线系统的这种用户设备也被称为总线用户设备。因为在总线系统上交换数据,所以总线用户设备也经常被称为数据总线用户设备。为了进一步简化各个自动化设备或者I/O模块与总线系统的连接,目前经常借助专门的本地总线将各组自动化设备或者I/O模块上下连接成本地总线系统并且接着将该本地总线的至少一个用户设备与总线系统连接,该总线系统与控制器连接。在此,本地总线系统可以与用于与控制器连接的总线系统不同。
一组本地总线用户设备的与控制器的总线系统连接的用户设备经常也被称为本地总线主控装置。备选地,也使用本地总线系统的前端的名称。这种本地总线主控装置相对于其他本地总线用户设备来说包含其他的逻辑、电路和功能性,这些逻辑、电路或功能性对于连接到控制器的总线系统上来说是必需的。本地总线主控装置本身也可以包含PLC。这种用户设备也可以具有用于在两个总线系统之间转换的逻辑和电路。因此,本地总线主控装置也可以构造为网关或者总线转换器,并且负责将以其中一个总线系统的格式存在的数据转换成本地总线系统的格式,并且反之亦然。但是,大多不强制将本地总线主控装置专门用于将本地总线连接到上级的总线上。
通常使用的本地总线大多适配于自动化设备的或者I/O模块的特定的使用要求或者考虑到它们的特殊的硬件设计。在此,本地总线系统的自动化设备或者I/O模块的组大多形成自动化系统的用于执行在由自动化系统执行的过程中的特殊任务的分组。针对过程的在总线上交换的数据也经常被称为本地总线数据或者过程数据,因为这些数据包含用于调节或者控制由自动化系统执行的过程的信息。在此,这种数据还可以包括测量数据、控制数据、状态数据和/或其他信息。根据使用的总线协议,这些数据可以前置于其他数据(报头)或者附加在其他数据之后(尾部)。所述其他数据可以包含关于数据的信息或者包含关于在本地总线上的内部通信的信息。在此,已知多种不同的信息,这些信息按照使用的总线协议前置于所述数据或者附加在所述数据之后。
在此,环型总线是本地总线的一种专门的形式,例如由US 5472347已知。在环型总线中,数据总线用户设备、例如自动化设备或者I/O模块分别与它们直接相邻的数据总线用户设备连接并且将数据依次从一个数据总线用户设备继续传送给另一个数据总线用户设备。在本地总线上传输的数据也可以被称为本地总线数据。因此,不是同时向所有数据总线用户设备发送数据,而是依次发送,其中,一个数据总线用户设备从其上游的数据总线用户设备获得数据并且将数据继续传送给其下游的数据总线用户设备。
数据总线用户设备可以在获得数据和继续传送之间处理获得的数据。当数据到达系列中的最后的数据总线用户设备时,再次将数据从最后的数据总线用户设备依次返回传送到第一个数据总线用户设备。在此,这种返回传送要么通过所有数据总线用户设备实现,要么在数据总线用户设备旁边借助旁路线实现。因此,环型总线具有数据的下行流和上行流。环型总线中的数据大多以数据包的形式传输,数据包经过所有数据总线用户设备。
在环型总线中将数据包从一个数据总线用户设备继续传递至另一个数据总线用户设备。在此,在每个给出的时间内,一个数据总线用户设备总是仅从其上游的数据总线用户设备接收数据包的一部分。当包含在这部分中的数据由数据总线用户设备处理好时,将这部分继续传送给下游的数据总线用户设备并且同时从上游的数据总线用接收数据包的新的一部分。数据包的所有部分以这种方式连续经过所有数据总线用户设备。
在此,每个数据总线用户设备具有不同的处理时间,亦即在过程数据的检测和处理结果的存在之间的不同的时间。在上面提到的现有技术中,这种不同的处理时间通过如下方考虑到,即每个数据总线用户设备具有适配的运行时间延迟。亦即,过程数据一直暂存在数据总线用户设备中,直至该数据总线用户设备结束其处理,之后将过程数据继续传送给下一个数据总线用户设备。
本发明的任务在于,提供一种数据总线用户设备和一种相应的方法,改进过程数据的处理。
发明内容
数据总线用户设备用于控制或监视过程、尤其通过将控制信号例如输出给执行器和/或通过例如由传感器接收测量信号实现。数据总线用户设备将控制信号和/或测量信号转换成本地总线的过程数据或者反之亦然。数据总线用户设备也可以被称为本地总线用户设备。
按照本发明的用于处理数据的数据总线用户设备能与本地总线连接、亦即适配地与本地总线连接,尤其能与环型总线连接。在具有数据总线用户设备的本地总线中,将数据以数据包的形式传输。数据包也可以称为电报。数据包例如具有头部、净荷并且有利地具有校验和。有利地,数据包是通信数据包或者过程数据包。
通信数据包不包含过程数据。有利地,通信数据包包含尤其用于程序化和/或控制和/或监视和/或识别至少一个数据总线用户设备的数据。有利地,通信数据包具有配属于至少一个数据总线用户设备的地址。优选地,数据总线用户设备设立用于评价地址。
过程数据包具有过程数据,所述过程数据由本地总线的数据总线用户设备发送和/或接收。有利地,过程数据包不具有用于将过程数据传输给本地总线中的数据总线用户设备或者传输来自数据总线用户设备的过程数据的地址。在过程数据包中,过程数据例如这样设置,使得数据总线用户设备基于过程数据在过程数据包中的相应的位置、例如在所属的相关的数据块(1字节)内的一位或几位识别出属于相应的数据总线用户设备的过程数据。有利地,过程数据包具有标识符(IDE),该标识符配属于该类型的数据包、亦即过程数据包并且能通过数据总线用户设备识别。过程数据也可以称为本地总线数据。
按照本发明的数据总线用户设备具有用于接收第一本地总线数据的输入接口以及用于发送第二本地总线数据的输出接口。在此,输入接口例如可以与本地总线连接、亦即适配地与本地总线连接,并且数据总线用户设备例如可以通过输入接口接收来自上游的数据总线用户设备的第一本地总线数据。在此,输出接口例如可以与本地总线连接、亦即适配地与本地总线连接,并且数据总线用户设备可以通过输出接口将第二本地总线数据发送给下游的数据总线用户设备。在这种情况下,这些数据总线用户设备本身构造为本地总线,其中,还可以设有其他元件、例如终止块。上游的数据总线用户设备可以是在本地总线中物理上直接地或间接地位于接收的数据总线用户设备之前的数据总线用户设备,或者是本地总线主控装置,其例如是本地总线中的第一数据总线用户设备。下游的数据总线用户设备可以是在本地总线中物理上直接或间接地跟随发送的数据总线用户设备的数据总线用户设备。在此,第一和第二本地总线数据的接收和发送可以利用确定的、优选恒定的总线时钟实现。与之相应地,这种总线时钟表明,在数据总线用户设备之间的通信以何种时钟运行。例如,每个时钟接收和发送本地总线数据的一部分。本地总线数据的这部分例如可以逐位地发送和接收,并且利用每个时钟可以接收和发送特定的位数。每个时钟例如可以接收和发送一位或者8位、亦即1字节。在接收和发送之间也可以存在多个时钟,并且发送和接收总是在整数的时钟内实现。特别是,数据总线用户设备必须具有用于在接收第一本地总线数据和发送第二本地总线数据之间处理第一本地总线数据的时间,以便产生第二本地总线数据。
为了处理数据、尤其第一本地总线数据,按照本发明的数据总线用户设备可以具有处理组件,该处理组件适用于时钟控制地处理第一本地总线数据和/或存储在存储器中的数据并且用于输出至少一个控制逻辑单元的控制信号。在此,所存储的数据可以存储在存储器中,其中,存储器可以是用于维持数据的器件。在此,用于存储的器件可以是数据总线用户设备的部件,备选地,也可以是数据总线用户设备的外部的部件,或者是数据总线用户设备的附加模块。数据总线用户设备仅需要访问用于存储的器件。
逻辑单元适用于基于处理组件的控制信号变更至少一部分或者特定量的第一本地总线数据,以用于产生第二本地总线数据。在此,这种变更可以包含当前存在于数据总线用户设备上的第一本地总线数据的逐位变更。通过控制信号引起的这种变更也可以在于,不改变第一本地总线数据。亦即,在这种情况下,第一本地总线数据不改变地经过数据总线用户设备,因为第一本地总线数据例如不指向该数据总线用户设备,亦即不是设计用于引起在该数据总线用户设备上的控制和调节,而是指向另一个数据总线用户设备。因此,在这种情况下,处理组件可以产生控制信号,该控制信号指示逻辑单元不变更第一本地总线数据。在这种情况下,第一本地总线数据对应于第二本地总线数据。如果发生变更,那么处理组件的控制信号控制逻辑单元变更第一本地总线数据或者至少一部分或一定量的第一本地总线数据,从而第一本地总线数据与第二本地总线数据不同。在此,逻辑单元的适用于变更数据的部分优选不是时钟控制的。
在本发明的实施方案中,施加在输出接口上的第二本地总线数据相对于从输入接口输出给逻辑单元的第一本地总线数据的输出不延迟(除了逻辑单元的组件的固有延迟之外)。在初始期间,处理组件产生控制信号,该控制信号控制逻辑单元的组件进行变更,这种变更暂时是不稳定的。然而,为了在任意情况下确保数据总线用户设备的确定的运行时间特性和由控制信号进行的稳定的变更并且在这种情况下防止第二本地总线数据通过输出接口提前发送,逻辑单元优选适用于时钟控制地延迟第二本地总线数据通过输出接口的发送。在此,通过时钟控制的延迟引起的时间间隔确保变更的不稳定性的终止。
有利地,时钟控制的延迟是恒定的延迟。亦即,每个数据总线用户设备或者其逻辑单元将第二本地总线数据的发送延迟恒定的时间或者延迟处理组件的特定数量的工作时钟或者说本地总线的恒定数量的总线时钟。为此,逻辑单元例如可以具有与延迟的工作时钟/总线时钟的数量对应的数量的延迟元件。亦即,对于每个工作时钟或者第二本地总线数据的发送应延迟的每个恒定的时间来说,有利地存在恰好一个延迟元件。备选地,也可以使用计数器。例如可以由输入接口将一信号输出给逻辑单元,该信号例如确认第一本地总线数据的有效性。该信号由一定数量的延迟元件延迟特定的恒定的时间或者特定的恒定的次数的工作时钟/总线时钟,之后由逻辑单元继续传送给输出接口。有利地,输出接口适用于,仅在获得这种表明第一本地总线数据的有效性的信号之后,才将第二本地总线数据继续传送给下游的数据总线用户设备。在此,第一本地总线数据的有效性与硬件检查、例如硬件计数器有关。亦即,发生延迟的是有效性信号而不是数据。这具有如下优点,即,可以相当简单地设计延迟元件,因为这些延迟元件不必维持数据,而是仅维持有效性信号,这种有效性信号可以是一位。与之相应地,延迟元件可以由简单的组件形成。在此,延迟元件的数量可以对应于要延迟的工作时钟/总线时钟的数量。基于由处理组件所需的时间选择延迟元件的数量,以便执行处理并且将相应的控制信号输出给逻辑单元。因此,输出接口适用于,仅在获得有效性信号时才执行第二本地总线数据的发送。换言之,输出接口一直等待发送第二本地总线数据,直到接收延迟的有效性信号。
利用按照本发明的数据总线用户设备实现数据总线用户设备的或者整个本地总线的确定的运行时间特性。亦即,在处理本地总线中的过程数据的时间对本地总线主控装置和控制器来说是已知的并且仅与参与本地总线的数据总线用户设备的数量有关。这具有如下优点,即在按照本地总线时已经可以预知其具有哪种运行时间。亦即,运行时间是数据总线用户设备的处理时间的倍数。在非确定的系统中,运行时间是不同的数据总线用户设备的不同的处理时间的总和。
在按照本发明的数据总线用户设备的优选的实施方式中,逻辑单元设置在输入接口和输出接口之间。在此,逻辑单元建立在输入接口和输出接口之间的连接。优选地,逻辑单元连接到输入接口和输出接口上。因此,可以确保,没有其他元件引起处理的非确定的延迟。
在按照本发明的数据总线用户设备的另一优选的实施方式中,处理组件的工作时钟基于本地总线的总线时钟的时钟频率。工作时钟例如可以是总线时钟的倍数或者甚至等于总线时钟。在此,处理组件的工作时钟表明,处理组件以何种工作时钟工作和处理数据。总线时钟表明,输出接口以何种时钟发送第二本地总线数据。该时钟可以由将数据发送到下游的本地总线的数据总线用户设备的本地总线主控装置预定。也可设想的是,数据总线用户设备具有一定数量的延迟元件并且数据总线用户设备在使用于本地总线之前或者在使用中这样配置,使得该数据总线用户设备仅使用特定数量的这种延迟元件。所述特定的数量可以这样调整,使得本地总线中的所有数据总线用户设备使用相同数量的延迟元件。
在按照本发明的数据总线用户设备的另一优选的实施方式中,逻辑单元具有至少一个延迟元件,其具有用于将其存储的值在时间上延迟的时钟输入。在此,延迟元件例如可以是双稳态的触发元件,其可以占据两个稳定的状态。借助于时钟输入,双稳态的触发元件可以设立用于,仅在特定的时间内解除控制输入,亦即仅在特定的时间内允许所存储的或者延迟的有效性信号的变更。考虑时钟信号也能实现双稳态的触发元件与处理组件的同步。
在按照本发明的数据总线用户设备的另一优选的实施方式中,逻辑单元具有非时钟的逻辑元件或者逻辑组件。有利地,逻辑元件具有相当短的信号传播延迟。通过逻辑单元对第一本地总线数据的变更基于处理组件的控制信号。该控制信号不存在延迟,因为处理组件需要一定时间来处理例如第一本地总线数据。在这种情况下,“处理”意味着,用于相应的目前存在的第一本地总线数据的处理组件必须完成指令的特定组。这种指令组可以以列表的形式存储在数据总线用户设备。处理组件能够借助指令产生控制信号,该控制信号向逻辑单元表明,进行第一本地总线数据的相应的变更。在此,处理组件可以调用指令组,指令组例如包含“跳过”(“SKIP”)、“移动”(“MOVE)”、“非”(“NEGATION”)、“增值”(“INCREMENT”)、“与”(“AND”)和“或”(“OR”)或者它们的组合,其中,要执行的指令通过指令列表存储在数据总线用户设备或数据总线用户设备访问的存储器中。不过,处理或者说指令的完成和控制信号的产生是时钟式的并且需要特定的时间。因此,可以说,逻辑单元的逻辑元件对于变更第一本地总线数据来说是非时钟式的,但是其特性能通过时钟相关的控制信号控制。在此,控制信号可以引起发生或不发生第一本地总线数据的变更。亦即,当控制信号控制变更时,在逻辑单元的输入端上的第一本地总线数据至少部分与在逻辑单元的输出端上的第二本地总线数据不同。当控制信号控制不执行变更时,在逻辑单元的输入端上的第一本地总线数据对应于在逻辑单元的输出端上的第二本地总线数据。
在按照本发明的数据总线用户设备的另一优选的实施方式中,输入接口适用于串并转换和/或适用于解译第一本地总线数据,并且输出接口适用于并串转换和/或适用于编译第二本地总线数据。亦即,在本地总线上的数据以串行的方式传输并且可能以编译的方式传输。不过,输入接口将串行的数据转换成并行的数据流并且必要时针对通过处理组件的处理或者通过逻辑单元的变更而解译所述数据流,之后将第二本地总线数据接着由输出接口再次串行地转换并且可能编译,之后将其发送给下游的数据总线用户设备。在此,输入接口例如适用于以具有固定的位数、例如8位(亦即1字节)的符号的形式并行地输出第一本地总线数据。通过串并转换器对逻辑单元施加恒定位数的数据,将这些数据几乎无延迟地(除了逻辑单元的组件的固有的延迟之外)经变更地或无变更地提供给逻辑单元的输出端。
在按照本发明的数据总线用户设备的另一优选的实施方式中,逻辑单元也具有在输入接口和输出接口之间的旁路连接,以用于第一本地总线数据作为第二本地总线数据继续传送。本地总线数据例如可以包含控制数据,所述控制数据可以或者说应该不被逻辑单元改变。这种经过旁路连接的本地总线数据优选不包含过程数据。
上面提到的任务也通过一种用于处理数据总线用户设备中的数据中的方法解决,该数据总线用户设备能与本地总线、尤其环型总线连接。亦即,所述数据总线用户设备适配地与本地总线连接。所述方法包括:在能与本地总线连接的输入接口(亦即适用于与本地总线连接的输入接口)上接收第一本地总线数据;通过处理组件时钟控制地处理第一本地总线数据和/或存储在存储器中的数据;通过处理组件输出控制信号;通过逻辑单元基于控制信号变更至少一部分或者一定量的第一本地总线数据以用于产生要发送的第二本地总线数据;由逻辑单元决定地通过能与本地总线连接的输出接口(亦即适用于与本地总线连接的输出接口)将第二本地总线数据的发送时钟控制地延迟,以及在延迟之后通过输出接口发送第二本地总线数据。在此,通过逻辑单元对第一本地总线数据的变更例如可以逐位地进行。在此,处理组件可以调用指令组,指令组例如包含“跳过”(“SKIP”)、“移动”(“MOVE)”、“非”(“NEGATION”)、“与”(“AND”)、“或”(“OR”)和“增值”(“INCREMENT”)或者它们的组合,其中,要执行的指令通过指令列表存储在数据总线用户设备或数据总线用户设备访问的存储器中。
附图说明
以下借助实施例与附图进一步阐述本发明。由所描述的实施例得出本发明的技术方案的其他细节、特征和优点。图中:
图1示出示例性的自动化系统的示意性框图,其具有内存可编程的控制器和示例性的环型总线;
图2示出带有本地总线数据的从本地总线主控装置发送的数据包的示意图;
图3示出数据总线用户设备的示例性的实施方式的示意图,该数据总线用户设备具有用于处理图2中示出的数据包的处理单元;以及
图4示出图3中示出的数据总线用户设备的逻辑单元的示例性的实施方式的示意性框图。
具体实施方式
图1示出自动化系统的示意性框图。本领域技术人员了解,所示出的自动化系统仅是示例性的并且所有属于该自动化系统的元件、模块、构件、用户设备和单元可以不同地构造,但是仍然可以实现在这里描述的基本功能。
图1中示出的自动化系统具有上级的控制器1,该控制器例如可以利用内存可编程的控制器、PLC实现。这种PLC1原则上用于控制和调节由自动化系统执行的过程。不过目前,自动化系统中的PLC1也承担广泛的功能,比如像所有过程相关的数据的可视化、报警和记录,并且PLC1本身作为人机接口行使功能。存在不同性能级的PLC1,所述性能级具有不同的指标(计算能力、存储能力、输入及输出的点数和类型、以及接口),这些指标使PLC1能实现对自动化系统的过程的控制和调节。PLC1大多具有一个模块化的结构并且包括各个组成部分,这些组成部分分别实现不同的任务。PLC1通常包括中央的计算组件(具有一个或多个中央处理器和存储模块)和多个具有输入端和输出端的组件。
这样模块化构建的PLC1能够通过补充组件而简单地扩展。在此,与过程的复杂性和构建自动化系统的复杂性有关的是在PLC1中需要集成哪些组件。在现今的自动化系统中,PLC1大多也不再是独立的系统,反而,PLC1通过相应的接口(这里未示出)与互联网或内联网连接。这意味着,PLC1是其可以从中获得信息、指令和程序的网络的一部分。例如,PLC1可以通过与处于内联网或互联网中的计算机的连接来接收在过程中输送的资料,从而例如可以通过这种信息优化地控制所述过程的数量和状态。也可设想的是,通过使用者从内联网或互联网的存取来控制PLC1。因此,使用者例如可以借助于计算机(也称为主机)访问PLC1并且检查、变更和修改其用户程序。与之相应的,可以从一个或多个远程控制站或调度中心访问PLC1。必要时,主机可以具有用于呈现过程流程的可视化装置。
为了控制自动化系统的过程,PLC1与自动化设备连接。为了保持低的接线成本,针对这种连接使用总线系统。在图1中示出的实施例中,PLC1借助于上级的总线2与下级的本地总线系统的本地总线主控装置3连接,所述总线在这里示出的实施例中可以是现场总线。但是,在上级的总线2处不仅可以像这里示出的实施例中那样连接本地纵向的本地总线主控装置3,而且也可以连接构造用于与PLC1通信的其他任意用户设备(在这里未示出)。
在这里示出的实施例中,上级的总线2与本地总线主控装置3连接。为此,本地总线主控装置3具有第一接口4,所述第一接口这样设计,使得其可以与上级的总线2连接。为此,接口4例如可以具有插口形式的接收端并且上级的总线2可以具有插头,该插头可以由插口容纳。在此,插头和插口例如可以是模块化插头和模块化插座,亦即上级的总线2的每条芯线都以一定连接在模块化插座中电学地或者光学地连接。但是,对于本领域技术人员来说,也已知设计接口4的其他可能性,从而可以将本地总线主控装置3与上级的总线2电学地或光学地连接。在此,本领域技术人员已知螺纹连接、旋接、卡扣连接或插塞连接,借助于这些连接方式能建立电学的或光学的连接。在此,大多是公插头由母配件容纳。这种容纳方式大多不仅建立电学的或光学的连接,而且也确保两个部件的机械耦联并且可以仅利用一定的力就能再次拆卸。但是也可设想的是,上级的总线2与接口4固定地接线。
在这里示出的实施例中的本地总线主控装置3具有另一个第二接口,以便连接本地总线主控装置3与本地总线。在本地总线上连接或者形成数据总线用户设备7a、7b、……、7n。本地总线以有利的方式这样构造,使得由本地总线主控装置3发送的数据包通过所有与本地总线连接的数据总线用户设备7a、7b、……、7n传输并且返回传输给本地总线主控装置3。在此,一个数据总线用户设备7a、7b、……、7n总是仅从其上游的数据总线用户设备7a、7b、……、7n接收数据包的一部分。包含在这部分中的数据由数据总线用户设备7a、7b、……、7n处理,在此时间段之后,将这部分继续传送给下游的数据总线用户设备7a、7b、……、7n并且同时从上游的数据总线用户设备7a、7b、……、7n接收数据包的新的一部分。数据包的所有部分以这种方式连续经过所有数据总线用户设备7a、7b、……、7n。本地总线以有利的方式构造为环型的结构。这样的本地总线也可以称为环型总线6。备选地,本地总线也可以构造为线型的或星型的或者由前述的组合或混合形式构造。在此,通过本地总线主控装置3的第二接口实现数据包的发送和接收。在这里示出的实施例中,第二接口分成第一部分5a和第二部分5b。第二接口的第一部分5建立环型总线6中的下行连接并且第二接口的第二部分5b建立环型总线6中的上行连接。
在示出的实施例中,环型总线6具有数据总线用户设备7a、7b、……、7n,所述环型总线的数据发送方向在图1中示出的实施例中以箭头示出。在这里示出的实施例中,所述数据总线用户设备7a、7b、……、7n分别具有接口8,以便从上游的或前置的数据总线用户设备7a、7b、……、7n接收数据。在数据总线用户设备7a的情况下,该数据总线用户设备经由接口8接收来自上游的本地总线主控装置3的数据。本地总线6上的数据也可以称为本地总线数据。此外,在这里示出的实施例中,数据总线用户设备7a、7b、……、7n分别具有接口9,以便将数据继续传送给下游的或后置的数据总线用户设备7a、7b、……、7n。在数据总线用户设备7a的情况下,所述数据经由接口9发送到下游的数据总线用户设备7b。在此,接口8和9用于沿环型总线6的下行方向、亦即远离本地总线主控装置3传播数据。此外,在该实施例中,数据总线用户设备7a、7b、……、7n也具有接口10和11,以用于沿环型总线6的上行方向、亦即朝向本地总线主控装置3传播数据。在数据总线用户设备7a的情况下,接口10在此设计用于接收来自下游的或后置的数据总线用户设备7b的数据,并且接口11设计用于将数据继续传送给上游的或前置的数据总线用户设备(这里是本地总线主控装置3)。因此,也可以说,接口9和11是发送接口,而接口8和10是接收接口。
在这里示出的实施例中,接口与PLC1的连接或者说数据总线用户设备7a、7b、……、7n的连接借助于线缆或者用于借助电触点直接或间接接触的电路板实现。另一备选方案在于,无线地建立各个连接,并且所述接口均提供对所用的无线标准的必要转换。
即使本地总线主控装置3与各个数据总线用户设备7a、7b、……、7n在这里示出的实施例中呈现为相互间隔的,亦即本地总线主控装置3与数据总线用户设备7a、7b、……、7n非中心地设置,本领域技术人员也清楚,数据总线用户设备7a、7b、……、7n和本地总线主控装置3(也是环型总线6的一个数据总线用户设备)也可以直接相互连接。在此,其中一个数据总线用户设备的触点例如可以作用于直接相邻的数据总线用户设备的相应的容纳端或者容纳触点,以便因此建立在所述数据总线用户设备之间的电连接,以便可以沿下行或上行方向发送数据。数据总线用户设备7a、7b、……、7n例如可以在远离主控装置的一侧具有容纳端并且在面向主控装置的一侧具有触点。于是,如果数据总线用户设备7a、7b、……、7n相应地串列布置,则其中一个数据总线用户设备7a、7b、……、7n的触点相应地嵌接到另一个数据总线用户设备7a、7b、……、7n的容纳端中并且可以产生电连接。于是,本地总线主控装置3在作用于第一数据总线用户设备7a的容纳端的一侧相应地具有触点,以便因此在接口5a和8或者接口5b和11之间产生电连接。不过,本领域技术人员也已知两个直接相邻设置的数据总线用户设备7a、7b、……、7n建立电学的或光学的连接的其他可能性,例如压力接触、闸刀式接触和叉式接触。
如果数据总线用户设备7a、7b、……、7n和本地总线主控装置3直接相互连接,那么它们也可以具有机械的容纳端或者机械的紧固器件,利用这种容纳端或紧固器件可以将数据总线用户设备7a、7b、……、7n与本地总线主控装置3相互连接。在此,数据总线用户设备7a、7b、……、7n例如可以在一侧具有突出部并且在另一侧具有侧凹部。于是,如果数据总线用户设备7a、7b、……、7n串列布置,那么其中一个突出部嵌接到另一个数据总线用户设备7a、7b、……、7n的侧凹部中,从而产生机械的耦联。为了串列布置数据总线用户设备7a、7b、……、7n,这些数据总线用户设备也可以设置在一个共同的容纳端、例如安装轨上。为了紧固在安装轨上,数据总线用户设备7a、7b、……、7n可以具有相应的紧固器件。备选地或附加地,数据总线用户设备7a、7b、……、7n例如也可以具有能可拆卸地连接的紧固器件,利用所述紧固器件可以将数据总线用户设备7a、7b、……、7n紧固在安装轨上或者紧固在另一个容纳端上。
为此,能可拆卸地连接的紧固器件是可更换的,并且用于期望的容纳端的相应的紧固器件可以与数据总线用户设备7a、7b、……、7n连接,从而可以将这些数据总线用户设备紧固在期望的容纳端上。
此外,在图1中示出的实施例中,数据总线用户设备7a、7b、……、7n也具有处理单元12,该处理单元包括处理组件和逻辑单元,该逻辑单元在图3中进一步示出。处理单元12也可以被称为数据总线用户设备的总线路。亦即,处理单元12经由输入端8和10接收数据并且将数据输出到输出端9和11上。此外,处理单元12可以从输入端/输出端13和14接收或者输出数据。此外,处理单元12可以访问数据总线用户设备7a、7b、……、7n的存储器(在这里未示出),例如在所述存储器中存储数据、过程数据或指令列表。
处理单元12可以设计用于处理接收的数据以及输出数据。可以从上游的数据总线用户设备或者从数据总线用户设备7a、7b、……、7n的输入端13接收待处理的数据。在此,数据总线用户设备7a、7b、……、7n的输入端13与传感器15连接,所述传感器例如发送测量数据、状态数据等等。可以将处理过的数据输出到下游的数据总线用户设备上或者输出到数据总线用户设备7a、7b、……、7n的输出端14上。在此,数据总线用户设备7a、7b、……、7n的输出端14可以与执行器16连接,所述执行器例如借助其发出的数据执行特定的动作。如果沿上行方向也发生数据的处理,那么也可以从下游的数据总线用户设备7a、7b、……、7n接收数据并且将处理过的数据发送到上游的数据总线用户设备7a、7b、……、7n上。
为了简单起见,在这里示出的实施例中,数据总线用户设备7a、7b、……、7n仅示出为具有一个输入端13和一个输出端14并且数据总线用户设备7b也仅与传感器15和执行器16连接。
但是本领域技术人员清楚,数据总线用户设备7a、7b、……、7n可以具有多个输入端和输出端13和14,并且可以与多个不同的传感器15和执行器16连接。在此,描述传感器15的特征在于,传感器15接收数据或信号并且发送给数据总线用户设备7a、7b、……、7n,而执行器16从数据总线用户设备7a、7b、……、7n接收数据或信号并且基于这些数据或信号执行动作。
备选地,接口8、9、10和11可以集成在模块单元中并且数据总线用户设备7a、7b、……、7n可以插接到所述模块单元上。所述模块单元也可以称为环型总线6的基本元件。在此,通过模块单元构建环型基础结构并且数据总线用户设备7a、7b、……、7n是可更换的,从而环型总线6可以利用任意的数据总线用户设备7a、7b、……、7n构建。借助模块单元也确保,即使移除一个数据总线用户设备7a、7b、……、7n,在剩余的数据总线用户设备7a、7b、……、7n之间的通信也不中断,因为这种通信通过仍存在的模块单元执行。
基于其与传感器15或执行器16连接的输入端和输出端13、14,在该实施例中示出的数据总线用户设备7a、7b、……、7n也经常称为I/O模块。即使数据总线用户设备7a、7b、……、7n在这里示出的实施例中呈现为与传感器15或者执行器16空间分离,传感器15或执行器16也可以集成在I/O模块中。
在这里示出的实施例中示出的环型总线6基于循环帧通信。在此,循环帧例如可以定义为周期的(循环的)、优选等距的时隙,在所述时隙中,数据能在环型总线6上传输。循环帧例如具有至少一个开始标识符(SOC)和用于传输数据的时域。在此,相继的循环帧的多个开始标识符(SOC)有利地时间上等距地相互间隔开。所谓的时域针对数据的传输而设定,数据在循环帧内可以以数据包的形式传输。开始标识符(SOC)和数据包经由环型总线6传输并且经过所有数据总线用户设备7a、7b、……、7n。有利地,循环帧通过环型总线6中的本地总线主控装置3开始。开始标识符(SOC)能单独地、亦即作为独立的符号传输或者有利地包含在开始数据包(SOC-包)中。
在循环帧的时域内不传输、传输一个或者传输多个数据包。在循环帧中有利地插入空闲数据(Idle-Data)、特别是邻接至少一个数据包插入。有利地,数据包和/或空闲数据的传输引起在环型总线6上的无中断的信号。这种信号能使数据总线用户设备7a、7b、……、7n实现针对所述信号在时间上同步。
有利地,循环帧附加地具有帧尾。帧尾具有可变的长度并且在用于数据传输的、优选不超过下一个循环帧的随后的开始标识符(SOC)的时域之后。有利地,帧尾具有空闲数据。
将每个数据包从本地总线主控装置3沿下行方向发送给环型总线6的第一数据总线用户设备7a。该第一数据总线用户设备通过接口8接收数据包的第一部分。数据包的这样的部分随后也被称为片段或单元。接着,数据总线用户设备7a执行这部分的处理,并且接着将这部分经由接口9继续传送至下一个数据总线用户设备7b,该第一数据总线用户设备7a优选同时接收数据包的第二部分,等等。在此,数据包的这部分的大小、亦即数据包的分段与数据总线用户设备7a、7b、……、7n的接收能力有关,例如可以为了处理而在数据总线用户设备7a、7b、……、7n上同时存在数据包的固定位数、例如8位(Bits)。
与之相应地,数据包以单元的方式、片段的方式或者间隔的方式(例如部分地或者以8位符号)经过数据总线用户设备7a、7b、……、7n。接着,由最后的数据总线用户设备(在这里示出的实施例中是数据总线用户设备n)处理的数据包的部分沿上行方向经过环型总线6,从而从最后的数据总线用户设备n开始再次朝向本地总线主控装置3通过所有数据总线用户设备7a、7b、……、7n上行地发送这部分。为此,要么最后的数据总线用户设备7n具有可控的桥,其连接接口9与接口10,要么在最后的数据总线用户设备7n上连接可控的桥(在这里未示出),其承担将数据包的部分从接口9传送到接口10上的功能。备选地,数据总线用户设备7n的接口10也借助旁路线(这里未示出)直接与本地总线主控装置3的接口5b连接。
如在这里示出的实施例中那样,一个或多个数据包的单元可以沿上行方向通过各个数据总线用户设备7a、7b、……、7n返回到本地总线主控装置3,而不发生进一步处理。但是也可以设想,沿上行方向再次发生数据包的单元的处理,从而可以两次处理数据包,一次沿下行方向朝向数据总线用户设备7n处理,并且一次沿上行方向朝向本地总线主控装置3处理。沿上行方向例如可以通过信号刷新和/或相移进行处理。
在沿下行方向(亦即远离本地总线主控装置3)或者沿上行方向(亦即朝向本地总线主控装置3)处理数据包时,借助指令列表完成处理,其中,所述指令列表包含指令组,这些指令组可以被数据总线用户设备7a、7b、……、7n的处理单元12处理。指令列表本身在初始化阶段中由本地总线主控装置3发送给各个数据总线用户设备7a、7b、……、7n,或者有利地,在进行通信期间发送给数据总线用户设备7a、7b、……、7n,从而在不中断通信的情况下发生数据总线用户设备7a、7b、……、7n的程序化。
可以借助指令列表索引通知数据总线用户设备7a、7b、……、7n应使用哪种指令列表。所述指令列表索引向数据总线用户设备报告关于使用所存储的哪种指令列表的信息。因此,一个指令列表索引配属于一个指令列表或者反之亦然,从而借助于指令列表索引可以识别要使用的指令列表。为此,指令列表索引优选具有一配属于一指令列表的值,例如该值指向特定的指令列表或者该指令列表的存储位置。为此,所述值本身可以是存储地址,在那里存储指令列表或者在那里至少存储指令列表的第一指令。备选地或附加地,所述值也可以指向存储区域,在该存储区域中保存相应的指令列表。先前提到的情况也可以称为直接分配。然而,指令列表索引的值例如也可以作为输入查找表(英语:Lookup-Table,LUT)而使用。在此,指令列表索引的值是查找表的输入值。查找表的输出值可以是所属的指令列表的第一指令的存储地址或者在其他情况下可以识别指令列表。查找表在软件技术以及硬件技术上例如可以呈逻辑形式并且制定从一输入值到一输出值的一对一的转换,其中,输出值给出关于要使用的指令列表的指示。在此,如何在指令列表索引和指令列表之间建立关联与查找表有关。使用查找表也可以称为间接分配。但是,在直接以及间接分配时,能通过指令列表索引一对一地识别、亦即找出要被数据总线用户设备使用的指令列表。指令列表索引可以在待处理的本地总线数据之前插入数据包中,从而数据总线用户设备7a、7b、……、7n可以根据数据包中的本地总线数据的顺序使用相应的指令列表。在此,指令列表具有匹配于数据包中的本地总线数据的顺序的指令。在此,所述指令列表例如可以针对非指向数据总线用户设备7a、7b、……、7n的本地总线数据而具有“跳过”(“SKIP”)指令,亦即指示数据总线用户设备7a、7b、……、7n跳过数据包的相应的部分,反之,指令列表针对指向数据总线用户设备7a、7b、……、7n的本地总线数据具有用于处理本地总线数据的相应的指令。因此,本地总线数据的处理与本地总线数据在数据包中的实际位置无关,因为数据总线用户设备借助于指令列表匹配于数据包中的本地总线数据的顺序。在图3中进一步示出通过处理单元12处理本地总线数据。
然而,首先在图2中示意性地示出由本地总线主控装置3使用的、具有本地总线数据P1、P2、P3的数据包17。本地总线数据P1、P2、P3例如是过程数据。所示的数据包17包括通常的包头部分、信息部分以及校验和部分。
包头部分包含字段18,该字段包含唯一的一次性的位模式IDE,其也可以称为代码字或包标识符。唯一的位模式或者代码字的数量和配置与在环型总线6上使用的编码有关。然而备选地或附加地,也可以在所使用的总线协议中定义特殊的位模式或代码字。在此,仅意味着,数据总线用户设备7a、7b、……、7n可以由字段18的位模式或者代码字一对一地识别出数据包17的类型。字段18的代码字例如可以通过旁路连接直接进一步传送。在这里示出的实施例中,数据总线用户设备7a、7b、……、7n了解,当接收带有位模式IDE的字段18时,其是携带过程数据P1、P2、P3的数据包17。
包头部分也还可以包含其他信息,这些信息例如指示数据包17是沿上行方向还是下行方向运动。为此,最后的数据总线用户设备7n例如可以将如下信息写入到包头部分中,即数据包17已经经过该数据总线用户设备7n并且朝向本地总线主控装置3发送回去。此外,包头部分也还可以包含关于数据包17的长度的信息,从而数据总线用户设备7a、7b、……、7n检查数据包17的完整性,或者说可以了解在开始新的数据包17之前还要从数据总线用户设备7a、7b、……、7n接收数据包17的多少部分。本领域技术人员也还已知其他可以写入到数据包17的包头部分中的字段,这些自动可以用于通过数据总线用户设备7a、7b、……、7n进行控制或者识别故障。
数据包17的信息部分首先可以具有指令列表索引字段19(ILI),其指示出数据总线用户设备7a、7b、……、7n应该使用哪种指令列表。例如可以在环型总线6的正常运行中规定,所有数据总线用户设备7a、7b、……、7n使用其第一指令列表,反之,在故障情况下使用第二指令列表。在此,指令列表索引可以直接指向在数据总线用户设备7a、7b、……、7n中存储的指令列表的存储位置,或者指令列表索引可以具有一值,数据总线用户设备7a、7b、……、7n例如可以利用该值经由查找表找到相应的指令列表。信息部分还具有实际的过程数据P1、P2和P3。这些过程数据P1、P2和P3在这里示出的实施例中以不同的图案示出。
在这里示出的实施例中,数据包17分成各8位的符号。数据包17以这种分段被数据总线用户设备7a、7b、……、7n接收和处理。亦即,本地总线主控装置3首先将符号或者字段IDE18发送给第一数据总线用户设备7a,在先前确定的时间之后,本地总线主控装置3将数据包17的包头部分的另一符号发送给数据总线用户设备7a,同时,该数据总线用户设备又将符号或者字段IDE18发送给数据总线用户设备7b。这种先前确定的、在发送和接收数据包的符号之间的时间也可以被称为本地总线的时钟、亦即总线时钟。在此,发送和接收可以在每个时钟内完成或者可以需要多个时钟。
此外,数据好17在信息部分还具有字段20,该字段可以设计为计数器,并且该计数器可以被每个已经传输数据包17的该部分的数据总线用户设备7a、7b、……、7n增值或减值。字段20的计数器值可以被本地总线主控装置3使用,以便检查数据包17是否经过所有数据总线用户设备7a、7b、……、7n。
在图2中示出的数据包17具有一对一的位模式18并且以校验和结束。但是本领域技术人员了解,一个循环帧可以包含多个数据包,这些数据包有组织地包含在循环帧内。数据包本身可以通过一对一的前缀的位模式标识。
在这里示出的实施例中,数据总线用户设备7a、7b、……、7n设立用于评价:当接收带有位模式IDE18的数据包时,该数据包携带过程数据P1、P2、P3、……、PN。在图3中进一步示出处理以过程数据P1、P2、P3为例的本地总线数据。
图3示出图1中示出的环型总线6的数据总线用户设备7a的示例性的实施方式的示意图,其用于处理在图2中示出的、带有作为本地总线数据的过程数据P1、P2、P3的数据包17。
在示出的实施例中,数据总线用户设备7a具有输入接口8,其沿下行方向逐个符号地接收数据包17(如图2中所示),该数据包也可以称为本地总线数据包或者本地总线数据。在数据总线用户设备7a的情况下,其经由输入接口8接收来自上游的本地总线主控装置3的本地总线数据。在这里示出的实施例中,本地总线数据在输入接口8上串行接收。这意味着,依次地、特别是逐位地接收本地总线数据。在图3中示出的实施例中,在输入接口8中还可以设置其他组件。例如,在输入接口8上或者在输入接口8中也可以集成地设置译码器(在这里未示出),该译码器能够解译编译后的输入信号。此外,在图3中示出,在输入接口8中集成至少一个串并转换器,其将数据包17的串行接收的部分转化成并行的数据流24。串并转换器例如可以将数据包17的符号转变成8位并行的数据流24。接着,将这种并行的数据流24输送给处理单元12,并且与之相应地,也可以成为并行的输入数据流24。
此外,输入接口8可以输出有效性信号23,该有效性信号表明无故障地接收数据。有效性信号23也输送给处理单元12并且尤其也输送给处理组件21a。
在这里示出的实施例中,处理单元12具有处理组件21a和逻辑单元21b。将由串并转换器产生的并行的数据流24传递给处理组件21a以及逻辑单元21b。处理组件21a设立用于,评价在过程数据P1、P2、P3之间接收的ILI19,并且控制对于随后的过程数据P1、P2、P3来说必须完成哪些指令列表进而完成哪些指令。借助于这些指令列表和传递后的并行的数据流25,处理组件21a设立用于产生控制信号26。这种控制信号26控制逻辑单元21b来变更或者操作邻近的并行的数据流24。逻辑单元21b(也被称为操作单元)设立用于,基于控制信号26产生变更后的并行的数据流27。将这种变更后的并行的数据流27输送给输出接口9并且也可以与之相应地称为并行的输出数据流27。在此,并行的数据流24在每个给出的时间内对应于在输入接口8上的第一本地总线数据,例如该并行的数据流24在时间τ=1内对应于第一过程数据P1的8位。因此,在时间τ=1内,并行的数据流24为第一本地总线数据P1的8位。几乎无延迟地,也在时间τ=1内从逻辑单元提供并行的数据流27、亦即在输出接口9上的第二本地总线数据P1'。因为在该时间内,第一本地总线数据P1还没有发生变化,所以并行的数据流24和27在该时间内还是相对应的。不过,在逻辑单元21b接收处理组件21a的控制信号26之后,第一本地总线数据P1变更为第二本地总线数据P1',从而在时间τ=1'内,第一本地总线数据P1不再对应于第二本地总线数据P1',至少在控制信号26控制第一本地总线数据P1的变更的前提下不再对应。相同的情况适用于τ=2/2'与过程数据P2以及τ=3/3'与过程数据P3。这意味着,即使接下来将第一本地总线数据总是整体成为P1、P2、P3或者将第二本地总线数据整体称为P1'、P2'、P3',本领域技术人员也了解,各个过程数据P1、P1'、P2、P2'、P3、P3'总是分别伴随特定的时间τ=1/1'、τ=2/2'、τ=3/3',等等,因为在每个给出的时间内,一个数据总线用户设备7a、7b、……、7n总是仅存在和处理数据包17的一部分。因此,随后的说明必须总是附加地与时间分量一起考虑。
因为逻辑单元21b包括多个逻辑元件(在这里未示出),所以在逻辑单元21b的输入和输出之间几乎没有信号流的延迟。亦即,当在逻辑单元21b的输入端上施加第一本地总线数据P1、P2、P3时,这些第一本地总线数据几乎无延迟地在逻辑单元21b的输出端上作为第二本地总线数据P1'、P2'、P3'输出。在这种情况下,第一本地总线数据P1、P2、P3(仍)对应于第二本地总线数据P1'、P2'、P3',因为逻辑单元21b还未对第一本地总线数据P1、P2、P3进行变更。仅通过由处理组件21a产生的、传递给逻辑单元21b的控制信号26才对第一本地总线数据P1、P2、P3进行变更。在此,处理组件21a设立用于利用过程数据P1、P2、P3借助在其指令列表中的指令进行预定的处理,其中,借助数据包17中的ILI19选择相应的列表。不过,为了产生控制信号26和完成在指令列表中的指令,处理组件21a需要时间。不过,逻辑单元21b可以几乎无延迟地将并行的数据流24作为并行的数据流27提供给输出接口9。但是,为了输出接口9不会提前将并行的数据流27通过设置在输出接口9上的并串转换器转换成串行的信号并且将其发送给下游的数据总线用户设备7b,输出接口9设立成,仅当输出接口9获得逻辑单元21b的有效性信号23时才发送。
输出接口9也可以具有编码器,以便将串行的数据流按照系统要求相应地编译。施加在输出接口9的输入端上的有效性信号23'基于由输入接口8输出给逻辑单元21b的有效性信号23。为了处理组件21a具有充分的时间以便产生控制信号26并且逻辑单元21b可以利用控制信号将第一本地总线数据P1、P2、P3变更成第二本地总线数据P1'、P2'、P3,逻辑单元21b延迟输入接口8的有效性信号23。为此,逻辑单元21b具有一定数量的延迟元件22a、22b,这些延迟元件将有效性信号23延迟一定的恒定的时间,直至其作为延迟后的有效性信号23'施加在输出接口9上。延迟的长度与延迟元件22a、22b的数量有关。在这里示出的实施例中,所述两个延迟元件22a、22b对应于处理组件21a的两个工作时钟的延迟。因此,处理组件21a具有两个工作时钟的时间,用于产生控制信号和相应地控制逻辑单元21a来变更过程数据P1、P2、P3,之后将延迟后的有效性信号23'继续传送给输出接口9并且将第二本地总线数据P1'、P2'、P3'发送给下一个数据总线用户设备7b。即使在这里仅示出两个延迟元件22a、22b,本领域技术人员也了解,可以使用任意数量的延迟元件22a、22b。在此,为了确保环型总线6的确定的特性,重要的仅在于,数据总线用户设备7a、7b、……、7n分别具有恒定的延迟、亦即恒定数量的延迟元件22a、22b。在此,例如优选,所有数据总线用户设备7a、7b、……、7n具有相同数量的延迟元件22a、22b。
在这里示出的实施例中仅沿下行方向执行本地总线数据P1、P2、P3的处理,亦即相应地在接口8和9之间执行。沿上行方向、亦即在接口10和11之间不发生再次处理。因此,这意味着,接口10和11直接连接。但是,本领域技术人员了解,沿上行方向也可以发生本地总线数据P1、P2、P3的或者说已经处理过的本地总线数据P1'、P2'、P3'的对应于下行方向的处理。为此,数据总线用户设备7a可以具有另一个对应于处理单元12的单元,或者可以使用处理单元12本身。
在这里示出的实施例中也示出,通过数据总线用户设备7a处理所有本地总线数据P1、P2和P3,这通过这些本地总线数据的变化的图案示出。但是本领域技术人员完全了解,处理组件21a也可以包含指示逻辑单元21b不执行变更的指令。在这种情况下,第一本地总线数据P1、P2、P3对应于第二本地总线数据P1'、P2'和P3'。尽管如此,仍通过延迟元件22a、22b针对特定的时间延迟有效性信号23,之后传递给输出接口9。接着,输出接口9将未处理的本地总线数据P1、P2、P3发送给下游的数据总线用户设备7b。
在图4中示出用于变更本地总线数据P1、P2、P3的逻辑单元21b的细节视图。图4示例性地示出逻辑单元21b的不同的逻辑元件,通过这些逻辑元件传递并行的输入数据流24,以便产生并行的输出数据流27。在图4的实施例中,输入数据流24和输出数据流27具有8位的宽度。在此,逻辑单元21b的不同的逻辑元件适用于接收处理组件21a的控制信号26并且按照在并行的输入数据流24上的变更执行它们的逻辑功能。在这里示出的实施例中,控制信号26具有四个单独的控制信号分量26'、26”、26”'、26””,这些控制信号分量由处理组件21a产生,以便控制逻辑单元21b的在这里仅作为示例呈现的四个逻辑元件。通过控制信号26””控制多路复用器,该多路复用器在逻辑1时将第一本地总线数据24经由旁路线28输出为第二本地总线数据27。反之,在逻辑0时,通过上游的逻辑形成第二本地总线数据。通过控制信号26”'控制另一个多路复用器和用于第一本地总线数据24的增值的加法器。如果控制信号26”'在逻辑上是0,那么将输出值由或门作为第二本地总线数据输出。将控制信号26”输入到或门的输入端上。将控制信号26'反向地输入到与门的输入端上。通过或门和与门实现清除和设置的功能。在图4的描述中设有8个或门和8个与门,其中,为了便于理解仅示出一个或门和一个与门。但是,本领域技术人员了解,也可以存在不同于所示的逻辑元件并且这些逻辑元件也可以仅利用一个或多个控制信号控制。
如果输入数据流24不包含过程数据P1、P2、P3,而是例如设想仅用于处理组件21a、而不需要变更的控制数据,那么逻辑单元21b也具有旁路线28,利用该旁路线将本地总线数据从逻辑元件旁传递。例如将包标识符(例如IDE)作为控制数据经由旁路线循环通过。
此外,在这里示出的实施例中,逻辑单元21b具有两个延迟元件22a和22b,这两个延迟元件将有效性信号23延迟一定的时间,直至将该延迟后的有效性信号23'继续传送给输出接口9。延迟元件22a和22b例如可以是状态控制的触发器,并且可以针对一个时钟的持续时间存储一位。如上文已经描述的那样,这相当于如下的时钟、优选处理组件21a的工作时钟,该时钟是环型总线6的时钟的倍数或者甚至可以等于环型总线的时钟。
仅当在输出接口9上接收延迟后的有效性信号23'时,输出接口才将由逻辑单元21b的逻辑元件变更的第二本地总线数据P1'、P2'、P3'发送给环型总线6中的下一个数据总线用户设备7b。
按照本发明的系统的在所述实施例中作为单独的单元、模块或者接口描述的构件可以实现为单独的硬件,然而优选集成在相同的半导体芯片上。其功能优选通过由逻辑门构成的硬件实现。这些单元、模块或接口例如可以在FPGA/ASIC上实现。
附图标记列表
1 内存可编程的控制器(PLC)
2 上级的总线
3 本地总线主控装置
4 第一接口
5a、5b 第二接口
6 环型总线
7a、7b、7n 数据总线用户设备
8 输入接口
9 输出接口
10 下行数据输入接口
11 下行数据输出接口
12 处理单元
13、14 输入端/输出端
15 传感器
16 执行器
17 带有过程数据的数据包
18 IDE代码字
19 指令列表索引
P1、P2、P3 第一本地总线数据、过程数据
P1'、P2'、P3' 第二本地总线数据、处理过的过程数据
20 计数器值
21a 处理组件
21b 逻辑元件
22a、22b 延迟元件
23、23' 有效性信号
24 并行的输入数据流、第一本地总线数据
25 待处理的数据
26、26'、26”、26”'、26”” 控制信号
27 并行的输出数据流、第二本地总线数据
28 旁路线

Claims (19)

1.用于处理数据的数据总线用户设备(7a),其中,所述数据总线用户设备(7a)能与本地总线(6)连接,所述数据总线用户设备(7a)具有:
能与本地总线(6)连接的输入接口(8),其用于接收第一本地总线数据(P1、P2、P3);
能与本地总线(6)连接的输出接口(9),其用于发送第二本地总线数据(P1'、P2'、P3');
处理组件(21a),其用于时钟控制地处理第一本地总线数据(P1、P2、P3)和/或存储在存储器中的数据并且用于输出至少一个控制信号(26);
逻辑单元(21b),其适用于基于控制信号(26)变更一定量的接收的第一本地总线数据(P1、P2、P3)以用于产生要发送的第二本地总线数据(P1'、P2'、P3');
其中,所述逻辑单元(21b)进一步适用于时钟控制地延迟第二本地总线数据(P1'、P2'、P3')通过输出接口(9)的发送。
2.根据权利要求1所述的数据总线用户设备(7a),其中,所述数据总线用户设备(7a)能与环型总线连接。
3.根据权利要求1所述的数据总线用户设备(7a),其中,所述逻辑单元(21b)设置在输入接口(8)与输出接口(9)之间。
4.根据权利要求1至3之一所述的数据总线用户设备(7a),其中,所述处理组件(21a)的工作时钟基于本地总线(6)的总线时钟的时钟频率。
5.根据权利要求1至3之一所述的数据总线用户设备(7a),其中,所述处理组件(21a)的工作时钟等于本地总线(6)的总线时钟的时钟频率。
6.根据权利要求1至3之一所述的数据总线用户设备(7a),其中,所述逻辑单元(21b)具有至少一个延迟元件(22a、22b),所述延迟元件具有用于在时间上时钟控制地延迟第二本地总线数据(P1'、P2'、P3')的发送的时钟输入。
7.根据权利要求1至3之一所述的数据总线用户设备(7a),其中,输入接口(8)适用于串并转换和/或适用于解译第一本地总线数据(P1、P2、P3)。
8.根据权利要求7所述的数据总线用户设备(7a),其中,所述输入接口(8)适用于以具有固定的位数的符号的形式并行地输出第一本地总线数据(P1、P2、P3)。
9.根据权利要求7所述的数据总线用户设备(7a),其中,所述输入接口(8)适用于以具有8位的符号的形式并行地输出第一本地总线数据(P1、P2、P3)。
10.根据权利要求1至3之一所述的数据总线用户设备(7a),其中,所述输出接口(9)适用于并串转换和/或适用于编译第二本地总线数据(P1'、P2'、P3')。
11.根据权利要求1至3之一所述的数据总线用户设备(7a),其中,所述逻辑单元(21b)适用于
在第一本地总线数据(P1、P2、P3)设置一定位数,
从第一本地总线数据(P1、P2、P3)清除一定位数,
将第一本地总线数据(P1、P2、P3)中的一定位数增值,
暂存第一本地总线数据(P1、P2、P3)中的溢出位,或者
上述的组合,以用于产生第二本地总线数据(P1'、P2'、P3')。
12.根据权利要求1至3之一所述的数据总线用户设备(7a),其中,所述逻辑单元(21b)适用于,将有效性信号(23')输出给输出接口(9),其中,所述有效性信号(23')通过逻辑单元(21b)时钟控制地延迟,并且其中,输出接口(9)适用于,仅在获得有效性信号(23')之后才发送第二本地总线数据(P1'、P2'、P3')。
13.根据权利要求12所述的数据总线用户设备(7a),其中,所述处理组件(21a)适用于,在通过逻辑单元(21b)输出有效性信号(23')之前处理第一本地总线数据(P1、P2、P3)。
14.根据权利要求13所述的数据总线用户设备(7a),
其中,所述处理组件(21a)进一步适用于,
在通过逻辑单元(21b)产生的延迟内
处理第一本地总线数据(P1、P2、P3)并且将控制信号(26)输出给逻辑单元(21b)以用于产生第二本地总线数据(P1'、P2'、P3')。
15.根据权利要求1至3之一所述的数据总线用户设备(7a),其进一步具有:
在输入接口(8)和输出接口(9)之间的旁路连接(28),其用于继续传送本地总线数据。
16.根据权利要求1至3之一所述的数据总线用户设备(7a),其进一步具有:
在输入接口(8)和输出接口(9)之间的可控的旁路连接(28),其用于继续传送本地总线数据。
17.根据权利要求1至3之一所述的数据总线用户设备(7a),其中,所述逻辑单元(21b)具有非时钟控制的逻辑元件,所述逻辑元件通过控制信号(26)控制以用于变更第一本地总线数据(P1、P2、P3)。
18.用于处理在数据总线用户设备(7a)中的数据的方法,所述数据总线用户设备能与本地总线(6)连接,所述方法包括:
在能与本地总线(6)连接的输入接口(8)上接收第一本地总线数据(P1、P2、P3);
通过处理组件(21a)时钟控制地处理第一本地总线数据(P1、P2、P3)和/或存储在存储器中的数据;
通过处理组件(21a)输出控制信号(26);
通过逻辑单元(21b)基于控制信号(26)变更一定量的接收的第一本地总线数据(P1、P2、P3),以用于产生要发送的第二本地总线数据(P1'、P2'、P3');
由逻辑单元(21b)决定地通过能与本地总线(6)连接的输出接口(9)时钟控制地延迟第二本地总线数据(P1'、P2'、P3')的发送;以及
在延迟之后通过输出接口(9)发送第二本地总线数据(P1'、P2'、P3')。
19.根据权利要求18所述的方法,其中,所述数据总线用户设备能与环型总线连接。
CN201880034538.0A 2017-05-24 2018-05-17 处理过程数据 Active CN110679118B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017208835.4A DE102017208835A1 (de) 2017-05-24 2017-05-24 Verarbeitung von Prozessdaten
DE102017208835.4 2017-05-24
PCT/EP2018/062963 WO2018215302A1 (de) 2017-05-24 2018-05-17 Verarbeitung von prozessdaten

Publications (2)

Publication Number Publication Date
CN110679118A CN110679118A (zh) 2020-01-10
CN110679118B true CN110679118B (zh) 2022-02-18

Family

ID=62217973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880034538.0A Active CN110679118B (zh) 2017-05-24 2018-05-17 处理过程数据

Country Status (5)

Country Link
US (2) US11580040B2 (zh)
EP (3) EP3632053B1 (zh)
CN (1) CN110679118B (zh)
DE (1) DE102017208835A1 (zh)
WO (1) WO2018215302A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208835A1 (de) * 2017-05-24 2018-11-29 Wago Verwaltungsgesellschaft Mbh Verarbeitung von Prozessdaten

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472347A (en) 1993-09-17 1995-12-05 Allen-Bradley Company, Inc. System for interconnecting I/O modules for data communications over a common backplane
US6829715B2 (en) * 2000-05-31 2004-12-07 Broadcom Corporation Multiprotocol computer bus interface adapter and method
DE10305080B4 (de) 2003-02-07 2006-06-08 Infineon Technologies Ag Slave-Schaltung und Verfahren zur Initialisierung einer Slave-Schaltung
US20050041691A1 (en) * 2003-07-28 2005-02-24 Eli Laufer Apparatus and methods for providing synchronous digital data transfer over an ethernet
DE10350388A1 (de) * 2003-10-28 2005-06-02 Micronas Gmbh Bussystem mit wenigen Steuerleitungen
JP4328334B2 (ja) * 2006-03-13 2009-09-09 パナソニック株式会社 半導体集積回路装置
KR101559501B1 (ko) 2009-04-08 2015-10-15 삼성전자주식회사 지터를 보상하는 반도체 집적 회로 및 지터 보상 방법
EP2673211A1 (en) 2011-02-09 2013-12-18 Lavoie, Heather Lids for tea bags
EP2566110B1 (de) * 2011-08-30 2014-10-01 Siemens Aktiengesellschaft Verfahren zum Übertragen von Telegrammen in einem Automatisierungssystem
US20130173868A1 (en) * 2011-12-29 2013-07-04 Texas Instruments Incorporated Generation of Activation List for Memory Translation and Memory Access Protection in Industrial Ethernet Standard
US8902922B2 (en) * 2012-01-05 2014-12-02 Texas Instruments Incorporated Unified programmable interface for real-time Ethernet
DE102012108696B4 (de) 2012-09-17 2020-08-06 Wago Verwaltungsgesellschaft Mbh Datenbusteilnehmer und Verfahren zur Synchronisation von Datenbusteilnehmern
CN103560977B (zh) * 2013-11-19 2016-06-22 山东电力工程咨询院有限公司 具有输出延迟可精确配置能力的e1成帧控制器及工作方法
US9128729B1 (en) 2014-09-08 2015-09-08 Quanta Computer Inc. System and method for automatically configuring bios performance profiles
DE102015117937B3 (de) 2015-10-21 2017-01-19 Beckhoff Automation Gmbh Kommunikationsnetzwerk, Verfahren zum Betreiben eines solchen und Teilnehmer in einem Kommunikationsnetzwerk
DE102016125128B3 (de) * 2016-12-21 2018-03-29 Beckhoff Automation Gmbh Datenübertragungsverfahren, Kommunikationsnetzwerk und Master-Teilnehmer
DE102017208835A1 (de) * 2017-05-24 2018-11-29 Wago Verwaltungsgesellschaft Mbh Verarbeitung von Prozessdaten
US10846419B2 (en) 2018-04-17 2020-11-24 Salesforce.Com, Inc. Service for users to voluntarily self-identify in over the top (OTT) messaging

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Design of a real time digital beamformer for a 50MHz annular array ultrasound transducer》;Pei-Jie Cao等;《2002 IEEE Ultrasonics Symposium, 2002. Proceedings.》;20030415;全文 *
《基于FPGA 和SJA1000 的CAN 总线通信》;胡守锋等;《核电子学与探测技术》;20150630;全文 *

Also Published As

Publication number Publication date
EP3972205A1 (de) 2022-03-23
EP3972205B1 (de) 2023-10-04
WO2018215302A1 (de) 2018-11-29
US20230161719A1 (en) 2023-05-25
EP3632053B1 (de) 2021-12-22
EP3632053A1 (de) 2020-04-08
DE102017208835A1 (de) 2018-11-29
EP4258619A2 (de) 2023-10-11
CN110679118A (zh) 2020-01-10
US20200089631A1 (en) 2020-03-19
EP4258619A3 (de) 2024-01-10
US11947475B2 (en) 2024-04-02
US11580040B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
CN110663222B (zh) 处理过程数据
CN110663228B (zh) 用于连接数据总线用户设备的模块单元
Berger Automating with STEP 7 in STL and SCL: SIMATIC S7-300/400 programmable controllers
CN110663227B (zh) 总线转换器
US11947475B2 (en) Synchronized processing of process data and delayed transmission
US10985941B2 (en) Initialization of a local bus
CN110663226B (zh) 数据总线用户设备
US10872044B1 (en) Distributed processing via open ring bus structure
US8578077B2 (en) Group master communication system and method for serially transmitting data in automation systems
CN110710165B (zh) 确定本地总线的数据总线用户设备的方法和本地总线主控装置
CN110663225B (zh) 数据总线用户设备的初始化
CN110663029B (zh) 分布式处理过程数据
CN110663232B (zh) 指令的预加载
CN110663230B (zh) 本地总线主机以及运行本地总线的方法
CN114326529A (zh) 远程io终端模块工业自动化控制系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant