CN113589449A - 一种应用于光电互连的混合集成系统 - Google Patents
一种应用于光电互连的混合集成系统 Download PDFInfo
- Publication number
- CN113589449A CN113589449A CN202110683563.5A CN202110683563A CN113589449A CN 113589449 A CN113589449 A CN 113589449A CN 202110683563 A CN202110683563 A CN 202110683563A CN 113589449 A CN113589449 A CN 113589449A
- Authority
- CN
- China
- Prior art keywords
- chip
- optical chip
- circuit board
- optical
- integrated system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 claims abstract description 77
- 230000005693 optoelectronics Effects 0.000 claims abstract description 16
- 241000218202 Coptis Species 0.000 claims abstract description 10
- 235000002991 Coptis groenlandica Nutrition 0.000 claims abstract description 10
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 13
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 230000000699 topical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/428—Electrical aspects containing printed circuit boards [PCB]
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
- G02B6/4293—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements hybrid electrical and optical connections for transmitting electrical and optical signals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明涉及一种应用于光电互连的混合集成系统，包括：电路板、电芯片和光芯片；所述光芯片放置在电路板上，并通过金线与电路板连接，所述电芯片设置在光芯片的上方。一种应用于光电互连的混合集成系统，包括：电路板、电芯片、光芯片和转接板；所述光芯片放置在电路板上，所述转接板设置在光芯片的上方，并通过金线与电路板连接，所述电芯片设置在转接板的上方。本发明的有益效果：1)节省空间，提升光芯片和电芯片的集成度；2)改善高速信号质量；3)可以省略转接板。
Description
技术领域
本发明涉及芯片设计、芯片封装、芯片集成领域，具体为一种应用于光电互连的混合集成系统。
背景技术
现有技术一为：在平面上利用金线键合进行光电混合集成，主要存在以下缺点：
1)光芯片和电芯片需要在平面上铺开，如图1所示，通常由于光芯片和电芯片的工艺不同，使二者的厚度有较大的差异，通常需要拉开一定的距离再进行金线键合，因此光芯片和电芯片之间的金线较长，占用空间较大；
2)利用金线键合的方式连接光芯片和电芯片，在高速数据传输时，金线的电感会引入阻抗失配，造成信号的反射，降低信号质量。特别是随着金线长度及信号速率的增加，反射会严重加剧；
3)当光芯片和电芯片应用于高速互连的场景时，利用金线键合的集成方式通常需要对传输线和金线进行电磁仿真，需要将金线的电感包括自感和互感进行精准的建模，通过特殊的设计尽量抑制反射，需要借助专业的仿真工具，会增加工作量。
现有技术二为：借助高速转接板的高密度光电混合集成，主要存在以下缺点：
1)需要开发专用的高速转接板，如图2所示，此转接板需要满足特别严苛的平整度的要求，同时还需要使用特殊的板材加工；
2)用于光电混合集成的转接板需要满足对接光芯片和电芯片的高精度的加工需求，包括板上的焊盘尺寸和开孔大小等，需要使用特殊的加工方法，成本高昂；
3)需要将光芯片和电芯片放置在平面上，在一定程度上可以降低信号链路的反射，占用空间有一定程度的降低，但集成度并未有显著提升。
发明内容
针对现有技术中存在的缺陷，本发明的目的为：
1)利用立体空间实现高密度的光电混合集成；
2)改善现有方案在高速数据传输时信号反射严重的问题，实现高速传输下的高信号质量的光电互连；
3)解决光芯片和电芯片PAD不匹配的问题。
针对上述目的，本发明提供了一种应用于光电互连的混合集成系统。
为达到以上目的，本发明采取的技术方案是：
一种应用于光电互连的混合集成系统，包括：电路板1、电芯片2和光芯片3；
所述光芯片3放置在电路板1上，并通过金线键合的方式与电路板1建立连接，所述电芯片2设置在光芯片3的上方，光芯片3的面积大于电芯片2的面积，光芯片3和电芯片2的PAD布局相同。
在上述方案的基础上，所述光芯片3和电芯片2的重叠位置可调，通过选择合适的重叠位置，实现光学信号的垂直或水平方向的耦合。
在上述方案的基础上，所述光芯片3和电芯片2通过协同设计进行集成，实现PAD精准匹配。
在上述方案的基础上，通过两种芯片面积的差异，将部分信号路径通过专门设计的路径将信号发散、外接到光芯片3的边沿并通过金线键合的方式与电路板1建立连接。
一种应用于光电互连的混合集成系统，包括：电路板1、电芯片2、光芯片3和转接板4；
所述光芯片3放置在电路板1上，所述转接板4设置在光芯片3的上方，并通过金线键合的方式与电路板1建立连接，所述电芯片2设置在转接板4的上方，光芯片3的面积大于电芯片2的面积，电芯片2通过转接板4内部的走线与光芯片3连接，转接板4内部的走线形式为穿过转接板4的上下走线。
在上述方案的基础上，所述电芯片2采用倒扣的方式设置在转接板4的上方。
在上述方案的基础上，所述转接板4的大小与位置可调，通过控制转接板4的大小与位置，能够实现电芯片2和光芯片3的可选连接，且不影响光学信号的耦合，或者实现光芯片3利用金线键合的方式与电路板1建立连接。
在上述方案的基础上，所述转接板4的厚度可调，通过控制转接板4的厚度，可以优化信号的传输路径，与平面放置方式相比，可以在一定程度上优化信号质量。
在上述方案的基础上，所述转接板4内部的走线为部分区域走线，能够实现电学高速信号的金线耦合，而不必全部使用垂直耦合的方式将信号引出，可在一定程度上节省电学封装的成本。
在上述方案的基础上，所述电路板1上设有凹槽，用于放置光芯片3，调节光芯片3的传输速度，提供更好的封装灵活度并减低信号路径，可起到改善信号质量的效果。
本发明的有益效果：
1)节省空间，提升光芯片和电芯片的集成度；
2)改善高速信号质量；
3)可以省略转接板。
附图说明
本发明有如下附图：
图1金线键合光电混合集成系统架构示意图。
图2利用高速转接板的平面光学混合集成系统示意图。
图3本发明所述的混合集成系统无转接板的示意图。
图4本发明所述的混合集成系统借助转接板的示意图。
图中：1-电路板；2-电芯片；3-光芯片；4-转接板。
具体实施方式
以下结合附图3-4对本发明作进一步详细说明。
针对数据高速传输应用，本发明提出了一种应用于光电互连的混合集成系统。与之前利用平面空间放置光芯片和电芯片并借助金线键合或高速转接板进行混合光电集成的方式不同，本发明所述的集成方式主要利用纵向空间，将光芯片和电芯片直接或者借助转接板在纵向空间进行集成，可以在提升空间利用率最大化集成度的同时进一步降低芯片之间通过金线键合或者板上走线所导致的反射等封装引入的一系列影响，进一步提升高速信号的质量。
如图3所示，一种应用于光电互连的混合集成系统，包括：电路板1、电芯片2和光芯片3；
所述光芯片3放置在电路板1上，并通过金线键合的方式与电路板1建立连接，所述电芯片2设置在光芯片3的上方，光芯片3的面积大于电芯片2的面积，光芯片3和电芯片2的PAD布局相同。
不借助转接板4，通过协同设计直接将光芯片3和电芯片2进行集成，实现PAD精准匹配，可以缩短高速信号的传输路径，改善信号质量。
不借助转接板4，直接采用将光芯片3和电芯片2相连接的集成方式，通过两种芯片面积的差异，将部分信号路径通过专门设计的路径将信号发散、外接到光芯片3的边沿并通过金线键合的方式与电路板1建立连接。
不借助转接板4，直接采用将光芯片3和电芯片2相连接的集成方式，光芯片3和电芯片2的重叠位置可调，通过选择合适的重叠位置，可以实现光学信号的垂直或水平方向的耦合。
如图4所示，一种应用于光电互连的混合集成系统，包括：电路板1、电芯片2、光芯片3和转接板4；
所述光芯片3放置在电路板1上，所述转接板4设置在光芯片3的上方，并通过金线键合的方式与电路板1建立连接，所述电芯片2设置在转接板4的上方，光芯片3的面积大于电芯片2的面积，电芯片2通过转接板4内部的走线与光芯片3连接，转接板4内部的走线形式为穿过转接板4的上下走线。
借助转接板4的纵向空间，将光芯片3和电芯片2分置于转接板4的上下两侧，通过转接板4内部的线路实现光芯片3和电芯片2的电气连接，进行混合集成。
将光芯片3置于转接板4与电路板1之间，并选择转接板4的位置与大小，同样可利用金线键合的方式在部分PAD与电路板1之间建立电学路径。
本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
Claims (10)
1.一种应用于光电互连的混合集成系统，其特征在于，包括：电路板(1)、电芯片(2)和光芯片(3)；
所述光芯片(3)放置在电路板(1)上，并通过金线键合的方式与电路板(1)建立连接，所述电芯片(2)设置在光芯片(3)的上方，光芯片(3)的面积大于电芯片(2)的面积，光芯片(3)和电芯片(2)的PAD布局相同。
2.如权利要求1所述的应用于光电互连的混合集成系统，其特征在于，所述光芯片(3)和电芯片(2)的重叠位置能够调节，通过选择合适的重叠位置，实现光学信号的垂直或水平方向的耦合。
3.如权利要求1所述的应用于光电互连的混合集成系统，其特征在于，所述光芯片(3)和电芯片(2)通过协同设计进行集成，实现PAD精准匹配。
4.如权利要求1所述的应用于光电互连的混合集成系统，其特征在于，通过两种芯片面积的差异，将部分信号发散、外接到光芯片(3)的边沿并通过金线键合的方式与电路板(1)建立连接。
5.一种应用于光电互连的混合集成系统，其特征在于，包括：电路板(1)、电芯片(2)、光芯片(3)和转接板(4)；
所述光芯片(3)放置在电路板(1)上，所述转接板(4)设置在光芯片(3)的上方，并通过金线键合的方式与电路板(1)建立连接，所述电芯片(2)设置在转接板(4)的上方，光芯片(3)的面积大于电芯片(2)的面积，电芯片(2)通过转接板(4)内部的走线与光芯片(3)连接，转接板(4)内部的走线形式为穿过转接板(4)的上下走线。
6.如权利要求5所述的应用于光电互连的混合集成系统，其特征在于，所述电芯片(2)采用倒扣的方式设置在转接板(4)的上方。
7.如权利要求5所述的应用于光电互连的混合集成系统，其特征在于，所述转接板(4)的大小与位置能够调节，通过控制转接板(4)的大小与位置，能够实现电芯片(2)和光芯片(3)的可选连接，或者实现光芯片(3)利用金线键合的方式与电路板(1)建立连接。
8.如权利要求5所述的应用于光电互连的混合集成系统，其特征在于，所述转接板(4)的厚度能够调节，通过控制转接板(4)的厚度，能够优化信号的传输路径。
9.如权利要求5所述的应用于光电互连的混合集成系统，其特征在于，所述转接板(4)内部的走线为部分区域走线。
10.如权利要求5所述的应用于光电互连的混合集成系统，其特征在于，所述电路板(1)上设有凹槽，用于放置光芯片(3)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110683563.5A CN113589449A (zh) | 2021-06-21 | 2021-06-21 | 一种应用于光电互连的混合集成系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110683563.5A CN113589449A (zh) | 2021-06-21 | 2021-06-21 | 一种应用于光电互连的混合集成系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113589449A true CN113589449A (zh) | 2021-11-02 |
Family
ID=78244177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110683563.5A Pending CN113589449A (zh) | 2021-06-21 | 2021-06-21 | 一种应用于光电互连的混合集成系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113589449A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403308A (zh) * | 2010-09-13 | 2012-04-04 | 上海新储集成电路有限公司 | 一种不对称多芯片系统级集成封装器件及其封装方法 |
| CN108091629A (zh) * | 2017-12-08 | 2018-05-29 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片集成结构 |
| CN108983374A (zh) * | 2018-08-08 | 2018-12-11 | 华进半导体封装先导技术研发中心有限公司 | 一种光模块封装结构及制作方法 |
| CN110261974A (zh) * | 2019-07-05 | 2019-09-20 | 上海先方半导体有限公司 | 一种光互连模块以及包含光互连模块的系统 |
| CN110311735A (zh) * | 2019-07-02 | 2019-10-08 | 上海交通大学 | 一种光发射器 |
| CN110890349A (zh) * | 2019-12-20 | 2020-03-17 | 华进半导体封装先导技术研发中心有限公司 | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 |
| CN212750883U (zh) * | 2020-09-23 | 2021-03-19 | 中国电子科技集团公司第五十八研究所 | 一种引线键合和倒装焊混合集成结构 |
| CN112820725A (zh) * | 2020-12-30 | 2021-05-18 | 华进半导体封装先导技术研发中心有限公司 | 激光雷达芯片封装结构及封装方法 |
-
2021
- 2021-06-21 CN CN202110683563.5A patent/CN113589449A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102403308A (zh) * | 2010-09-13 | 2012-04-04 | 上海新储集成电路有限公司 | 一种不对称多芯片系统级集成封装器件及其封装方法 |
| CN108091629A (zh) * | 2017-12-08 | 2018-05-29 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片集成结构 |
| CN108983374A (zh) * | 2018-08-08 | 2018-12-11 | 华进半导体封装先导技术研发中心有限公司 | 一种光模块封装结构及制作方法 |
| CN110311735A (zh) * | 2019-07-02 | 2019-10-08 | 上海交通大学 | 一种光发射器 |
| CN110261974A (zh) * | 2019-07-05 | 2019-09-20 | 上海先方半导体有限公司 | 一种光互连模块以及包含光互连模块的系统 |
| CN110890349A (zh) * | 2019-12-20 | 2020-03-17 | 华进半导体封装先导技术研发中心有限公司 | 一种带有光互连接口的光电芯片三维封装结构及其制造方法 |
| CN212750883U (zh) * | 2020-09-23 | 2021-03-19 | 中国电子科技集团公司第五十八研究所 | 一种引线键合和倒装焊混合集成结构 |
| CN112820725A (zh) * | 2020-12-30 | 2021-05-18 | 华进半导体封装先导技术研发中心有限公司 | 激光雷达芯片封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1506568B1 (en) | Direct-connect signaling system | |
| US6512861B2 (en) | Packaging and assembly method for optical coupling | |
| US6754407B2 (en) | Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board | |
| US8705907B2 (en) | Optical interconnect device and method for manufacturing the same | |
| KR101930977B1 (ko) | 광소자모듈 및 광정렬결합구조를 구비하는 광커넥터플러그 및 이를 포함하는 광커넥터플러그어셈블리 및 이의 제조방법. | |
| KR20150002705A (ko) | 기판 구조들을 이용하는 전자기 신호의 재지향 | |
| CN101180562A (zh) | 光使能混合半导体封装 | |
| CN209525659U (zh) | 指纹识别装置和电子设备 | |
| CN110622306B (zh) | 低串扰垂直连接接口 | |
| CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
| CN106793455A (zh) | 一种光模块 | |
| CN202995094U (zh) | 一种易于封装的并行传输光器件 | |
| CN113589449A (zh) | 一种应用于光电互连的混合集成系统 | |
| US7078812B2 (en) | Routing differential signal lines in a substrate | |
| US6531782B1 (en) | Method of placing die to minimize die-to-die routing complexity on a substrate | |
| CN103762205A (zh) | 兼容pcb工艺的多功能基板及其制作方法 | |
| CN206226837U (zh) | 基于bob布局的光模块电路板 | |
| CN103809250B (zh) | 光学引擎总成及使用该光学引擎总成的收发器 | |
| CN115377076A (zh) | 一种ddr3存储微模组的布线结构和方法 | |
| US20030031428A1 (en) | Parellel electro-optic interface assembly | |
| CN103730446B (zh) | 基于刚柔结合印刷电路板三维封装结构的互连结构和制作方法 | |
| US20140021597A1 (en) | High Speed Signal Conditioning Package | |
| EP0319827B1 (en) | Wiring method and apparatus for electronic circuit boards or the like | |
| CN108550565A (zh) | 芯片封装结构及封装方法 | |
| CN115775791B (zh) | 高速电路的芯片互联结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20211102 |