CN113571623A - 发光芯片、像素驱动电路、显示基板及发光芯片制备方法 - Google Patents

发光芯片、像素驱动电路、显示基板及发光芯片制备方法 Download PDF

Info

Publication number
CN113571623A
CN113571623A CN202110838089.9A CN202110838089A CN113571623A CN 113571623 A CN113571623 A CN 113571623A CN 202110838089 A CN202110838089 A CN 202110838089A CN 113571623 A CN113571623 A CN 113571623A
Authority
CN
China
Prior art keywords
layer
light
substrate
emitting unit
reflecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110838089.9A
Other languages
English (en)
Other versions
CN113571623B (zh
Inventor
刘伟星
李小龙
徐智强
王铁石
滕万鹏
秦斌
彭宽军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110838089.9A priority Critical patent/CN113571623B/zh
Publication of CN113571623A publication Critical patent/CN113571623A/zh
Application granted granted Critical
Publication of CN113571623B publication Critical patent/CN113571623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本申请实施例提供了发光芯片、像素驱动电路、显示基板及发光芯片制备方法，在数据信号的灰阶处于第一灰阶范围内时，第一发光单元发光，第一发光单元中波长较长的光被反射掉，从而使第一发光单元最终发出的光向蓝色光谱端偏移，在数据信号的灰阶处于第二灰阶范围内时，第二发光单元发光，第二发光单元中波长较短的光被反射掉，从而使第二发光单元最终发出的光向红色光谱端偏移，使得像素发出的光的色度更加接近，能够减少色度漂移的程度，从而减少像素颜色失真的程度，最终提高显示效果。

Description

发光芯片、像素驱动电路、显示基板及发光芯片制备方法
技术领域
本申请涉及电子技术领域，特别是涉及发光芯片、像素驱动电路、显示基板及发光芯片制备方法。
背景技术
在电子技术领域，当电子与空穴复合时能辐射出可见光，因而可以用来制成LED(Light Emitting Diode，发光二极管)，不同材料的LED发光颜色不同，例如砷化镓二极管发红光，磷化镓二极管发绿光，碳化硅二极管发黄光，氮化镓二极管发蓝光等，因此LED可以用来做显示屏。
MINI(迷你)LED是一种小型的发光二极管，广泛应用于显示系统中，其中MicroLED(微米发光二极管)作为一种自发光的微米量级的MINI LED，由于Micro LED具有尺寸小、集成度高和自发光等特点，在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等显示方面具有较大优势，将Micro LED组装到面板上形成高密度LED阵列，能够提供优质的显示效果。
发明内容
本申请实施例的目的在于提供一种发光芯片、像素驱动电路、显示基板及发光芯片制备方法，以降低因色度漂移而导致像素颜色失真的程度。具体技术方案如下：
第一方面，本申请实施例提供了一种发光芯片，包括：
衬底，以及位于所述衬底上的第一发光单元及第二发光单元；
所述第一发光单元包括第一反射结构，所述第一反射结构用于反射掉所述第一发光单元发射光中的一部分；
所述第二发光单元包括第二反射结构，所述第二反射结构用于反射掉所述第二发光单元发射光中的一部分；
所述第一反射结构的反射光的中心波长大于所述第二反射结构的反射光的中心波长。
在一种可能的实施方式中，所述第一发光单元还包括第一半导体层、第一量子阱层、第二半导体层、第一透明导电层；所述第二发光单元还包括第一半导体层、第二量子阱层、第三半导体层和第二透明导电层；
所述第一半导体层设置在所述衬底上，所述第一量子阱层设置在所述第一半导体层上远离所述衬底的一侧，且位于所述第一半导体层的第一区域内，所述第二量子阱层设置在所述第一半导体层上远离所述衬底的一侧，且位于所述第一半导体层的第二区域内，所述第一区域在所述衬底上的正投影与所述第二区域在所述衬底上的正投影不交叠；
所述第二半导体层设置在所述第一量子阱层上远离所述衬底的一侧，所述第三半导体层设置在所述第二量子阱层上远离所述衬底的一侧，所述第一透明导电层设置在所述第二半导体层上远离所述衬底的一侧，所述第二透明导电层设置在所述第三半导体层上远离所述衬底的一侧；
所述第一反射结构设置在所述第一透明导电层上远离所述衬底的一侧，所述第二反射结构设置在所述第二透明导电层上远离所述衬底的一侧。
在一种可能的实施方式中，所述第一反射结构包括第一反射层及第二反射层，所述第二反射结构包括第三反射层；
所述第一反射层设置在所述第一透明导电层上远离所述衬底的一侧；所述第二反射层设置在所述第一反射层上远离所述衬底的一侧；所述第三反射层设置在所述第二透明导电层上远离所述衬底的一侧。
在一种可能的实施方式中，所述第二反射层及所述第三反射层为相同材料相同工艺形成的一体化层结构。
在一种可能的实施方式中，所述第一量子阱层与所述第二量子阱层为相同材料相同工艺形成的两个层结构，所述第二半导体层和所述第三半导体层为相同材料相同工艺形成的两个层结构。
在一种可能的实施方式中，所述发光芯片还包括保护层，所述保护层设置在所述第一透明导电层与所述第一半导体层之间，以及设置在所述第二透明导电层与所述第一半导体层之间。
在一种可能的实施方式中，所述发光芯片还包括封装层、第一电极、第二电极、第三电极；
所述封装层设置在所述第一反射结构及所述第二反射结构上远离所述衬底的一侧，且所述封装层设置有所述第一电极对应的过孔、所述第二电极对应的过孔、所述第三电极对应的过孔；
所述第一电极通过过孔与所述第一透明导电层电连接，所述第二电极通过过孔与所述第一半导体层电连接，所述第三电极通过过孔与所述第二透明导电层电连接。
在一种可能的实施方式中，所述第一反射层的正投影覆盖第一接触区域的正投影，且所述第一反射层的正投影与第二接触区域的正投影不交叠；所述第二反射层的正投影覆盖所述第一接触区域的正投影；所述第三反射层的正投影覆盖所述第二接触区域的正投影；其中，所述第一接触区域为所述第一透明导电层与所述第二半导体层的接触区域，所述第二接触区域为所述第二透明导电层与所述第三半导体层的接触区域。
在一种可能的实施方式中，所述第一反射层、所述第二反射层、所述第三反射层均为二氧化硅和二氧化钛组成的叠层结构。
第二方面，本申请实施例提供了一种像素驱动电路，包括：
数据写入子电路、发光控制子电路及发光芯片，所述发光芯片包括第一发光单元及第二发光单元，所述第一发光单元包括第一反射结构，所述第一反射结构用于反射掉所述第一发光单元发射光中的一部分；所述第二发光单元包括第二反射结构，所述第二反射结构用于反射掉所述第二发光单元发射光中的一部分；所述第一反射结构的反射光的中心波长大于所述第二反射结构的反射光的中心波长；
所述数据写入子电路用于提供数据信号；
所述发光控制子电路用于当所述数据信号的灰阶处于第一灰阶范围内的情况下，将所述数据信号输出给所述第一发光单元进行显示；当所述数据信号的灰阶处于第二灰阶范围内的情况下，将所述数据信号输出给所述第二发光单元进行显示。
在一种可能的实施方式中，所述第一灰阶范围为L0-L127，所述第二灰阶范围为L128-L255，所述第一反射结构反射光的中心波长的范围为390nm-405nm，所述第二反射结构反射光的中心波长的范围为385nm-400nm。
在一种可能的实施方式中，所述所述数据写入子电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电容；
所述第一MOS管的栅极与扫描电压端连接，所述第一MOS管的第一端与数据写入端连接，所述第一MOS管的第二端与所述第三MOS管的第一端连接；
所述第二MOS管的栅极与扫描电压端连接，所述第二MOS管的第一端与数据写入端连接，所述第二MOS管的第二端分别与所述第一电容的第一端、所述第三MOS管的栅极、第四MOS管的栅极连接；
所述第三MOS管的第二端与驱动工作电压负电压端连接；
所述第四MOS管的第一端分别与所述第一发光单元的负极、所述第二发光单元的负极连接，所述第四MOS管的第二端与驱动工作电压负电压端连接；
所述第一电容的第二端与驱动工作电源负电压端连接。
在一种可能的实施方式中，所述发光控制子电路包括：
第五MOS管、第六MOS管，所述第五MOS管与所述第六MOS管为极性相反的两个MOS管；
所述第五MOS管的栅极与所述第六MOS管的栅极连接同一控制电压端，所述第五MOS管的第一端与所述第六MOS管的第一端连接同一驱动工作电压端，所述第五MOS管的第二端连接所述第一发光单元，所述第六MOS管的第二端连接所述第二发光单元。
在一种可能的实施方式中，所述发光控制子电路还包括：第七MOS管及第二电容；
所述第七MOS管的栅极与扫描电压端连接，所述第七MOS管的第一端与发光控制电压端连接，所述第七MOS管的第二端分别与所述第五MOS管的栅极、所述第六MOS管的栅极、所述第二电容的第一端连接；
所述第五MOS管的第一端与驱动工作电压正电压端连接，所述第五MOS管的第二端与所述第一发光单元的正极连接；
所述第六MOS管的第一端与驱动工作电压正电压端连接，所述第六MOS管的第二端与所述第二发光单元的正极连接。
第三方面，本申请实施例提供了一种显示基板，包括：
多个本申请中任一所述的像素驱动电路。
第四方面，本申请实施例提供了一种显示装置，包括：
保护外壳及本申请中任一所述的显示基板。
第五方面，本申请实施例提供了一种发光芯片制备方法，包括：
在同一衬底上形成第一发光单元及第二发光单元，其中，所述第一发光单元包括第一反射结构，所述第一反射结构用于反射掉所述第一发光单元发射光中的一部分；所述第二发光单元包括第二反射结构，所述第二反射结构用于反射掉所述第二发光单元发射光中的一部分；所述第一反射结构的反射光的中心波长大于所述第二反射结构的反射光的中心波长。
在一种可能的实施方式中，所述在同一衬底上形成第一发光单元及第二发光单元，包括：
在所述衬底上形成第一半导体层；
采用相同材料相同工艺在所述第一半导体层上远离所述衬底的一侧的第一区域内形成第一量子阱层，以及在所述第一半导体层上远离所述衬底的一侧的第二区域内形成第二量子阱层，其中，所述第一区域在所述衬底上的正投影与所述第二区域在所述衬底上的正投影不交叠；
采用相同材料相同工艺在所述第一量子阱层上远离所述衬底的一侧形成第二半导体层，以及在所述第二量子阱层上远离所述衬底的一侧形成第三半导体层；
在所述第二半导体层上远离所述衬底的一侧形成第一透明导电层，以及在所述第三半导体层上远离所述衬底的一侧形成第二透明导电层；
在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构。
在一种可能的实施方式中，所述第一反射结构包括第一反射层及第二反射层，所述第二反射结构包括第三反射层，且所述第二反射层及所述第三反射层为相同材料相同工艺形成的一体化层结构；
所述在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构，包括：
在所述第一透明导电层上远离所述衬底的一侧刻蚀所述第一反射层，利用所述第二透明导电层作为所述第一反射层刻蚀的阻挡层，将所述第一反射层刻蚀到所述第二透明导电层为止，其中，所述第一反射层的正投影覆盖第一接触区域的正投影，且所述第一反射层的正投影与第二接触区域的正投影不交叠，所述第一接触区域为所述第一透明导电层与所述第二半导体层的接触区域，所述第二接触区域为所述第二透明导电层与所述第三半导体层的接触区域；
在所述第一反射层上远离所述衬底的一侧及所述第二透明导电层上远离所述衬底的一侧刻蚀第二反射层及第三反射层的一体化层结构，其中，所述一体化层结构的正投影覆盖所述第一接触区域的正投影，且所述一体化层结构的正投影覆盖所述第二接触区域的正投影。
在一种可能的实施方式中，在所述在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构之后，所述方法还包括：
在所述第一反射结构及所述第二反射结构上远离所述衬底的一侧设置封装层，并在所述封装层预留第一电极、第二电极、第三电极对应的过孔；
将所述第一电极通过过孔与所述第一透明导电层电连接、将所述第二电极通过过孔与所述第一半导体层电连接、将所述第三电极通过过孔与所述第二透明导电层电连接。
在一种可能的实施方式中，所述第一反射层、所述第二反射层、所述第三反射层均为二氧化硅和二氧化钛组成的分布式布拉格反射镜叠层结构。
本申请实施例有益效果：
本申请实施例提供的发光芯片、像素驱动电路、显示基板及发光芯片制备方法，像素驱动电路包括：数据写入子电路、发光控制子电路及发光芯片，发光芯片包括第一发光单元及第二发光单元，第一发光单元包括第一反射结构，第一反射结构用于反射掉第一发光单元发射光中的一部分；第二发光单元包括第二反射结构，第二反射结构用于反射掉第二发光单元发射光中的一部分；第一反射结构的反射光的中心波长大于第二反射结构的反射光的中心波长；数据写入子电路用于提供数据信号；发光控制子电路用于当数据信号的灰阶处于第一灰阶范围内的情况下，将数据信号输出给第一发光单元进行显示；当数据信号的灰阶处于第二灰阶范围内的情况下，将数据信号输出给第二发光单元进行显示。在数据信号的灰阶处于第一灰阶范围内时，第一发光单元发光，第一发光单元中波长较长的光被反射掉，从而使第一发光单元最终发出的光向蓝色光谱端偏移，在数据信号的灰阶处于第二灰阶范围内时，第二发光单元发光，第二发光单元中波长较短的光被反射掉，从而使第二发光单元最终发出的光向红色光谱端偏移，使得像素发出的光的色度更加接近，能够减少色度漂移的程度，从而减少像素颜色失真的程度，最终提高显示效果。当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为相关技术中发光二极管的色度与电流密度的一种曲线关系图；
图2a为本申请实施例的发光芯片的第一种示意图；
图2b为本申请实施例的发光芯片的第二种示意图；
图3为本申请实施例的发光芯片的第三种示意图；
图4为本申请实施例的发光芯片制备方法的一种流程示意图；
图5为本申请实施例的像素驱动电路的第一种示意图；
图6为本申请实施例的像素驱动电路中数据写入子电路的一种示意图；
图7为本申请实施例的像素驱动电路中发光控制子电路的一种示意图；
图8为本申请实施例的像素驱动电路第二种示意图；
图9a为本申请实施例中像素驱动电路的第一发光单元发光时的一种时序图；
图9b为本申请实施例的像素驱动电路的第二发光单元发光时的一种时序图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
发明人在研究中发现，针对现有的发光二极管器件，其色度和流经该发光二极管器件的电流密度的关系如图1所示；由图1可知，发光二极管的色度会随着该发光二极管中电流密度的变化而发生改变，该现象称为色度漂移，其中L0-L255表示256个灰阶。
在显示屏的各发光二极管发光显示图像的过程中，由于发光二极管灰阶的改变，会导致发光二极管中电流密度的变化，从而因为色度漂移的原因导致像素颜色的失真，最终影响显示效果。
为了降低因色度漂移而导致像素颜色失真的程度，本申请实施例提供了一种发光芯片，参见图2a，包括：
衬底11，以及位于所述衬底上的第一发光单元12及第二发光单元13；
所述第一发光单元12包括第一反射结构121，所述第一反射结构121用于反射掉所述第一发光单元12发射光中的一部分；
所述第二发光单元13包括第二反射结构131，所述第二反射结构131用于反射掉所述第二发光单元13发射光中的一部分；
所述第一反射结构121的反射光的中心波长大于所述第二反射结构131的反射光的中心波长。
在一种可能的实施方式中，所述第一发光单元还包括第一半导体层、第一MQW(Multiple Quantum Well，量子阱)层、第二半导体层、第一透明导电层；所述第二发光单元还包括第一半导体层、第二量子阱层、第三半导体层和第二透明导电层；
所述第一半导体层设置在所述衬底上，所述第一量子阱层设置在所述第一半导体层上远离所述衬底的一侧，且位于所述第一半导体层的第一区域内，所述第二量子阱层设置在所述第一半导体层上远离所述衬底的一侧，且位于所述第一半导体层的第二区域内，所述第一区域在所述衬底上的正投影与所述第二区域在所述衬底上的正投影不交叠；
所述第二半导体层设置在所述第一量子阱层上远离所述衬底的一侧，所述第三半导体层设置在所述第二量子阱层上远离所述衬底的一侧，所述第一透明导电层设置在所述第二半导体层上远离所述衬底的一侧，所述第二透明导电层设置在所述第三半导体层上远离所述衬底的一侧；
所述第一反射结构设置在所述第一透明导电层上远离所述衬底的一侧，所述第二反射结构设置在所述第二透明导电层上远离所述衬底的一侧。
一个例子中，衬底可以为玻璃衬底、PMMA(聚甲基丙烯酸甲酯)衬底或Sapphire衬底(蓝宝石衬底)等。
在一种可能的实施方式中，所述第二半导体层和所述第三半导体层为相同材料相同工艺形成的两个层结构。一个例子中，第一半导体层的材料可以为P型半导体材料，相应的，第二半导体层及第三半导体层的材料可以为N型半导体材料。一个例子中，第一半导体层的材料可以为N型半导体材料，相应的，第二半导体层及第三半导体层的材料可以为P型半导体材料。例如，第一半导体层可以为N型掺杂的氮化镓(n-GaN)，第二半导体层及第三半导体层可以为P型掺杂的氮化镓(p-GaN)。
在一种可能的实施方式中，所述第一量子阱层与所述第二量子阱层为相同材料相同工艺形成的两个层结构。第一量子阱层设置在第一半导体层与第二半导体层之间，第一透明导电层设置在第二半导体层远离第一量子阱层的一侧，对应第一发光单元；第二量子阱层设置在第一半导体层与第三半导体层之间，第二透明导电层设置在第三半导体层远离第二量子阱层的一侧，对应第二发光单元。一个例子中，第一量子阱层及第二量子阱层的材料可以为氮化镓(GaN)。
第一透明导电层及第二透明导电层均为透明导电材料，一个例子中，第一透明导电层及第二透明导电层的材料可以为氧化铟锡(ITO)或氧化铟锌等。
在一种可能的实施方式中，所述第一反射结构包括第一反射层及第二反射层，所述第二反射结构包括第三反射层；
所述第一反射层设置在所述第一透明导电层上远离所述衬底的一侧；所述第二反射层设置在所述第一反射层上远离所述衬底的一侧；所述第三反射层设置在所述第二透明导电层上远离所述衬底的一侧。
在一种可能的实施方式中，所述发光芯片还包括保护层，所述保护层设置在所述第一透明导电层与所述第一半导体层之间，以及设置在所述第二透明导电层与所述第一半导体层之间。保护层为绝缘材料，可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。保护层设置在第一透明导电层与第一半导体层之间，以及设置在第二透明导电层与第一半导体层之间，减少因漏电而导致短路的情况。
在一种可能的实施方式中，所述发光芯片还包括封装层、第一电极、第二电极、第三电极；
所述封装层设置在所述第一反射结构及所述第二反射结构上远离所述衬底的一侧，且所述封装层设置有所述第一电极对应的过孔、所述第二电极对应的过孔、所述第三电极对应的过孔；
所述第一电极通过过孔与所述第一透明导电层电连接，所述第二电极通过过孔与所述第一半导体层电连接，所述第三电极通过过孔与所述第二透明导电层电连接。封装层可以采用有机材料，例如有机树脂等。封装层上设置有第一电极对应的通孔、第二电极对应的通孔、第三电极对应的通孔，从而便于各电极的设置，各电极均为导电材料，例如可以为铜、银或金等。各个膜层的厚度可以根据实际需要设置，本申请中不做具体限定。
在一种可能的实施方式中，所述第二反射层及所述第三反射层为相同材料相同工艺形成的一体化层结构，此种情况下发光芯片可以如图2b所示，包括：
衬底201、第一半导体层202、第一量子阱层203、第二半导体层204、第二量子阱层205、第三半导体层206、第一透明导电层207、第二透明导电层208、第一反射层209、一体化层结构210(包括第二反射层及第三反射层)、第一电极211、第二电极212、第三电极213、保护层214；
所述第一半导体层202设置在所述衬底201上，所述第一量子阱层203设置在所述第一半导体层202上远离所述衬底201的一侧，且位于所述第一半导体层的第一区域内，所述第二量子阱层205设置在所述第一半导体层202上远离所述衬底201的一侧，且位于所述第一半导体层202的第二区域内，所述第一区域在所述衬底201上的投影与所述第二区域在所述衬底201上的投影不交叠；
所述保护层214设置在所述第一半导体层202上远离所述衬底201的一侧，且位于除所述第一区域及所述第二区域外的其他区域内；
所述第二半导体层204设置在所述第一量子阱层203上远离所述衬底201的一侧，所述第三半导体层206设置在所述第二量子阱层205上远离所述衬底201的一侧，所述第一透明导电层207设置在所述第二半导体层204上远离所述衬底201的一侧，所述第二透明导电层208设置在所述第三半导体层206上远离所述衬底201的一侧；
所述第一反射层209设置在所述第一透明导电层207上远离所述衬底201的一侧，所述一体化层结构210设置在所述第一反射层209上远离所述衬底201的一侧及所述第二透明导电层208上远离所述衬底201的一侧；
所述第一电极211与所述第一透明导电层207电连接，所述第二电极212与所述第一半导体层202电连接，所述第三电极213与所述第二透明导电层208电连接。
一个例子中，衬底201可以为玻璃衬底、PMMA(聚甲基丙烯酸甲酯)衬底或Sapphire衬底(蓝宝石衬底)等。
一个例子中，第一半导体层202的材料可以为P型半导体材料，相应的，第二半导体层204及第三半导体层206的材料可以为N型半导体材料。一个例子中，第一半导体层202的材料可以为N型半导体材料，相应的，第二半导体层204及第三半导体层206的材料可以为P型半导体材料。例如，第一半导体层202可以为N型掺杂的氮化镓(n-GaN)，第二半导体层204及第三半导体层206可以为P型掺杂的氮化镓(p-GaN)。
第一量子阱层203设置在第一半导体层202与第二半导体层204之间，第一透明导电层207设置在第二半导体层204远离第一量子阱层203的一侧，对应第一发光单元；第二量子阱层205设置在第一半导体层202与第三半导体层206之间，第二透明导电层208设置在第三半导体层206远离第二量子阱层205的一侧，对应第二发光单元。一个例子中，第一量子阱层203及第二量子阱层205的材料可以为氮化镓(GaN)
第一透明导电层207及第二透明导电层208均为透明导电材料，一个例子中，第一透明导电层207及第二透明导电层208的材料可以为氧化铟锡(ITO)或氧化铟锌等。
保护层214为绝缘材料，可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。
将第一发光单元中第一透明导电层207与第二半导体层204的接触区域称为第一接触区域，将第二发光单元中第二透明导电层208与第三半导体层206的接触区域称为第二接触区域；则第一反射层209的正投影与第一接触区域的正投影至少部分重叠，且第一反射层209的正投影与第二接触区域的正投影至少部分不重叠；一体化层结构210的正投影与第一接触区域的正投影至少部分重叠，一体化层结构210的正投影与第二接触区域的正投影至少部分重叠，其中，本申请实施例中的正投影是指在衬底201上的正投影。
一个例子中，第一反射层209需要覆盖第一透明导电层207的发光区域，且第一反射层209不阻挡第二透明导电层208的发光区域，一体化层结构210需要覆盖第一透明导电层207的发光区域及第二透明导电层208的发光区域。即第一反射层209的正投影覆盖第一接触区域的正投影，且第一反射层209的正投影与第二接触区域的正投影不交叠；一体化层结构210的正投影覆盖第一接触区域的正投影，且一体化层结构210的正投影覆盖第二接触区域的正投影。
第一反射层209及一体化层结构210可以均为DBR(Distributed BraggReflection,分布式布拉格反射镜)层，在一种可能的实施方式中，所述第一反射层209及所述一体化层结构210均为二氧化硅和二氧化钛组成的叠层结构。针对DBR层，DBR层的厚度越厚则该DBR层针对长波光的反射率越高，第一发光单元的反射层中包括第一反射层209及一体化层结构210，而第二发光单元的反射层中包括一体化层结构210不包括第一反射层209，即第一发光单元的DBR层的厚度大于第二发光单元的DBR层的厚度，因此第一发光单元发出的光经过第一反射层及一体化层结构后主要反射掉波长较长的光，从而使透过的光向蓝色光谱端偏移，第二发光单元发出的光经过一体化层结构后主要反射掉波长较短的光，从而使透过的光向红色光谱端偏移，能够减少色度漂移的程度，从而减少像素颜色失真的程度，最终提高显示效果。
在一种可能的实施方式中，参见图3，所述发光芯片还包括封装层215；所述封装层215设置在所述一体化层结构210上远离所述衬底201的一侧，且所述封装层215设置有所述第一电极211对应的过孔、所述第二电极212对应的过孔、所述第三电极213对应的过孔。
封装层215可以采用有机材料，例如有机树脂等。封装层215上设置有第一电极211对应的过孔、第二电极212对应的过孔、第三电极213对应的过孔，从而便于各电极的设置，各电极均为导电材料，例如可以为铜、银或金等。各个膜层的厚度可以根据实际需要设置，本申请中不做具体限定。
本申请实施例还提供了一种发光芯片制备方法，包括：
在同一衬底上形成第一发光单元及第二发光单元，其中，所述第一发光单元包括第一反射结构，所述第一反射结构用于反射掉所述第一发光单元发射光中的一部分；所述第二发光单元包括第二反射结构，所述第二反射结构用于反射掉所述第二发光单元发射光中的一部分；所述第一反射结构的反射光的中心波长大于所述第二反射结构的反射光的中心波长。
在一种可能的实施方式中，参见图4，所述在同一衬底上形成第一发光单元及第二发光单元，包括：
S401，在衬底上形成第一半导体层。
S402，采用相同材料相同工艺在所述第一半导体层上远离所述衬底的一侧的第一区域内形成第一量子阱层，以及在所述第一半导体层上远离所述衬底的一侧的第二区域内形成第二量子阱层，其中，所述第一区域在所述衬底上的正投影与所述第二区域在所述衬底上的正投影不交叠。
S403，采用相同材料相同工艺在所述第一量子阱层上远离所述衬底的一侧形成第二半导体层，以及在所述第二量子阱层上远离所述衬底的一侧形成第三半导体层。
第一量子阱层及第二量子阱层采用相同材料相同工艺形成；第二半导体层及第三半导体层采用相同材料相同工艺形成。而量子阱层(包括第一量子阱层及第二量子阱层)与半导体层(包括第二半导体层及第三半导体层)采用的材料及工艺可以不同。
S404，在所述第二半导体层上远离所述衬底的一侧形成第一透明导电层，以及在所述第三半导体层上远离所述衬底的一侧形成第二透明导电层。
S405，在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构。
制作发光芯片的基础膜层，包括制作衬底、第一半导体层、第一量子阱层、第二半导体层、第二量子阱层、第三半导体层，按照要求的发光面积，搭接第一透明导电层、第二透明导电层，从而实现发光芯片的初步加工，一个例子中，第一发光单元的发光面积与第二发光单元的发光面积是相同的，第一发光单元的发光面积由第一透明导电层与第二半导体层的接触面积(以下称为第一接触面积)决定，第二发光单元的发光面积由第二透明导电层与第三半导体层的接触面积(以下称为第二接触面积)决定，因此第一接触面积与第二接触面积应当相同。其中，在发光芯片的初步加工的过程中还需要保留过孔和电极的桥接金属。发光芯片的具体的初步加工方式可以参见相关技术中的加工方式，本申请中不做具体限定。在一种可能的实施方式中，所述初步加工后的发光芯片还包括保护层，所述保护层设置在所述第一透明导电层与所述第一半导体层之间，以及设置在所述第二透明导电层与所述第一半导体层之间。
在一种可能的实施方式中，所述第一反射结构包括第一反射层及第二反射层，所述第二反射结构包括第三反射层，且所述第二反射层及所述第三反射层为相同材料相同工艺形成的一体化层结构；
所述在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构，包括：
在所述第一透明导电层上远离所述衬底的一侧刻蚀所述第一反射层，利用所述第二透明导电层作为所述第一反射层刻蚀的阻挡层，将所述第一反射层刻蚀到所述第二透明导电层为止，其中，所述第一反射层的正投影覆盖第一接触区域的正投影，且所述第一反射层的正投影与第二接触区域的正投影不交叠，所述第一接触区域为所述第一透明导电层与所述第二半导体层的接触区域，所述第二接触区域为所述第二透明导电层与所述第三半导体层的接触区域；
在所述第一反射层上远离所述衬底的一侧及所述第二透明导电层上远离所述衬底的一侧刻蚀第二反射层及第三反射层的一体化层结构，其中，所述一体化层结构的正投影覆盖所述第一接触区域的正投影，且所述一体化层结构的正投影覆盖所述第二接触区域的正投影。
在完成第一反射结构及第二反射结构的刻蚀后，可以继续进行封装层及各电极的设置，从而最终完成发光芯片的制备。在一种可能的实施方式中，在所述在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构之后，所述方法还包括：
步骤一，在所述第一反射结构及所述第二反射结构上远离所述衬底的一侧设置封装层，并在所述封装层预留第一电极、第二电极、第三电极对应的过孔。
步骤二，将所述第一电极通过过孔与所述第一透明导电层电连接、将所述第二电极通过过孔与所述第一半导体层电连接、将所述第三电极通过过孔与所述第二透明导电层电连接。
在一种可能的实施方式中，所述第一反射结构包括第一反射层及第二反射层，所述第二反射结构包括第三反射层，且所述第二反射层及所述第三反射层为相同材料相同工艺形成的一体化层结构；
所述在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构，包括：
步骤A，在所述第一透明导电层上远离所述衬底的一侧刻蚀所述第一反射层，利用所述第二透明导电层作为所述第一反射层刻蚀的阻挡层，将所述第一反射层刻蚀到所述第二透明导电层为止，其中，所述第一反射层的正投影覆盖第一接触区域的正投影，且所述第一反射层的正投影与第二接触区域的正投影不交叠，所述第一接触区域为所述第一透明导电层与所述第二半导体层的接触区域，所述第二接触区域为所述第二透明导电层与所述第三半导体层的接触区域；
步骤B，在所述第一反射层上远离所述衬底的一侧及所述第二透明导电层上远离所述衬底的一侧刻蚀第二反射层及第三反射层的一体化层结构，其中，所述一体化层结构的正投影覆盖所述第一接触区域的正投影，且所述一体化层结构的正投影覆盖所述第二接触区域的正投影。
一个例子中，所述第一反射层、所述第二反射层、所述第三反射层均为二氧化硅和二氧化钛组成的DBR叠层结构。
本申请实施例中将反射层设置为第一反射层及一体化层结构分别制作，先刻蚀第一发光单元的第一反射层，然后继续制作一体化层结构，第一发光单元对应的反射层厚度为第一反射层厚度+一体化层结构厚度，第二发光单元对应的反射层厚度为一体化层结构厚度。若先刻蚀第一发光单元上的反射层，再刻蚀第二发光单元上的反射层，会因为不同区域的刻蚀速率不同的原因，造成第二发光单元上方反射层的厚度差异较大，从而造成第二发光单元显示不均。而在本申请实施例中，先刻蚀第一反射层再刻蚀一体化层结构，第一反射层刻蚀的过程中，第二发光单元上方的第二透明导电层会作为刻蚀阻挡层，在第一反射层刻除到第二透明导电层时会受到阻挡，第一反射层刻蚀到第二透明导电层为止，而不会刻蚀到第二透明导电层的发光区域上，然后在刻蚀一体化层结构，这样第二透明导电层的发光区域上便仅刻蚀有一体化层结构，从而可以减少第二发光单元上方反射层厚度的差异，增加第二发光单元显示的均匀性。
本申请实施例提供了一种像素驱动电路，参见图5，包括：
数据写入子电路51、发光控制子电路52及发光芯片53，所述发光芯片53包括第一发光单元531及第二发光单元532，所述第一发光单元531包括第一反射结构，所述第一反射结构用于反射掉所述第一发光单元531发射光中的一部分；所述第二发光单元532包括第二反射结构，所述第二反射结构用于反射掉所述第二发光单元532发射光中的一部分；所述第一反射结构的反射光的中心波长大于所述第二反射结构的反射光的中心波长；
所述数据写入子电路51用于提供数据信号；
所述发光控制子电路52用于当所述数据信号的灰阶处于第一灰阶范围内的情况下，将所述数据信号输出给所述第一发光单元531进行显示；当所述数据信号的灰阶处于第二灰阶范围内的情况下，将所述数据信号输出给所述第二发光单元532进行显示。
数据写入子电路51外接数据信号的写入端，用于向发光芯片53提供数据信号，该数据信号用于控制像素发光的灰阶，像素发光的灰阶由实际显示的图像决定。
发光芯片53包括第一发光单元531及第二发光单元532两个发光单元；第一发光单元531用于像素的第一灰阶范围显示，例如，可以为低灰阶范围的显示；第二发光单元532用于像素的第二灰阶范围显示，例如，可以为高灰阶范围的显示。第一发光单元531的反射层反射光的中心波长大于第二发光单元532反射层反射光的中心波长。在像素发光阶段中，利用发光控制子电路52来控制是第一发光单元531发光，还是第二发光单元532发光，具体的，当数据信号的灰阶处于第二灰阶范围内时，发光控制子电路52控制第二发光单元532进行发光，当数据信号的灰阶处于第一灰阶范围内时，发光控制子电路52控制第一发光单元531进行发光。一个例子中，发光芯片53的具体结构可以参见上述实施例中发光芯片的结构，此处不再赘述。
将第一发光单元531中的反射层区域称为第一反射结构，第二发光单元532中的反射层区域称为第二反射结构，第一反射结构反射光的中心波长大于第二反射结构反射光的中心波长，一个例子中，例如图3所示，第一反射结构的厚度为一体化层结构210的厚度，第二反射结构的厚度为第一反射层209的厚度+一体化层结构210的厚度。在数据信号的灰阶处于第二灰阶范围内时，第二发光单元532发光，第二反射结构反射掉波长较短的光，在数据信号的灰阶处于第一灰阶范围内时，第一发光单元发光，第一反射结构反射掉波长较长的光，从而使得发光芯片发出的光的色度更加接近，能够减少色度漂移的程度，从而减少像素颜色失真的程度，最终提高显示效果。
第二灰阶范围与第一灰阶范围可以根据实际情况自定义设置，通常情况下，像素的灰阶分为L0-L255共256个灰阶，在一种可能的实施方式中，所述第一灰阶范围为L0-L127，所述第二灰阶范围为L128-L255。第一反射结构的反射光的中心频率与第二反射结构的反射光的中心频率可以根据实际情况进行设置，具体的，第一反射结构用于反射波长较长的光，从而使透过的光向蓝色光谱端偏移，第二反射结构用于反射波长较短的光，从而使透过的光向红色光谱端偏移；在一种可能的实施方式中，所述第一反射结构反射光的中心波长的范围为390nm-405nm，所述第二反射结构反射光的中心波长的范围为385nm-400nm。
在本申请实施例中，在数据信号的灰阶处于第一灰阶范围内时，第一发光单元发光，第一反射结构反射掉波长较长的光，从而使透过的光向蓝色光谱端偏移，在数据信号的灰阶处于第二灰阶范围内时，第二发光单元发光，第二反射结构反射掉波长较短的光，从而使透过的光向红色光谱端偏移，使得不同电流密度下像素发出的光的色度更加接近，能够减少色度漂移的程度，从而减少像素颜色失真的程度，最终提高显示效果。
在一种可能的实施方式中，所述数据写入子电路可以如图6所示，包括第一MOS管T1、第二MOS管T2、第三MOS管T3、第四MOS管T4、第一电容C1；
所述第一MOS管T1的栅极与扫描电压端(Scan(n)端)连接，所述第一MOS管T1的第一端与数据写入端(Idata端)连接，所述第一MOS管T2的第二端与所述第三MOS管T3的第一端连接；
所述第二MOS管T2的栅极与扫描电压端(Scan(n)端)连接，所述第二MOS管T2的第一端与数据写入端(Idata端)连接，所述第二MOS管T2的第二端分别与所述第一电容C1的第一端、所述第三MOS管T3的栅极、第四MOS管T4的栅极连接；
所述第三MOS管T3的第二端与驱动工作电压负电压端(VSS端)连接；
所述第四MOS管T4的第一端分别与所述第一发光单元的负极、所述第二发光单元的负极连接，所述第四MOS管T4的第二端与驱动工作电压负电压端(VSS端)连接；一个例子中，发光芯片如图3所示，在第一半导体层202的材料为P型半导体材料，且第二半导体层204及第三半导体层206的材料为N型半导体材料的情况下，第四MOS管T4的第一端分别与第一电极211及第三电极213连接；在第一半导体层202的材料为N型半导体材料，且第二半导体层204及第三半导体层206的材料为P型半导体材料的情况下，第四MOS管T4的第一端与第二电极212连接。
所述第一电容C1的第二端与驱动工作电源负电压端(VSS端)连接。
一个例子中，各MOS管均可以为TFT(Thin Film Transistor，薄膜晶体管)。一个例子中，针对本申请的数据写入子电路中的任一MOS管，该MOS管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择；该MOS管的第一端为源极或漏极，该MOS管的第二端为与第一端对应的漏极或源极。
在一种可能的实施方式中，所述发光控制子电路包括：第五MOS管T5、第六MOS管T6，所述第五MOS管T5与所述第六MOS管T6为极性相反的两个MOS管；所述第五MOS管T5的栅极与所述第六MOS管T6的栅极连接同一控制电压端，所述第五MOS管T5的第一端与所述第六MOS管T6的第一端连接同一驱动工作电压端，所述第五MOS管T5的第二端连接所述第一发光单元D1，所述第六MOS管T6的第二端连接所述第二发光单元D2。
第五MOS管T5与第六MOS管T6为极性相反的两个MOS管，例如，第五MOS管T5为N型MOS管，则第六MOS管T6为P型MOS管；或者第五MOS管T5为P型MOS管，则第六MOS管T6为N型MOS管。第五MOS管T5与第六MOS管T6的极性相反，可以使得第一发光单元D1及第二发光单元D2在同一时间内仅有一个发光，从而实现当数据信号的灰阶处于第一灰阶范围内的情况下，由第一发光单元D1进行发光；当数据信号的灰阶处于第二灰阶范围内的情况下，由第二发光单元D2进行发光。
在一种可能的实施方式中，所述发光控制子电路可以如图7所示，包括：第五MOS管T5、第六MOS管T6、第七MOS管T7及第二电容C2，所述第五MOS管T5与所述第六MOS管T6为极性相反的两个MOS管；
所述第七MOS管T7的栅极与扫描电压端(Scan(n)端)连接，所述第七MOS管T7的第一端与发光控制电压端(Vdata端)连接，所述第七MOS管T7的第二端分别与所述第五MOS管T5的栅极、所述第六MOS管T6的栅极、所述第二电容C2的第一端连接；
所述第五MOS管T5的第一端与驱动工作电压正电压端(VDD端)连接，所述第五MOS管T5的第二端与所述第一发光单元D1的正极连接；一个例子中，发光芯片如图3所示，则第五MOS管T5的第二端与第一电极211或第二电极212连接，其中，在第一半导体层202的材料为P型半导体材料，且第二半导体层204的材料为N型半导体材料的情况下，第五MOS管T5的第二端与第二电极212连接；在第一半导体层202的材料为N型半导体材料，且第二半导体层204的材料为P型半导体材料的情况下，第五MOS管T5的第二端与第一电极211连接。
所述第六MOS管T6的第一端与驱动工作电压正电压端(VDD端)连接，所述第六MOS管T6的第二端与所述第二发光单元D2的正极连接。一个例子中，发光芯片如图3所示，则第六MOS管T6的第二端与第二电极212或第三电极213连接，其中，在第一半导体层202的材料为P型半导体材料，且第三半导体层206的材料为N型半导体材料的情况下，第六MOS管T6的第二端与第二电极212连接；在第一半导体层202的材料为N型半导体材料，且第三半导体层206的材料为P型半导体材料的情况下，第六MOS管T6的第二端与第一电极211连接。
一个例子中，各MOS管均可以为TFT(Thin Film Transistor，薄膜晶体管)。一个例子中，针对本申请的发光控制子电路中的任一MOS管，该MOS管可以为N型MOS管，也可以为P型MOS管，具体可以根据实际情况自行选择，但需要保证第五MOS管与第六MOS管的极性相反；针对本申请的发光控制子电路中的任一MOS管，该MOS管的第一端为源极或漏极，该MOS管的第二端为与第一端对应的漏极或源极。
在一种可能的实施方式中，本申请实施例中的像素驱动电路可以如图8所示，包括第一MOS管T1、第二MOS管T2、第三MOS管T3、第四MOS管T4、第五MOS管T5、第六MOS管T6、第七MOS管T7、第一电容C1、第二电容C2、第一发光单元D1、第二发光单元D2。VDD为驱动工作电压正电压端，Scan(n)为行扫描电压，Vdata为发光控制电压，VSS为驱动工作电压负电压，Idata为数据写入电流。
以T1、T2、T3、T4、T5、T7均为N型MOS管，T6为P型MOS管为例进行说明，其中，VDD保持不变，显示不同灰阶是由Idata(数据写入端)控制的，Idata电流越小则灰阶越低，在Idata对应的灰阶处于第一灰阶范围内时，D1发光；Idata电流越大则灰阶越高，在Idata对应的灰阶处于第二灰阶范围内时，D2发光。Vdata电压用于控制是D1发光还是D2发光。
数据信号的灰阶是由Idata电流控制的，Idata写入的范围应选择T3和T4工作在饱和区的范围，当Idata对应的灰阶处于第一灰阶范围内时，该像素驱动电路的时序图可以如图9a所示，Scan(n)为高电平T1，T2，T7打开，Idata为高电平输入数据信号，此时T2导通Idata给C1充电；当C1充电至通过T3的电流为Idata时，C1停止充电，此时T3和T4处于饱和状态，具体的，通过Idata选择T3和T4工作在饱和区的范围。Vdata为高电平，在T7打开的情况下，T5及T6的栅极均为高电平，T5为N型MOS管，T6为P型MOS管，在栅极均为高电平的情况下T5打开，T6关闭，则VDD电压流经T5给D1供电，此时D1发光，而在T6关闭的情况下D2不发光。
T3和T4的栅极连通，因此T3和T4的栅极电压相等，根据电流镜像原理，流过D1的电流为：
Figure BDA0003177895820000221
其中
Figure BDA0003177895820000222
其中μn为MOS管Tn的场效应迁移率，n为1-7的整数，例如μ3为T3的场效应迁移率，μ4为T4的场效应迁移率等；COXn为MOS管Tn的单位面积的绝缘层电容，Wn和Ln分别为MOS管Tn的沟道宽度和长度。在T3和T4采用相同工艺的情况下，
Figure BDA0003177895820000223
可以视为常数，则流过D1的电流IOLED与Idata线性相关。并且在驱动像素发光阶段，T4工作在饱和区，所以无需考虑T4的Vth(MOS管开启电压)的影响。
数据信号的灰阶是由Idata电流控制的，Idata写入的范围应选择T3和T4工作在饱和区的范围，当Idata对应的灰阶处于第二灰阶范围内时，该像素驱动电路的时序图可以如图9b所示，Scan(n)为高电平T1，T2，T7打开，Idata为高电平输入数据信号，此时T2导通Idata给C1充电；当C1充电至通过T3的电流为Idata时，C1停止充电，此时T3和T4处于饱和状态，具体的，通过Idata选择T3和T4工作在饱和区的范围。Vdata为低电平电平，在T7打开的情况下，T5及T6的栅极均为低电平，T5为N型MOS管，T6为P型MOS管，在栅极均为低电平的情况下T5关闭，T6打开，则VDD电压流经T6给D2供电，此时D2发光，而在T5关闭的情况下D1不发光。
T3和T4的栅极连通，因此T3和T4的栅极电压相等，根据电流镜像原理，流过D1的电流为：
Figure BDA0003177895820000231
其中
Figure BDA0003177895820000232
其中μn为MOS管Tn的场效应迁移率，n为1-7的整数，例如μ3为T3的场效应迁移率，μ4为T4的场效应迁移率等；COXn为MOS管Tn的单位面积的绝缘层电容，Wn和Ln分别为MOS管Tn的沟道宽度和长度。在T3和T4采用相同工艺的情况下，
Figure BDA0003177895820000233
可以视为常数，则流过D1的电流IOLED与Idata线性相关。并且在驱动像素发光阶段，T4工作在饱和区，所以无需考虑T4的Vth(MOS管开启电压)的影响。
一个例子中，D1与D2的发光面积可以相同，当写入不同大小的电流时，因为D1与D2的发光面积相同，所以在不同写入电流的情况下D1与D2的电流密度不同，在数据信号的灰阶处于第一灰阶范围(低灰阶范围)内时，D1发光，低灰阶时电流密度小，D1发出的光波长较长更接近红色光谱端，利用D1的第一反射结构可以反射掉波长较长的光，从而使透过的光向蓝色光谱端偏移；在数据信号的灰阶处于第二灰阶范围(高灰阶范围)内时，D2发光，高灰阶时电流密度大，D2发出的光波长较短更接近蓝色光谱端，利用D2的第二反射结构反射掉波长较短的光，从而使透过的光向红色光谱端偏移，因此两个单元交替发光可实现色度的补偿，使得不同电流密度下像素发出的光的色度更加接近，能够减少色度漂移的程度，从而减少像素颜色失真的程度，最终提高显示效果。
本申请实施例还提供了一种显示基板，包括：多个本申请中任一所述的像素驱动电路。一个例子中，显示基板还可以包括外围电路，外围电路用于提供各端的电压或电流等，例如Idata、Vdata、VDD、VSS等端的电压或电流，外围电路的具体结构可以参见相关显示面板中外围电路的结构，本申请中不做具体限定。
本申请实施例还提供了一种显示装置，包括：保护外壳及本申请中任一所述的显示基板。保护外壳的具体结构可以参见相关显示装置中保护外壳的结构，本申请中不做具体限定。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims (20)

1.一种发光芯片，其特征在于，包括：
衬底，以及位于所述衬底上的第一发光单元及第二发光单元；
所述第一发光单元包括第一反射结构，所述第一反射结构用于反射掉所述第一发光单元发射光中的一部分；
所述第二发光单元包括第二反射结构，所述第二反射结构用于反射掉所述第二发光单元发射光中的一部分；
所述第一反射结构的反射光的中心波长大于所述第二反射结构的反射光的中心波长。
2.根据权利要求1所述的发光芯片，其特征在于，所述第一发光单元还包括第一半导体层、第一量子阱层、第二半导体层、第一透明导电层；所述第二发光单元还包括第一半导体层、第二量子阱层、第三半导体层和第二透明导电层；
所述第一半导体层设置在所述衬底上，所述第一量子阱层设置在所述第一半导体层上远离所述衬底的一侧，且位于所述第一半导体层的第一区域内，所述第二量子阱层设置在所述第一半导体层上远离所述衬底的一侧，且位于所述第一半导体层的第二区域内，所述第一区域在所述衬底上的正投影与所述第二区域在所述衬底上的正投影不交叠；
所述第二半导体层设置在所述第一量子阱层上远离所述衬底的一侧，所述第三半导体层设置在所述第二量子阱层上远离所述衬底的一侧，所述第一透明导电层设置在所述第二半导体层上远离所述衬底的一侧，所述第二透明导电层设置在所述第三半导体层上远离所述衬底的一侧；
所述第一反射结构设置在所述第一透明导电层上远离所述衬底的一侧，所述第二反射结构设置在所述第二透明导电层上远离所述衬底的一侧。
3.根据权利要求2所述的发光芯片，其特征在于，所述第一反射结构包括第一反射层及第二反射层，所述第二反射结构包括第三反射层；
所述第一反射层设置在所述第一透明导电层上远离所述衬底的一侧；所述第二反射层设置在所述第一反射层上远离所述衬底的一侧；所述第三反射层设置在所述第二透明导电层上远离所述衬底的一侧。
4.根据权利要求3所述的发光芯片，其特征在于，所述第二反射层及所述第三反射层为相同材料相同工艺形成的一体化层结构。
5.根据权利要求2所述的发光芯片，其特征在于，所述第一量子阱层与所述第二量子阱层为相同材料相同工艺形成的两个层结构，所述第二半导体层和所述第三半导体层为相同材料相同工艺形成的两个层结构。
6.根据权利要求2所述的发光芯片，其特征在于，所述发光芯片还包括保护层，所述保护层设置在所述第一透明导电层与所述第一半导体层之间，以及设置在所述第二透明导电层与所述第一半导体层之间。
7.根据权利要求2所述的发光芯片，其特征在于，所述发光芯片还包括封装层、第一电极、第二电极、第三电极；
所述封装层设置在所述第一反射结构及所述第二反射结构上远离所述衬底的一侧，且所述封装层设置有所述第一电极对应的过孔、所述第二电极对应的过孔、所述第三电极对应的过孔；
所述第一电极通过过孔与所述第一透明导电层电连接，所述第二电极通过过孔与所述第一半导体层电连接，所述第三电极通过过孔与所述第二透明导电层电连接。
8.根据权利要求3或4所述的发光芯片，其特征在于，所述第一反射层的正投影覆盖第一接触区域的正投影，且所述第一反射层的正投影与第二接触区域的正投影不交叠；所述第二反射层的正投影覆盖所述第一接触区域的正投影；所述第三反射层的正投影覆盖所述第二接触区域的正投影；其中，所述第一接触区域为所述第一透明导电层与所述第二半导体层的接触区域，所述第二接触区域为所述第二透明导电层与所述第三半导体层的接触区域。
9.根据权利要求3所述的发光芯片，其特征在于，所述第一反射层、所述第二反射层、所述第三反射层均为二氧化硅和二氧化钛组成的叠层结构。
10.一种像素驱动电路，其特征在于，包括：
数据写入子电路、发光控制子电路及发光芯片，所述发光芯片包括第一发光单元及第二发光单元，所述第一发光单元包括第一反射结构，所述第一反射结构用于反射掉所述第一发光单元发射光中的一部分；所述第二发光单元包括第二反射结构，所述第二反射结构用于反射掉所述第二发光单元发射光中的一部分；所述第一反射结构的反射光的中心波长大于所述第二反射结构的反射光的中心波长；
所述数据写入子电路用于提供数据信号；
所述发光控制子电路用于当所述数据信号的灰阶处于第一灰阶范围内的情况下，将所述数据信号输出给所述第一发光单元进行显示；当所述数据信号的灰阶处于第二灰阶范围内的情况下，将所述数据信号输出给所述第二发光单元进行显示。
11.根据权利要求10所述的像素驱动电路，其特征在于，所述第一灰阶范围为L0-L127，所述第二灰阶范围为L128-L255，所述第一反射结构反射光的中心波长的范围为390nm-405nm，所述第二反射结构反射光的中心波长的范围为385nm-400nm。
12.根据权利要求10所述的像素驱动电路，其特征在于，所述所述数据写入子电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电容；
所述第一MOS管的栅极与扫描电压端连接，所述第一MOS管的第一端与数据写入端连接，所述第一MOS管的第二端与所述第三MOS管的第一端连接；
所述第二MOS管的栅极与扫描电压端连接，所述第二MOS管的第一端与数据写入端连接，所述第二MOS管的第二端分别与所述第一电容的第一端、所述第三MOS管的栅极、第四MOS管的栅极连接；
所述第三MOS管的第二端与驱动工作电压负电压端连接；
所述第四MOS管的第一端分别与所述第一发光单元的负极、所述第二发光单元的负极连接，所述第四MOS管的第二端与驱动工作电压负电压端连接；
所述第一电容的第二端与驱动工作电源负电压端连接。
13.根据权利要求10所述的像素驱动电路，其特征在于，所述发光控制子电路包括：
第五MOS管、第六MOS管，所述第五MOS管与所述第六MOS管为极性相反的两个MOS管；
所述第五MOS管的栅极与所述第六MOS管的栅极连接同一控制电压端，所述第五MOS管的第一端与所述第六MOS管的第一端连接同一驱动工作电压端，所述第五MOS管的第二端连接所述第一发光单元，所述第六MOS管的第二端连接所述第二发光单元。
14.根据权利要求13所述的像素驱动电路，其特征在于，所述发光控制子电路还包括：第七MOS管及第二电容；
所述第七MOS管的栅极与扫描电压端连接，所述第七MOS管的第一端与发光控制电压端连接，所述第七MOS管的第二端分别与所述第五MOS管的栅极、所述第六MOS管的栅极、所述第二电容的第一端连接；
所述第五MOS管的第一端与驱动工作电压正电压端连接，所述第五MOS管的第二端与所述第一发光单元的正极连接；
所述第六MOS管的第一端与驱动工作电压正电压端连接，所述第六MOS管的第二端与所述第二发光单元的正极连接。
15.一种显示基板，其特征在于，包括：
多个如权利要求10-14任一所述的像素驱动电路。
16.一种发光芯片制备方法，其特征在于，包括：
在同一衬底上形成第一发光单元及第二发光单元，其中，所述第一发光单元包括第一反射结构，所述第一反射结构用于反射掉所述第一发光单元发射光中的一部分；所述第二发光单元包括第二反射结构，所述第二反射结构用于反射掉所述第二发光单元发射光中的一部分；所述第一反射结构的反射光的中心波长大于所述第二反射结构的反射光的中心波长。
17.根据权利要求16所述的方法，其特征在于，所述在同一衬底上形成第一发光单元及第二发光单元，包括：
在所述衬底上形成第一半导体层；
采用相同材料相同工艺在所述第一半导体层上远离所述衬底的一侧的第一区域内形成第一量子阱层，以及在所述第一半导体层上远离所述衬底的一侧的第二区域内形成第二量子阱层，其中，所述第一区域在所述衬底上的正投影与所述第二区域在所述衬底上的正投影不交叠；
采用相同材料相同工艺在所述第一量子阱层上远离所述衬底的一侧形成第二半导体层，以及在所述第二量子阱层上远离所述衬底的一侧形成第三半导体层；
在所述第二半导体层上远离所述衬底的一侧形成第一透明导电层，以及在所述第三半导体层上远离所述衬底的一侧形成第二透明导电层；
在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构。
18.根据权利要求17所述的方法，其特征在于，所述第一反射结构包括第一反射层及第二反射层，所述第二反射结构包括第三反射层，且所述第二反射层及所述第三反射层为相同材料相同工艺形成的一体化层结构；
所述在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构，包括：
在所述第一透明导电层上远离所述衬底的一侧刻蚀所述第一反射层，利用所述第二透明导电层作为所述第一反射层刻蚀的阻挡层，将所述第一反射层刻蚀到所述第二透明导电层为止，其中，所述第一反射层的正投影覆盖第一接触区域的正投影，且所述第一反射层的正投影与第二接触区域的正投影不交叠，所述第一接触区域为所述第一透明导电层与所述第二半导体层的接触区域，所述第二接触区域为所述第二透明导电层与所述第三半导体层的接触区域；
在所述第一反射层上远离所述衬底的一侧及所述第二透明导电层上远离所述衬底的一侧刻蚀第二反射层及第三反射层的一体化层结构，其中，所述一体化层结构的正投影覆盖所述第一接触区域的正投影，且所述一体化层结构的正投影覆盖所述第二接触区域的正投影。
19.根据权利要求17所述的方法，其特征在于，在所述在所述第一透明导电层上远离所述衬底的一侧形成第一反射结构，以及在所述第二透明导电层上远离所述衬底的一侧形成第二反射结构之后，所述方法还包括：
在所述第一反射结构及所述第二反射结构上远离所述衬底的一侧设置封装层，并在所述封装层预留第一电极、第二电极、第三电极对应的过孔；
将所述第一电极通过过孔与所述第一透明导电层电连接、将所述第二电极通过过孔与所述第一半导体层电连接、将所述第三电极通过过孔与所述第二透明导电层电连接。
20.根据权利要求18所述的发光芯片制备方法，其特征在于，所述第一反射层、所述第二反射层、所述第三反射层均为二氧化硅和二氧化钛组成的分布式布拉格反射镜叠层结构。
CN202110838089.9A 2021-07-23 2021-07-23 发光芯片、像素驱动电路、显示基板及发光芯片制备方法 Active CN113571623B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110838089.9A CN113571623B (zh) 2021-07-23 2021-07-23 发光芯片、像素驱动电路、显示基板及发光芯片制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110838089.9A CN113571623B (zh) 2021-07-23 2021-07-23 发光芯片、像素驱动电路、显示基板及发光芯片制备方法

Publications (2)

Publication Number Publication Date
CN113571623A true CN113571623A (zh) 2021-10-29
CN113571623B CN113571623B (zh) 2023-08-11

Family

ID=78166847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110838089.9A Active CN113571623B (zh) 2021-07-23 2021-07-23 发光芯片、像素驱动电路、显示基板及发光芯片制备方法

Country Status (1)

Country Link
CN (1) CN113571623B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295870A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 発光素子及び該発光素子を用いたバックライト装置
US20100158056A1 (en) * 2008-12-22 2010-06-24 Electronics And Telecommunications Research Institute Semiconductor laser device
JP2010198754A (ja) * 2009-02-23 2010-09-09 Seiko Epson Corp 有機ｅｌ装置および有機ｅｌ装置の製造方法、ならびに電子機器
US20110114974A1 (en) * 2009-11-16 2011-05-19 Hyung-Jun Song Organic light emitting diode display
US20120147456A1 (en) * 2009-09-09 2012-06-14 Sharp Kabushiki Kaisha Wavelength selective reflection element, wavelength selective reflection unit, and reflective display device
CN108878468A (zh) * 2018-06-26 2018-11-23 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN109256455A (zh) * 2018-09-19 2019-01-22 福州大学 一种光效提取和无像素干扰的全彩化Micro-LED显示结构及其制造方法
CN109496368A (zh) * 2018-10-12 2019-03-19 京东方科技集团股份有限公司 微发光二极管装置及其制造方法
US20200176425A1 (en) * 2017-08-04 2020-06-04 Au Optronics Corporation Bi-directional optical module and transparent display apparatus using the same
CN111785209A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN213519965U (zh) * 2019-04-28 2021-06-22 柳州阜民科技有限公司 显示装置、检测模组、图像模组和电子设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295870A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 発光素子及び該発光素子を用いたバックライト装置
US20100158056A1 (en) * 2008-12-22 2010-06-24 Electronics And Telecommunications Research Institute Semiconductor laser device
JP2010198754A (ja) * 2009-02-23 2010-09-09 Seiko Epson Corp 有機ｅｌ装置および有機ｅｌ装置の製造方法、ならびに電子機器
US20120147456A1 (en) * 2009-09-09 2012-06-14 Sharp Kabushiki Kaisha Wavelength selective reflection element, wavelength selective reflection unit, and reflective display device
US20110114974A1 (en) * 2009-11-16 2011-05-19 Hyung-Jun Song Organic light emitting diode display
US20200176425A1 (en) * 2017-08-04 2020-06-04 Au Optronics Corporation Bi-directional optical module and transparent display apparatus using the same
CN108878468A (zh) * 2018-06-26 2018-11-23 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN109256455A (zh) * 2018-09-19 2019-01-22 福州大学 一种光效提取和无像素干扰的全彩化Micro-LED显示结构及其制造方法
CN109496368A (zh) * 2018-10-12 2019-03-19 京东方科技集团股份有限公司 微发光二极管装置及其制造方法
CN213519965U (zh) * 2019-04-28 2021-06-22 柳州阜民科技有限公司 显示装置、检测模组、图像模组和电子设备
CN111785209A (zh) * 2020-07-16 2020-10-16 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN113571623B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US11811012B2 (en) Light-emitting device, display device having same, and method for manufacturing same
US11699687B2 (en) Micro light-emitting diode display driver architecture and pixel structure
TWI472075B (zh) 半導體裝置、與顯示裝置、顯示裝置之驅動方法及其電子設備
JP2019191573A (ja) 表示装置及びその製造方法
KR102558690B1 (ko) 발광 표시 장치
CN108682324B (zh) 无机发光二极管显示面板和显示装置
US11328659B2 (en) Display device
JP2020134782A (ja) エレクトロルミネセンス素子を有する表示装置
KR20210081573A (ko) 발광표시패널
CN112802873A (zh) 发光显示面板
US20240194831A1 (en) Display device and method of manufacturing the same
US20120007497A1 (en) Organic light emitting device
CN109994514B (zh) 电致发光显示装置
CN111564138B (zh) 像素电路及其驱动方法、显示面板和显示装置
KR102604006B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
CN113571623B (zh) 发光芯片、像素驱动电路、显示基板及发光芯片制备方法
KR20210075289A (ko) 표시 장치
KR20210057448A (ko) 발광 표시 패널
TW202004720A (zh) 顯示裝置及陣列基板
TW202004721A (zh) 顯示裝置及陣列基板
CN115101649A (zh) 发光二极管器件及其制备方法、显示基板和显示装置
CN114068667A (zh) 显示基板和显示装置
US20210312851A1 (en) Led display and method of operating an led display
CN107808633B (zh) 像素电路、显示面板和显示装置
CN114420028B (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant