CN113557469B - 具有外延再生长在多晶硅之上的区域的光调制器 - Google Patents
具有外延再生长在多晶硅之上的区域的光调制器 Download PDFInfo
- Publication number
- CN113557469B CN113557469B CN202080020638.5A CN202080020638A CN113557469B CN 113557469 B CN113557469 B CN 113557469B CN 202080020638 A CN202080020638 A CN 202080020638A CN 113557469 B CN113557469 B CN 113557469B
- Authority
- CN
- China
- Prior art keywords
- silicon
- region
- layer
- polysilicon
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 202
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 270
- 239000010703 silicon Substances 0.000 claims abstract description 270
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 269
- 230000003287 optical effect Effects 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 35
- 239000002019 doping agent Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- 239000000463 material Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000000429 assembly Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12133—Functions
- G02B2006/12142—Modulator
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
实施例提供了一种光调制器，该光调制器包括：第一硅区域；多晶硅区域；栅极氧化物区域，该栅极氧化物区域将第一硅区域接合到多晶区域的第一侧；以及第二硅区域，该第二硅区域形成在多晶硅区域的与第一侧相对的第二侧上，从而在第一硅区域、多晶区域、栅极氧化物区域和第二硅区域之间限定光调制器的有源区域。多晶硅区域的厚度可以介于0纳米与60纳米之间，并且该多晶硅区域可以被形成或图案化到所期望的厚度。第二硅区域可以从多晶硅区域外延生长并且被与多晶硅区域分开地或与多晶硅区域相结合地图案化为期望的横截面形状。
Description
技术领域
本公开中呈现的实施例总体涉及硅-绝缘体-硅电容器(SISCAP)。更具体地，本文公开的实施例提供了经由附加硅层的并入对SISCAP及其制造的改进。
背景技术
包括多晶硅(也称为Poly-Si)区域的光调制器的性能特性可能受到多晶区域中的寄生或接入电阻的负面影响，其为多晶区域中的自由载流子的掺杂水平和迁移率的函数。然而，更高的掺杂水平可能会对光信号损失产生负面影响，并且自由载流子的迁移率可能受到Poly-Si区域内的晶粒边界以及光调制器的Poly-Si区域和其他区域之间的界面的约束。
附图说明
为了能够详细地理解本公开的上述特征的方式，可能已通过参考实施例在上面简要地概括了本公开的更特定描述，这些实施例中的一些被图示在附图中。然而，应当注意，附图图示了典型的实施例，并且因此不应被认为是限制性的；其他同样有效的实施例是可预期的。
图1图示了根据本公开的实施例的具有从中形成再生长硅区域的Poly-Si区域的光调制器的第一平面中的横截面。
图2图示了根据本公开的实施例的具有用于形成有源区域的翼形调制器区域和宽栅极的光调制器的组件的分层形成。
图3图示了根据本公开的实施例的具有用于形成有源区域的翼形调制器区域和窄栅极的光调制器的组件的分层形成。
图4图示了根据本公开的实施例的具有用于形成有源区域的倒置翼形调制器区域和宽栅极的光调制器的组件的分层形成。
图5图示了根据本公开的实施例的具有用于形成有源区域的倒置翼形调制器区域和窄栅极的光调制器的组件的分层形成。
图6图示了根据本公开的实施例的具有用于形成有源区域的两板调制器区域的光调制器的组件的分层形成。
图7是根据本公开的实施例的用于生产具有外延再生长在多晶硅区域之上的再生长区域的光调制器的方法的流程图。
为了便于理解，在可能的情况下，使用了相同的附图标记来表示各图所共有的相同的元件。可以设想，在没有特定叙述的情况下，一个实施例中公开的元素可以在其他实施例中有益地使用。
具体实施方式
概述
本公开中呈现的一个实施例提供了一种光调制器，包括：第一硅区域；多晶硅区域；栅极氧化物区域，该栅极氧化物区域将第一硅区域接合到多晶区域的第一侧；以及第二硅区域，该第二硅区域生长在多晶硅区域的与第一侧相对的第二侧上，从而在第一硅区域、多晶区域、栅极氧化物区域和第二硅区域之间限定光调制器的有源区域。多晶硅区域的厚度可以介于0纳米与60纳米之间，并且该多晶硅区域可以被形成或图案化到所期望的厚度。第二硅区域可以从多晶硅区域外延生长并且被与多晶硅区域分开地或与多晶硅区域相结合地图案化为期望的横截面形状。
本公开中呈现的一个实施例提供了一种形成光调制器的方法，该方法包括：在基础组件的氧化硅绝缘体层上形成硅的多晶层，其中，基础组件包括光调制器的第一硅层和栅极氧化物层；将硅的多晶层减薄为期望的横截面形状；以及在多晶层上外延形成第二硅层，其中，第一硅层、栅极氧化物层、多晶层和第二硅层限定光调制器的有源区域。
本公开中呈现的一个实施例提供了一种光调制器，包括：第一硅区域，包括从绝缘体延伸第一高度的硅毂、从硅毂沿第一方向并以离绝缘体的第二高度延伸的第一硅翼、以及从硅毂沿第二方向并以离绝缘体的第二高度延伸的第二硅翼；多晶硅区域，该多晶硅区域平行于第一硅区域延伸，通过栅极氧化物层与第一硅区域分开，该多晶硅区域包括从绝缘体延伸第三高度的多晶硅毂、从多晶硅毂沿第一方向并以离绝缘体的第四高度延伸的第一多晶硅翼、以及从多晶硅毂沿第二方向并以离绝缘体的第四高度延伸的第二多晶硅翼；以及再生长硅区域，该再生长硅区域平行于多晶硅区域延伸，与多晶硅区域接触并且通过多晶硅区域与栅极氧化物层分开，该再生长硅区域包括从多晶硅区域延伸第五高度的再生长毂、从再生长毂沿第一方向并以离多晶硅区域的第六高度延伸的第一再生长翼、以及从再生长毂沿第二方向并以离多晶硅区域的第六高度延伸的第二再生长翼。
示例实施例
本公开提供了具有改进的操作特性的光调制器及其制造方法，包括从多晶硅区域再生长的硅区域。例如，在半导体-绝缘体-半导体电容器(也称为SISCAP)中，硅区域通过绝缘体(诸如SiO2)与Poly-Si区域分开。通过去除Poly-Si区域中的一些并且在剩余的Poly-Si区域上再生长另一硅区域，Poly-Si区域中的电阻降低了(例如，由于有源Poly-Si区域中包括的材料较少)并且可用带宽增加了(例如，由于有源Poly-Si区域中的潜在晶粒尺寸减小了)。
图1图示了具有从中形成再生长硅区域150的Poly-Si区域140的光调制器100的第一平面中的横截面。光调制器100包括绝缘体110(诸如SiO2)，其可以被生长或沉积在诸如硅晶圆之类的衬底180上，并且其他组件被封装或捕获在绝缘体110中。出于讨论的目的，诸如“上”或“在…上方”之类的术语应涉及离衬底180更远的特征，而诸如“在…下面”或“在…下方”之类的术语应是指更接近衬底180的特征。例如，如图1所图示的，第一硅区域120应被理解为位于衬底180上方和Poly-Si区域140下方，而不管光调制器100的相对定向如何。
第一硅区域120(也称为主体区域)被制造在衬底180上方的第一距离处，并且通过栅极氧化物区域130与Poly-Si区域140分开。第一硅区域120包括从衬底180向上延伸的硅毂121、沿相反方向从硅毂121向外延伸的两个硅翼122a、122b(通常称为硅翼122)、以及两个硅界面123a、123b(通常称为硅界面123)。在一些实施例中，硅毂121从衬底180延伸第一高度并且硅翼122从衬底180延伸第二不同的高度；从而限定从第一硅区域120向上突出的脊。在一些实施例中，硅毂121和硅翼122相对于彼此从衬底180延伸均匀高度。在一些实施例中，在硅翼122的远离硅毂121的端部处，限定了第三高度的对应硅界面123，其将第一硅区域120与过孔170连接。尽管图1经由虚线将硅毂121与硅翼122和硅界面123区分开，但是第一硅区域120是连续的，并且硅毂121、硅翼122和硅界面123由对其施加的掺杂剂的相对高度和/或浓度来限定。
在一个实施例中，第一硅区域120由硅半导体材料制造，该硅半导体材料可以被掺杂有各种掺杂剂以影响第一硅区域120的光学和电气特性，并且硅毂121中的掺杂水平可以不同于硅翼122。例如，第一硅区域120可以包括部分地或完全地耗尽的CMOS(互补金属氧化物半导体)元素、应变硅、硅锗、单晶硅等。在各种实施例中，硅翼122所掺杂的第一硅区域120中使用的(一种或多种)掺杂剂的浓度高于硅毂121所掺杂的浓度。如将理解的，可以将第一区域描述为以比第二区域高的浓度进行掺杂，或者可互换地，可以将第二区域描述为以比第一区域低的浓度进行掺杂。
Poly-Si区域140(也称为多晶区域)被制造在衬底180上方的第二距离处，位于第一硅区域120上方。Poly-Si区域140包括Poly-Si毂141以及沿相反方向从Poly-Si毂141向外延伸的两个Poly-Si翼142a、142b(统称为Poly-Si翼142)。在一些实施例中，Poly-Si毂141具有比Poly-Si翼142大的高度并且作为相对于Poly-Si翼142向下突出的脊(即，朝向衬底180)而延伸。在一些实施例中，Poly-Si毂141和Poly-Si翼142相对于彼此从衬底180延伸均匀高度。尽管图1经由虚线将Poly-Si毂141和Poly-Si翼142区分开，但是Poly-Si区域140是连续的，并且Poly-Si毂141和Poly-Si翼142由对其施加的掺杂剂的相对高度和/或浓度来限定。
Poly-Si区域140由多晶硅材料制造，该多晶硅材料可以被掺杂有各种掺杂剂以影响Poly-Si区域140的光学和电气特性，并且Poly-Si毂141中的掺杂水平可以不同于Poly-Si翼142。在Poly-Si区域140为P掺杂的实施例中，第一硅区域120是N掺杂的，而在Poly-Si区域140为N掺杂的实施例中，第一硅区域120是P掺杂的。在各种实施例中，Poly-Si翼142所掺杂的Poly-Si区域140中使用的(一种或多种)掺杂剂的浓度高于Poly-Si毂141所掺杂的浓度。
再生长硅区域150(也称为再生长区域或第二硅区域)被制造在Poly-Si区域140的(相对于衬底180的)上表面上。再生长硅区域150包括再生长毂151、沿相反方向从再生长毂151向外延伸的两个再生长翼152a、152b(通常称为再生长翼152)以及两个再生长界面153a、153b(通常称为再生长界面153)。在一些实施例中，再生长毂151具有比再生长翼152大的高度，并且相对于再生长翼152向上(即，远离衬底180)延伸；从而限定从再生长硅区域150向上突出的脊。在一些实施例中，再生长毂151和再生长翼152相对于彼此从Poly-Si区域140延伸均匀高度。每个再生长翼152在一个端部处连接到再生长毂151，而在另一端部处连接到再生长界面153。在各种实施例中，再生长界面153相对于再生长翼152向上延伸，并且可以向上延伸得比再生长毂151更远、相同或更少。
尽管图1经由虚线来区分各个区域(例如，再生长毂151、再生长翼152、再生长界面153)，但是再生长区域150是连续的，并且再生长毂151、再生长翼152和再生长界面153由对其施加的掺杂剂的相对高度和/或浓度来限定。
再生长硅区域150由硅半导体材料制造，该硅半导体材料可以被掺杂有各种掺杂剂以影响再生长硅区域150的光学和电气特性，并且再生长毂151中的掺杂水平可以不同于再生长翼152和再生长界面153。在一些实施例中，再生长硅区域150可以包括部分地或完全地耗尽的CMOS(互补金属氧化物半导体)元素、应变硅、硅锗、单晶硅等。在各种实施例中，再生长区域150从Poly-Si区域140外延生长并且与Poly-Si区域140共享P/N掺杂特性或者可以保持被单独地掺杂。在各种实施例中，再生长翼152和再生长界面153所掺杂的再生长硅区域150中使用的(一种或多种)掺杂剂的浓度高于再生长毂151所掺杂的浓度。再生长界面153利用过孔170来提供用于再生长硅区域150的接触点，并且在各种实施例中可以被掺杂有与再生长翼152相同或不同浓度的掺杂剂。再生长硅区域150与Poly-Si区域140一起形成光调制器100的栅极区域。
相应的硅毂121与Poly-Si毂141之间的栅极氧化物区域130使第一硅区域120与Poly-Si区域140分开。栅极氧化物区域130可以是绝缘体110或形成光调制器100的电介质的不同材料的薄层。在各种实施例中，栅极氧化物区域130由包括以下各项的材料的若干层形成：二氧化硅、氮氧化硅、各种高k电介质(包括基于铪和锆的膜)、氧化铝等。尽管图1经由虚线来区分栅极氧化物区域130与绝缘体110，但是栅极氧化物区域130与绝缘体110可以是连续的，并且由对其施加的掺杂剂/材料或硅毂121、Poly-Si毂141和再生长毂151的相对位置来限定。硅毂121、栅极氧化物区域130、Poly-Si毂141和再生长毂151共同地形成用于有源波导(相对于图1中图示的视图将光导入或导出页面)的有源区域190。当跨光调制器100的接触焊盘160a-d(通常称为接触焊盘160)施加电场以偏置光调制器100并且影响/调制对其施加的光学信号时，栅极氧化物区域130提供了用于进出第一硅区域120和Poly-Si区域140的载流子的高效输送。
接触焊盘160是光调制器100的表面上的金属化，其允许外部器件通过诸如所图示的过孔170a-d(通常称为过孔170)之类的垂直电连接器而电连接到光调制器100的各个层。尽管在图1中被图示在光调制器100的上表面上，但是在其他实施例中，一个或多个接触焊盘160可以位于光调制器100的不同表面上，诸如衬底180的下侧。附加地，尽管被图示为从接触焊盘160到区域的各个翼的直接迹线，但是在各种实施例中，过孔170可以是从光调制器100的一个表面上的接触焊盘160蔓延到光调制器100的相反表面上的对应接触焊盘160的硅过孔(TSV)，以允许外部电子器件的多个接触点连接到过孔170穿过的区域。
图2-图6图示了根据本公开的实施例的光调制器100的不同的逐步制造选项。图2-图6中使用的各个层的相对尺寸和形状是出于图示目的而提供的，并且关于各层相对于彼此的实际厚度和尺寸不是限制性的。在各种实施例中，Poly-Si区域140被图案化为具有范围介于0-60纳米(nm)(±10％)之间的厚度，但是Poly-Si翼142可以被图案化为具有小于对应的Poly-Si毂141的厚度。例如，Poly-Si区域140可以具有被图案化为具有范围介于10-20nm之间的厚度的Poly-Si翼142，以及具有范围介于20-40nm之间的厚度的Poly-Si毂141。
图2图示了具有用于形成有源区域270的翼形调制器区域和宽栅极的光调制器100的组件200a-d的分层形成。在图2中，第一组件200a包括硅衬底210、掩埋氧化物(BOX)层220和第一硅层230，它们分别可以对应于图1的衬底180、绝缘体110(的一部分)和第一硅区域120。制造商可以制造或以其他方式使用与第一组件200a相对应的晶圆作为用于以晶圆级规模来制造光调制器100的基础组件。
制造商在第一硅层230上方形成第二氧化物层240，并且在第二氧化物层240上方形成具有第一厚度的Poly-Si层250以从第一组件200a创建第二组件200b。为了形成第三组件200c，制造商将第二组件200b的Poly-Si层250修整到新的期望高度。在各种实施例中，第二氧化物层可以对应于图1的栅极氧化物区域130和/或绝缘体110，并且Poly-Si层250对应于图1的Poly-Si区域140。在各种实施例中，制造商可以使用各种化学或物理抛光和蚀刻工艺来将Poly-Si层250从第一高度修整到第二高度。
一旦Poly-Si层250被修整到期望的高度，制造商就在Poly-Si层250上外延生长第二硅层260。在各种实施例中，第二硅层260对应于图1的再生长硅区域150。制造商可以将第二硅层260图案化、蚀刻和平面化为期望的形状，从而从第四组件200d形成第五组件200e。如图2中所图示的，制造商已将翼形赋予第二硅层260，其中与对应的再生长翼152相比，再生长毂151在Poly-Si层250上方延伸更大的高度。
制造商然后可以形成各种接触焊盘160、过孔170，并且在第五组件200e中的附加绝缘体材料中封装和钝化有源层以形成光调制器100。
图3图示了具有用于形成有源区域370的翼形调制器区域和窄栅极的光调制器100的组件300a-d的分层形成。在图3中，第一组件300a包括硅衬底310、第一BOX层320、第一硅层330和第二BOX层340，它们分别可以对应于图1的衬底180、绝缘体110(的一部分)、第一硅区域120以及绝缘体110(的一部分)和栅极氧化物区域130。制造商可以制造或以其他方式使用与第一组件300a相对应的晶圆作为用于以晶圆级规模来制造光调制器100的基础组件。与图2中的宽栅极翼形调制器不同，其所包括的第一硅层230具有与硅翼122共享的高度的硅毂121，图3的窄栅极翼形调制器所包括的第一硅层330具有高度大于对应的硅翼122的硅毂121。
制造商在第一组件300a的第二BOX层340上方形成具有第一厚度的Poly-Si层350以形成第二组件300b。为了形成第三组件300c，制造商将第二组件300b的Poly-Si层350修整到新的期望高度，并且在Poly-Si层350上外延生长第二硅层360。在各种实施例中，Poly-Si硅层350和第二硅层360分别对应于图1的Poly-Si区域140和再生长硅区域150。在各种实施例中，制造商可以使用各种化学或物理抛光和蚀刻工艺来将Poly-Si层350从第一高度修整到期望的第二高度。
一旦Poly-Si层250被修整到期望的高度，制造商就可以将第二硅层360图案化、蚀刻和平面化为期望的形状，从而从第三组件300c形成第四组件300d。例如，可以将第二硅层360修整到新的期望高度以使其平坦，或者如图3中所图示的，可以被选择性地修整以提供再生长毂151和再生长翼152。制造商然后可以形成各种接触焊盘160、过孔170，并且在附加绝缘体材料中封装和钝化有源层。
图4图示了具有用于形成有源区域470的倒置翼形调制器区域和宽栅极的光调制器100的组件400a-d的分层形成。在图4中，第一组件400a包括硅衬底410、第一BOX层420、第一硅层430和第二BOX层440，它们分别可以对应于图1的衬底180、绝缘体110(的一部分)、第一硅区域120以及绝缘体110(的一部分)和栅极氧化物区域130。制造商可以制造或以其他方式使用与第一组件400a相对应的晶圆作为用于以晶圆级规模来制造光调制器100的基础组件。与图2中所图示的包括平面Poly-Si层250的宽栅极翼形调制器区域不同，图3中所图示的倒置翼形调制器区域限定Poly-Si层450，该Poly-Si层450具有相对于对应的Poly-Si翼142向下(即，朝向硅衬底410)突出的Poly-Si毂141。
制造商通过使用各种化学或物理蚀刻工艺将槽445蚀刻到第二BOX层440中来从第一组件400a形成第二组件400b。当制造商在第二BOX层440上方形成Poly-Si层450以从第二组件400b形成第三组件400c时，槽445被Poly-Si材料填充并且限定向下突出的Poly-Si毂141。
为了从第三组件400c形成第四组件400d，制造商将Poly-Si层450修整到期望的高度，并且在Poly-Si层450上外延生长第二硅层460。在各种实施例中，Poly-Si层450和第二硅层460分别对应于图1的Poly-Si区域140和再生长硅区域150。在各种实施例中，制造商可以使用各种化学或物理抛光和蚀刻工艺来将Poly-Si层450从第一高度修整到第二高度。
一旦Poly-Si层450被修整到期望的高度，制造商就可以将第二硅层460图案化、蚀刻和平面化为期望的形状。制造商然后可以形成各种接触焊盘160、过孔170，并且在附加绝缘体材料中封装和钝化有源层。
图5图示了具有用于形成有源区域570的倒置翼形调制器区域和窄栅极的光调制器100的组件500a-d的分层形成。在图5中，第一组件500a包括硅衬底510、第一BOX层520、第一硅层530和第二BOX层540，它们分别可以对应于图1的衬底180、绝缘体110(的一部分)、第一硅区域120以及绝缘体110(的一部分)和栅极氧化物区域130。制造商可以制造或以其他方式使用与第一组件500a相对应的晶圆作为用于以晶圆级规模来制造光调制器100的基础组件。与图4中所图示的包括平面第一硅层430的宽栅极倒置翼形调制器区域不同，图5中所图示的倒置翼形调制器区域限定第一硅层530，该第一硅层530包括相对于对应的硅翼122向上(即，远离硅衬底410)突出的硅毂121。
制造商通过使用各种化学或物理蚀刻工艺将槽545蚀刻到第一组件500a的第二BOX层540中来形成第二组件500b。当制造商在第二BOX层540上方形成Poly-Si层550以从第二组件500b形成第三组件500c时，槽545被Poly-Si材料填充并且在槽545中限定向下突出的Poly-Si毂141的部分。
为了形成第四组件500d，制造商将第三组件500c的Poly-Si层550修整到期望的高度，从而限定制造商在上面生长第二硅层560的Poly-Si毂141和Poly-Si翼142的高度。在各种实施例中，Poly-Si层550和第二硅层560分别对应于图1的Poly-Si区域140和再生长硅区域150。在各种实施例中，制造商可以使用各种化学或物理蚀刻工艺来将Poly-Si层550从第一高度修整到第二高度。
一旦Poly-Si层550被修整到期望的高度，制造商就可以将第二硅层560图案化、蚀刻和平面化为期望的形状。制造商然后可以形成各种接触焊盘160、过孔170，并且在附加绝缘体材料中封装和钝化有源层。
图6图示了具有用于形成有源区域670的两板调制器区域的光调制器100的组件600a-d的分层形成。在一些实施例中，图6中的组件600a-d的横截面视图表示与图1-图5中所图示的视图的横截面平面垂直的视图的横截面平面(例如，与ZY平面进行比较的ZX平面)。在一些实施例中，图6中的组件600a-d的横截面视图表示与图1-图5中所图示的视图的横截面平面平行或共面的视图的横截面平面。
在图6中，第一组件600a包括硅衬底610、BOX层620和第一硅板630，它们分别可以对应于图1的衬底180、绝缘体110以及栅极氧化物区域130和第一硅区域120。BOX层620包括与第一硅板630共面的绝缘体部分640；与图2-图5中所图示的调制器不同，第一硅板630不会跨组件600a-d的横截面平面延伸。BOX层620延伸达第一长度，并且在离硅衬底610的第一高度处封装第一硅板630，该第一硅板630从BOX层620的第一侧延伸达第二长度(其小于第一长度)到组件600a-d的中心。制造商可以制造或以其他方式使用与第一组件600a相对应的晶圆作为用于以晶圆级规模来制造光调制器100的基础组件。
制造商通过在硅衬底610上方的第二高度处在BOX层620上方形成Poly-Si层650来从第一组件600a形成第二组件600b。为了从第二组件600b形成第三组件600c，制造商将Poly-Si层650图案化到期望的高度，并且制造商可以使用各种化学或物理蚀刻工艺来将Poly-Si层650从第一高度修整到第二高度。一旦被图案化，制造商就在Poly-Si层650上外延生长再生长硅层660。在各种实施例中，Poly-Si层650和再生长硅层660分别对应于图1的Poly-Si区域140和再生长硅区域150。
为了从第三组件600c形成第四组件600d，制造商将Poly-Si层650和硅层660分别图案化为Poly-Si板655和再生长硅板665。Poly-Si板655和再生长硅板665不会跨第四组件600d的横截面平面延伸，而是部分地跨BOX层620的长度延伸以与第一硅板630的至少一部分垂直重叠，从而在其之间形成有源区域670。换句话说，Poly-Si板655和再生长硅板665沿与硅板630从其延伸的相反方向而从第四组件600d的中心(第一硅板630延伸到该中心)延伸。制造商也将BOX层620扩展到至少第二硅板665的高度。制造商然后可以形成各种接触焊盘160、过孔170，并且在附加绝缘体材料中封装和钝化有源层。
图7是用于生产具有外延再生长在多晶硅区域140之上的再生长区域150的光调制器100的方法700的流程图。方法700在框710处开始，在框710处制造商在用于光调制器100的基础组件上图案化第一层硅并且用电介质来填充经图案化的硅区域120。在各种实施例中，制造商从硅衬底(诸如晶圆)形成基础组件以包括在其之上形成硅区域120的绝缘体(诸如SiO2)，从而形成绝缘体上硅(SOI)区域，进一步基于该SOI区域来形成光调制器100。在一些实施例中，硅区域120具有均匀高度(例如，根据图2中的组件200a中的第一硅层230)，然而在其他实施例中，硅区域120包括不同高度的硅毂121和硅翼122(例如，根据图3中的第一硅层330)。
可以在硅区域120的不同部分处用具有不同浓度的各种掺杂剂来掺杂硅区域120(例如，在硅翼122中以第一掺杂剂浓度而在硅毂121中以第二掺杂剂浓度进行N掺杂)。在各种实施例中，通过在形成期间对半导体材料施加各种掩模来在不同位置处用不同浓度的掺杂剂来掺杂硅区域120。在各种实施例中，基础组件延伸以覆盖并封装硅区域120，并且可以用平面表面(例如，根据图2中的第二氧化物层240)或者用限定用于Poly-Si毂141的生长的槽的表面(例如，根据图4中具有槽445的第二BOX层440)来封装硅区域120。
在框720处，制造商在硅毂121之上形成栅极氧化物区域130的电介质。栅极氧化物区域130可以由各种电介质的一个或多个薄层形成，例如，二氧化硅、氮氧化硅、各种高k电介质(包括铪和锆高k电介质膜)、氧化铝高k电介质膜等。各种层可以包括一种或多种掺杂剂。
在框730处，制造商在栅极氧化物区域130和SOI区域之上形成Poly-Si材料的层。在各种实施例中，Poly-Si材料形成具有均匀高度(例如，根据图2中的Poly-Si层250)或者包括不同高度(例如，根据图4中的Poly-Si层450)的Poly-Si毂141和Poly-Si翼142的Poly-Si区域140。可以在Poly-Si区域140的不同部分处用具有不同浓度的各种掺杂剂来掺杂Poly-Si区域140(例如，在Poly-Si翼142中以第一掺杂剂浓度而在Poly-Si毂141中以第二掺杂剂浓度进行P掺杂)。在各种实施例中，通过在形成期间对Poly-Si材料施加各种掩模来在不同位置处用不同浓度的掺杂剂来掺杂Poly-Si区域140。在各种实施例中，制造商在第一高度处形成Poly-Si区域140并且将Poly-Si区域140修整或图案化为期望的高度。在各种实施例中，Poly-Si区域140的期望的高度根据期望的制造公差而被选择为介于0-20nm、20-40nm、40-60nm、0-40nm、20-60nm或0-60nm之间。Poly-Si区域140被掺杂以显示出与硅区域120不同的导电类型，例如，当硅区域120为P掺杂时，Poly-Si区域140是N掺杂的，反之亦然。
经图案化/修整的Poly-Si区域140的暴露表面提供了材料基质(matrix)，在框740处，制造商在该材料基质上外延生长第二硅区域(即，再生长硅区域150)。可以在再生长硅区域150的不同部分处用具有不同浓度的各种掺杂剂来掺杂再生长硅区域150(例如，在再生长翼152和再生长界面153中以第一掺杂剂浓度而在再生长毂151中以第二掺杂剂浓度进行P掺杂)。在各种实施例中，通过在形成期间对半导体材料施加各种掩模来在不同位置处用不同浓度的掺杂剂来掺杂再生长硅区域150。再生长硅区域150被掺杂以显示出与Poly-Si区域140相同的导电类型，例如，当Poly-Si区域140为N掺杂时，再生长硅区域150是N掺杂的，而当Poly-Si区域140为P掺杂时，再生长硅区域150是P掺杂的，但是可以用不同掺杂剂并以不同浓度来掺杂再生长硅区域150和Poly-Si区域140。
在框750处，制造商将第二硅区域150图案化为期望的横截面形状(例如，相对于再生长翼152来限定各种高度的再生长毂151和/或再生长界面153)。在一些实施例中，在框750处，制造商对再生长硅区域150进行图案化，从而将硅区域成形为均匀期望的高度(例如，根据图4中的第二硅层460)或成形为针对再生长毂151和再生长翼152的不同期望的高度(例如，根据图2中的第二硅层260)。在一些实施例中，在框750处，制造商对再生长硅区域150和底层Poly-Si区域140进行图案化，从而形成分别跨光调制器100的长度的一部分蔓延以与另一底层第一硅板630或硅区域120的一部分垂直重叠进而提供光调制器100的有源区域的第二硅板665和Poly-Si板655。
在框760处，制造商钝化并完成光调制器100。在各种实施例中，钝化包括在附加绝缘体材料中封装尚未封装在绝缘体材料中的有源组件(例如，Poly-Si区域140和再生长硅区域150)并且将绝缘体材料图案化到期望的高度。其他完成操作包括但不限于：光调制器100的金属化(例如，接触焊盘160和过孔170的形成)、从晶圆切割光调制器100的各个管芯、以及将光调制器100并入到光电电路中。方法700然后可以结束。
在当前公开中，参考各种实施例。然而，本公开的范围不限于特定描述的实施例。替代地，所描述的特征和元素的任何组合，无论是否与不同的实施例有关，都被设想来实现并实践设想的实施例。附加地，当以“A和B中的至少一个”的形式描述实施例的元素时，应理解，可设想每个实施例排他地包括元素A、排他地包括元素B并且包括元素A和B。此外，尽管本文公开的一些实施例可以实现优于其他可能的解决方案或优于现有技术的优点，但是特定优势是否通过给定实施例来实现不限制本公开的范围。因此，本文公开的方面、特征、实施例和优点仅仅是说明性的，而不被认为是所附权利要求的元素或对所附权利要求的限制，除非在(一个或多个)权利要求中明确阐述。同样地，对“本发明”的引用不应被解释为对本文公开的任何发明主题的概括并且不应被认为是所附权利要求的元素或对所附权利要求的限制，除非在(一个或多个)权利要求中明确阐述。
如本领域的技术人员将理解的，本文公开的实施例可以实施为系统、方法或计算机程序产品。因此，实施例可以采取如下形式：完整硬件实施例、完整软件实施例(包括固件、驻留软件、微代码，等等)或组合了软件和硬件方面的实施例，这些方面在本文中通常可以全部被称为“电路”、“模块”或“系统”。此外，实施例可以采取在一种或多种计算机可读介质中实施的计算机程序产品的形式，该一种或多种计算机可读介质上实施有计算机可读程序代码。
附图中的流程图和框图图示了根据各种实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。就这一点而言，流程图或框图中的每个框可以表示包括用于实现(一个或多个)指定逻辑功能的一个或多个可执行指令的模块、区段或代码部分。还应注意，在一些替代实现方式中，框中提到的功能可以以图中所示的顺序以外的顺序出现。例如，连续示出的两个框实际上可以大致上同时执行，或者这些框有时可以按相反的顺序执行，这取决于所涉及的功能性。还应注意，框图和/或流程图图示的每个框，以及框图和/或流程图图示中的框的组合，可由执行特定功能或行为的基于专用硬件的系统，或专用硬件和计算机指令的组合来实现。
鉴于前文，本公开的范围由所附权利要求来确定。
Claims (20)
1.一种光调制器，包括：
第一硅区域；
多晶硅区域；
栅极氧化物区域，所述栅极氧化物区域将所述第一硅区域接合到所述多晶硅区域的第一侧；以及
第二硅区域，所述第二硅区域生长在所述多晶硅区域的与所述第一侧相对的第二侧上，从而在所述第一硅区域、所述多晶硅区域、所述栅极氧化物区域和所述第二硅区域之间限定光调制器的有源区域，其中，所述第二硅区域包括以下至少一者：部分地或完全地耗尽的互补金属氧化物半导体CMOS元素、应变硅、硅锗、或单晶硅。
2.根据权利要求1所述的光调制器，还包括：
氧化硅绝缘体，所述氧化硅绝缘体封装所述第一硅区域、所述多晶硅区域和所述第二硅区域，其中，所述氧化硅绝缘体使所述第一硅区域与所述多晶硅区域隔离。
3.根据权利要求2所述的光调制器，还包括：
至少一个第一接触件，所述至少一个第一接触件穿过所述氧化硅绝缘体与所述第一硅区域电接触；以及
至少一个第二接触件，所述至少一个第二接触件穿过所述氧化硅绝缘体与所述第二硅区域电接触。
4.根据权利要求1到3中任一项所述的光调制器，其中，所述第一硅区域被掺杂有第一掺杂剂以显示出第一导电类型，并且所述多晶硅区域和所述第二硅区域被掺杂有第二掺杂剂以显示出第二导电类型，所述第二掺杂剂不同于所述第一掺杂剂。
5.根据权利要求1到3中任一项所述的光调制器，其中，所述多晶硅区域的厚度介于0纳米与60纳米之间的范围内。
6.根据权利要求1到3中任一项所述的光调制器，其中，所述栅极氧化物区域包括由以下各项中的至少一项组成的至少一层：
二氧化硅；
氮氧化硅；
基于铪的高k电介质膜；
基于锆的高k电介质膜；以及
氧化铝高k电介质膜。
7.一种方法，包括：
在基础组件的氧化硅绝缘体层上形成硅的多晶层，其中，所述基础组件包括光调制器的第一硅层和栅极氧化物层；
将所述硅的多晶层减薄为期望的横截面形状；以及
在所述多晶层上外延形成第二硅层，其中，所述第一硅层、所述栅极氧化物层、所述多晶层和所述第二硅层限定所述光调制器的有源区域，
其中，所述第二硅层包括以下至少一者：部分地或完全地耗尽的互补金属氧化物半导体CMOS元素、应变硅、硅锗、或单晶硅。
8.根据权利要求7所述的方法，还包括：
对所述第二硅层进行图案化以将第一再生长翼和第二再生长翼赋予所述第二硅层，所述第一再生长翼和所述第二再生长翼以离经减薄的所述硅的多晶层的第一高度延伸，其中，所述第一再生长翼和所述第二再生长翼从所述第二硅层的再生长毂沿相反方向延伸，所述再生长毂从所述多晶层延伸大于所述第一高度的第二高度。
9.根据权利要求7或8所述的方法，其中，将所述硅的多晶层减薄使得所述硅的多晶层的厚度改为介于选自以下各项中的一项的范围之间：
0-20纳米；
20-40纳米；以及
40-60纳米。
10.根据权利要求7或8述的方法，其中，所述基础组件包括限定在所述氧化硅绝缘体层中的槽，其中，形成所述硅的多晶层以填充所述槽并且在其中限定第一高度的多晶硅毂，其中，所述硅的多晶层从所述多晶硅毂以小于所述第一高度的第二高度延伸以限定所述多晶层的多晶硅翼。
11.根据权利要求7所述的方法，其中，所述基础组件包括：
硅衬底，从所述硅衬底形成所述氧化硅绝缘体层，其中，所述第一硅层在离所述硅衬底的第一距离处被封装在所述氧化硅绝缘体层中；并且
其中，所述硅的多晶层在离所述硅衬底的大于所述第一距离的第二距离处形成在包括所述栅极氧化物层的所述氧化硅绝缘体层的暴露表面上。
12.根据权利要求11所述的方法，其中，所述第一硅层限定第一高度的第一硅翼和第二硅翼，所述第一硅翼和所述第二硅翼从大于所述第一高度的第二高度的硅毂沿相反方向延伸。
13.根据权利要求11或12所述的方法，
其中，所述第一硅层是由所述氧化硅绝缘体层封装在相对于所述硅衬底的第一高度处的第一硅板，其中，所述第一硅板部分地跨所述氧化硅绝缘体层延伸，并且其中，所述第一硅层被掺杂有第一掺杂剂以显示出第一导电类型；
其中，所述硅的多晶层在离所述硅衬底的大于所述第一距离的第二距离处形成在包括所述栅极氧化物层的所述氧化硅绝缘体层的暴露表面上，其中，所述硅的多晶层被掺杂有第二掺杂剂以显示出与所述第一导电类型不同的第二导电类型；并且
其中，所述多晶层的期望的横截面形状是多晶板，所述多晶板部分地跨所述氧化硅绝缘体层延伸以部分地与所述第一硅板垂直重叠。
14.一种光调制器，包括：
第一硅区域，包括从绝缘体延伸第一高度的硅毂、从所述硅毂沿第一方向并以离所述绝缘体的第二高度延伸的第一硅翼、以及从所述硅毂沿第二方向并以离所述绝缘体的所述第二高度延伸的第二硅翼；
多晶硅区域，所述多晶硅区域平行于所述第一硅区域延伸，通过栅极氧化物层与所述第一硅区域分开，所述多晶硅区域包括从所述绝缘体延伸第三高度的多晶硅毂、从所述多晶硅毂沿所述第一方向并以离所述绝缘体的第四高度延伸的第一多晶硅翼、以及从所述多晶硅毂沿所述第二方向并以离所述绝缘体的所述第四高度延伸的第二多晶硅翼；以及
再生长硅区域，所述再生长硅区域平行于所述多晶硅区域延伸，与所述多晶硅区域接触并且通过所述多晶硅区域与所述栅极氧化物层分开，所述再生长硅区域包括从所述多晶硅区域延伸第五高度的再生长毂、从所述再生长毂沿所述第一方向并以离所述多晶硅区域的第六高度延伸的第一再生长翼、以及从所述再生长毂沿所述第二方向并以离所述多晶硅区域的所述第六高度延伸的第二再生长翼。
15.根据权利要求14所述的光调制器，其中，所述第一高度大于所述第二高度，使得所述硅毂相对于所述第一硅翼和所述第二硅翼朝向所述多晶硅区域突出。
16.根据权利要求14所述的光调制器，其中，所述第三高度大于所述第四高度，使得所述多晶硅毂相对于所述第一多晶硅翼和所述第二多晶硅翼朝向所述第一硅区域突出。
17.根据权利要求14所述的光调制器，其中，所述第五高度大于所述第六高度，使得所述再生长毂相对于所述第一再生长翼和所述第二再生长翼远离所述第一硅区域突出。
18.根据权利要求14所述的光调制器，其中，所述第一硅区域是N掺杂的并且所述多晶硅区域和所述再生长硅区域是P掺杂的，其中，所述硅毂被以比所述第一硅翼和所述第二硅翼低的第一浓度掺杂，其中，所述多晶硅毂被以比所述第一多晶硅翼、所述第二多晶硅翼、所述第一再生长翼和所述第二再生长翼低的第二浓度掺杂。
19.根据权利要求14所述的光调制器，其中，所述多晶硅区域的厚度介于0纳米与60纳米之间的范围内。
20.根据权利要求14至19中任一项所述的光调制器，还包括：
第一接触件，所述第一接触件电连接到所述第一硅翼的远离所述硅毂的第一硅界面；
第二接触件，所述第二接触件电连接到所述第二硅翼的远离所述硅毂的第二硅界面；
第三接触件，所述第三接触件电连接到所述第一再生长翼的远离所述再生长毂的第一再生长界面；以及
第四接触件，所述第四接触件电连接到所述第二再生长翼的远离所述再生长毂的第二再生长界面。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/351,079 | 2019-03-12 | ||
| US16/351,079 US10921619B2 (en) | 2019-03-12 | 2019-03-12 | Optical modulator with region epitaxially re-grown over polycrystalline silicon |
| PCT/US2020/021915 WO2020185795A1 (en) | 2019-03-12 | 2020-03-10 | Optical modulator with region epitaxially re-grown over polycrystalline silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113557469A CN113557469A (zh) | 2021-10-26 |
| CN113557469B true CN113557469B (zh) | 2024-06-28 |
Family
ID=70166171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080020638.5A Active CN113557469B (zh) | 2019-03-12 | 2020-03-10 | 具有外延再生长在多晶硅之上的区域的光调制器 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US10921619B2 (zh) |
| EP (1) | EP3938839A1 (zh) |
| CN (1) | CN113557469B (zh) |
| WO (1) | WO2020185795A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11036069B2 (en) * | 2019-03-18 | 2021-06-15 | Cisco Technology, Inc. | Optical modulator using monocrystalline and polycrystalline silicon |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9766484B2 (en) * | 2014-01-24 | 2017-09-19 | Cisco Technology, Inc. | Electro-optical modulator using waveguides with overlapping ridges |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151631A (en) * | 1976-09-22 | 1979-05-01 | National Semiconductor Corporation | Method of manufacturing Si gate MOS integrated circuit |
| US4912540A (en) * | 1986-12-17 | 1990-03-27 | Advanced Micro Devices, Inc. | Reduced area butting contact structure |
| US6153456A (en) * | 1998-01-14 | 2000-11-28 | Vlsi Technology, Inc. | Method of selectively applying dopants to an integrated circuit semiconductor device without using a mask |
| US6830993B1 (en) * | 2000-03-21 | 2004-12-14 | The Trustees Of Columbia University In The City Of New York | Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| US7015885B2 (en) * | 2003-03-22 | 2006-03-21 | Active Optical Networks, Inc. | MEMS devices monolithically integrated with drive and control circuitry |
| US6845198B2 (en) | 2003-03-25 | 2005-01-18 | Sioptical, Inc. | High-speed silicon-based electro-optic modulator |
| KR100794817B1 (ko) | 2003-05-08 | 2008-01-15 | 시옵티컬 인코포레이티드 | 고속 실리콘-기반 전기-광학 변조기 |
| GB0329002D0 (en) * | 2003-12-15 | 2004-01-14 | Koninkl Philips Electronics Nv | Photo sensor |
| US7202117B2 (en) * | 2005-01-31 | 2007-04-10 | Freescale Semiconductor, Inc. | Method of making a planar double-gated transistor |
| US7473626B2 (en) * | 2006-04-11 | 2009-01-06 | International Business Machines Corporation | Control of poly-Si depletion in CMOS via gas phase doping |
| US8450186B2 (en) * | 2009-09-25 | 2013-05-28 | Intel Corporation | Optical modulator utilizing wafer bonding technology |
| US8264065B2 (en) * | 2009-10-23 | 2012-09-11 | Synopsys, Inc. | ESD/antenna diodes for through-silicon vias |
| SG173939A1 (en) * | 2010-03-01 | 2011-09-29 | Nec Corp | Silicon-based electro-optic device |
| WO2015194002A1 (ja) | 2014-06-19 | 2015-12-23 | 株式会社日立製作所 | 光変調器、及びその製造方法 |
| WO2016157687A1 (ja) * | 2015-03-31 | 2016-10-06 | 日本電気株式会社 | 電気光学装置 |
| JP2017037178A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| NL2015534B1 (en) * | 2015-09-30 | 2017-05-10 | Tempress Ip B V | Method of manufacturing a solar cell. |
| CN108803090B (zh) * | 2018-05-02 | 2020-10-16 | 上海交通大学 | 基于硅和二氧化钒复合波导的电光调制器 |
| US10969546B2 (en) * | 2018-11-21 | 2021-04-06 | Cisco Technology, Inc. | Electro-optic modulator with monocrystalline semiconductor waveguides |
-
2019
- 2019-03-12 US US16/351,079 patent/US10921619B2/en active Active
-
2020
- 2020-03-10 CN CN202080020638.5A patent/CN113557469B/zh active Active
- 2020-03-10 EP EP20717036.6A patent/EP3938839A1/en active Pending
- 2020-03-10 WO PCT/US2020/021915 patent/WO2020185795A1/en unknown
-
2021
- 2021-01-12 US US17/147,004 patent/US11650439B2/en active Active
-
2023
- 2023-04-11 US US18/298,964 patent/US20230251510A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9766484B2 (en) * | 2014-01-24 | 2017-09-19 | Cisco Technology, Inc. | Electro-optical modulator using waveguides with overlapping ridges |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200292853A1 (en) | 2020-09-17 |
| US11650439B2 (en) | 2023-05-16 |
| US20210132420A1 (en) | 2021-05-06 |
| US20230251510A1 (en) | 2023-08-10 |
| WO2020185795A1 (en) | 2020-09-17 |
| EP3938839A1 (en) | 2022-01-19 |
| US10921619B2 (en) | 2021-02-16 |
| CN113557469A (zh) | 2021-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9711623B2 (en) | FinFETs with vertical Fins and methods for forming the same | |
| US9324795B2 (en) | Gate-all-around nanowire MOSFET and method of formation | |
| JP2013505485A (ja) | ウェハ貼り合わせ技術を利用する光変調器 | |
| KR20150111807A (ko) | 반도체 장치 및 이의 제조 방법 | |
| DE102012100234B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE112013007072T5 (de) | Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie | |
| US20170200803A1 (en) | Semiconductor device and method for fabricating the same | |
| US20230251510A1 (en) | Optical modulator with region epitaxially re-grown over polycrystalline silicon | |
| US20180364501A1 (en) | Electro-optic phase modulator and method of manufacturing the same | |
| CN112262468A (zh) | 包括气隙上方的结构的装置 | |
| US20230204987A1 (en) | Optical modulator using monocrystalline and polycrystalline silicon | |
| US10388765B2 (en) | Method of forming gate-all-around structures | |
| TW202303925A (zh) | 半導體裝置 | |
| TW202201792A (zh) | 半導體結構 | |
| US20160086842A1 (en) | Method for Producing a Semiconductor Device | |
| CN106068556B (zh) | 模制电介质纳米结构 | |
| CN112331662B (zh) | 三维存储器及其制备方法 | |
| WO2018057297A1 (en) | Fin epitaxy with lattice strain relaxation | |
| US9646846B2 (en) | Method for producing a multilevel microelectronic structure | |
| JPH08288499A (ja) | 半導体量子細線デバイスの製造方法 | |
| US12002809B2 (en) | Method to enhance 3D horizontal nanosheets device performance | |
| US20220244581A1 (en) | Electro-optic modulator | |
| CN118263100A (zh) | 半导体结构及其制备方法 | |
| CN115588691A (zh) | 半导体装置及其制造方法 | |
| JP5403870B2 (ja) | 複数のオプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |