CN113556123A - 一种校准模数转换器非线性的数字校准方法及系统 - Google Patents

一种校准模数转换器非线性的数字校准方法及系统 Download PDF

Info

Publication number
CN113556123A
CN113556123A CN202110776524.XA CN202110776524A CN113556123A CN 113556123 A CN113556123 A CN 113556123A CN 202110776524 A CN202110776524 A CN 202110776524A CN 113556123 A CN113556123 A CN 113556123A
Authority
CN
China
Prior art keywords
digital
analog
digital converter
calibration
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110776524.XA
Other languages
English (en)
Other versions
CN113556123B (zh
Inventor
幸新鹏
钱磊
尚雪倩
谢子登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen International Graduate School of Tsinghua University
Original Assignee
Shenzhen International Graduate School of Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen International Graduate School of Tsinghua University filed Critical Shenzhen International Graduate School of Tsinghua University
Priority to CN202110776524.XA priority Critical patent/CN113556123B/zh
Publication of CN113556123A publication Critical patent/CN113556123A/zh
Application granted granted Critical
Publication of CN113556123B publication Critical patent/CN113556123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1014Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提出一种校准模数转换器非线性的数字校准方法及系统,数字校准系统包括模数转换器和编码器,模数转换器包括压控振荡器和频率转数字模块,压控振荡器包括尾电流源,尾电流源中包括多个校准MOS管,数字校准方法包括步骤:S1、设定控制码的初始值,将输入电压输入模数转换器;S2、模数转换器根据输入电压决定输出Dout;S3、判断输出Dout是否等于线性临界值,若等于,进入步骤S5,否则,进入步骤S4;S4、通过编码器将输出Dout编码成控制码,根据控制码控制校准MOS管的状态,更新输出Dout的值;S5、将输出Dout的数据输出,本发明采用简单的结构便能有效的校准模数转换器的非线性。

Description

一种校准模数转换器非线性的数字校准方法及系统
技术领域
本发明涉及混合信号电路领域,特别是一种校准模数转换器非线性的数字校准方法及系统。
背景技术
随着CMOS技术的不断发展,模拟和混合信号电路面临着更多的挑战,并且在精度方面受到很大影响。与此同时,随着CMOS工艺尺寸的不断缩小,晶体管的速度不断增加、集成度也越来越高,数字电路在时序精度和降低功耗方面受益。因此,在较小的CMOS工艺尺寸下,采用数字化方式并在时域中处理信号对于获得低成本、低功耗和高性能的模数转换器是非常有益的。通过使用环形压控振荡器(VCO)和脉冲宽度调制技术(PWM),越来越多的量化器和模数转换器从模拟域和电压域转换到数字域和时间域,基于压控振荡器的模数转换器(VCO-Based ADC)正是利用了这两个特性。VCO的工作特性在于其输出的振荡频率随输入电压的改变而改变,它将一个模拟电压信号转换为VCO振荡信号,而振荡频率表征了模拟电压信号的大小。环形压控振荡器(Ring VCO)结构由几个以级联模式连接的延迟级组成,最后一个延迟级的输出信号连接到初始级输入。脉冲宽度调制技术的特性在于可以将具有一定频率的信号转化为对应的数字信号,数字信号的大小表征了信号频率的高低。
基于VCO的量化器可分为频率型的量化器和相位型的量化器。基于VCO的频率量化器结构如图1所示,它由一个环形压控振荡器组成,用于提供多相输出,以及几个并行操作的FDC,它们相加在一起形成一个多位量化器。环形VCO首先用MOS管作为尾电流源将输入电压转换为电流,再把电流转换成为具有一定振荡频率的信号。1bit的FDC可以用两个串联的D触发器(DFF)和一个异或门(XOR)组成,其结构如图2所示。DFF在各个采样时刻将采样各级延迟单元的输出,如果相邻两个采样周期内DFF采样的值同为高电平或者低电平,则XOR输出0,表示在采样时钟周期内该信号没有变化;当相邻两个采样时钟周期的上升沿时刻DFF采样的值不同时,则XOR输出为1,即表明该延迟单元的节点输出的信号电平反转了,相同的时间内信号反转的速度越快则表明频率越高。这种结构的量化器的量化范围为0-N,其中N为环形VCO的级数,级数越多,量化值范围越大。
基于压控振荡器的模数转换器的性能会受到时钟抖动、VCO的非线性、Ring VCO各级之间的失配等非理想特性的限制,其中压控振荡器的线性度直接依赖于尾电流源的线性度以及电容、电阻和MOS管等器件的匹配。尾电流源的线性度影响着输入电压到输出电流的线性度,而电容、电阻和MOS管等器件的匹配影响着电流和输出频率之间的线性度。在芯片实际生产过程中,因为受到工艺匹配参数、器件的面积和版图设计等因素的影响,这些器件存在不同程度的失配,从而使得VCO的线性度低于理想值,从而影响模数转换器的SNDR。
现有技术中存在多种前台校准和后台校准技术,可以用于提高VCO的线性度。例如,文献1(G.Taylor and I.Galton,"A Mostly-Digital Variable-Rate Continuous-Time Delta-Sigma Modulator ADC,"in IEEE Journal of Solid-State Circuits,vol.45,no.12,pp.2634-2646,Dec.2010,doi:10.1109/JSSC.2010.2073193)提出了带压控振荡器非线性校准的一阶开环Delta-Sigma模数转换器架构,通过注入三个独立的PN信号,测量一阶,二阶和三阶系数,然后利用系数进行校准,该方法需要注入三个独立的PN信号,结构较为复杂;文献2(J.Daniels,W.Dehaene,M.Steyaert and A.Wiesbauer,"A0.02mm265nm CMOS 30MHz BW all-digital differential VCO-based ADC with 64dBSNDR,"2010Symposium on VLSI Circuits,2010,pp.155-156,doi:10.1109/VLSIC.2010.5560314)提出了一种基于查找表(look up table)的VCO-Based ADC前台校准方法,在校准模式下,向模数转换器输入13个直流电平,用失真估计算法处理数字输出,该算法用最小二乘法将直线拟合到测量的非线性传递函数,理想的传输特性曲线和测量的传输特性曲线之间的误差被计算、插值并存储在LUT中,在正常工作模式下,基于压控振荡器的模数转换器输出由存储在LUT中的系数进行校正;文献3(S.Rao,B.Young,A.Elshazly,W.Yin,N.Sasidhar and P.K.Hanumolu,"A 71dB SFDR open loop VCO-based ADC using2-level PWM modulation,"2011Symposium on VLSI Circuits-Digest of TechnicalPapers,2011,pp.270-271)中使用脉冲宽度调制器(PWM)技术调制输入信号,再反馈到基于VCO的量化器处,由于PWM信号特性,使得VCO只在两个频率点振荡,大大提高了VCO的线性度;文献4(G.Taylor and I.Galton,"AMostly-Digital Variable-Rate Continuous-TimeDelta-Sigma Modulator ADC,"in IEEE Journal of Solid-State Circuits,vol.45,no.12,pp.2634-2646,Dec.2010,doi:10.1109/JSSC.2010.2073193)中通过数字校准的方法,通过伪差分的电路拓扑结构消除了偶次谐波,提高了VCO的线性度。但这些现有技术存在结构复杂,硬件开销大的技术问题。
发明内容
为了解决现有技术中校准基于压控振荡器的模数转换器非线性的结构复杂,硬件开销大的技术问题,本发明提出一种校准模数转换器非线性的数字校准方法及系统。
为此,本发明提出的校准模数转换器非线性的数字校准系统包括模数转换器和编码器,所述模数转换器包括压控振荡器和频率转数字模块,所述压控振荡器包括尾电流源,所述尾电流源中包括多个校准MOS管,所述校准MOS管用来修正所述尾电流源的输出电流以实现电压和电流的线性转换,所述编码器把所述模数转换器的输出编码成控制信号,通过所述控制信号来控制所述校准MOS管的状态。
进一步地,根据所述模数转换器的理想传输特性曲线和实际传输特性曲线之间的误差来确定所述校准MOS管的尺寸。
进一步地,所述模数转换器中延时单元的级数必须为大于等于3的奇数。
进一步地,所述模数转换器具有五级延时单元,数字输出范围为000-101,与输入电压范围一一对应。
本发明提出的校准模数转换器非线性的数字校准方法具体包括如下步骤:
S1、设定控制码的初始值,将输入电压输入模数转换器;
S2、模数转换器根据输入电压决定输出Dout;
S3、判断输出Dout是否等于线性临界值,若等于,进入步骤S5,否则,进入步骤S4;
S4、通过所述编码器将所述输出Dout编码成控制码,根据控制码控制所述校准MOS管的状态,更新输出Dout的值;
S5、将输出Dout的数据输出。
进一步地,在所述步骤S3中,若输出Dout等于线性临界值,说明输出的频率电压等于理想值,尾电流源的电压电流关系呈线性,无需校准。
进一步地,在所述步骤S4中,所述编码器将输出Dout进行编码得到温度计码,将所述温度计码作为控制码。
进一步地,在所述步骤S4中,若输出Dout小于线性临界值,说明输出的频率高于理想值,需要断开部分校准MOS管来降低电流。
进一步地,在所述步骤S4中,若输出Dout大于线性临界值,说明输出的频率低于理想值,需要连接更多的校准MOS管来补偿电流。
本发明提出的计算机可读存储介质存储有可供处理器运行的程序,所述程序在被所述处理器运行的过程中能够实现上述校准模数转换器非线性的数字校准方法。
相对于现有技术,本发明具有如下有益效果:
数字校准系统结构简单,额外的硬件开销少,数字域中只需加一个编码器,模拟域中只需增加几个MOS管,就能够有效的校准非线性。
在本发明的一些实施例中,还具有如下有益效果:
在校准尾电流管非线性的同时还能校准延时单元之间的不匹配。
附图说明
图1是本发明实施例现有技术中基于压控振荡器的频率量化器结构图;
图2是本发明实施例现有技术中FDC的结构图;
图3是本发明实施例数字校准系统的结构示意图;
图4是本发明实施例编码器的结构图;
图5是本发明实施例数字校准方法的流程图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解,现对照附图说明本发明的具体实施方式。
基于压控振荡器的模数转换器(VCO-Based ADC)的工作原理是通过晶体管把电压转换成延时单元的电流,从而控制输出频率,最后用FDC实现频率到数字的转换,在输入电压的一定范围,通过延时单元的电流随输入电压线性变化,但是在该范围之外,晶体管的非理想性限制了电流以与施加的输入电压成正比的速率增长的能力。本发明提出的校准基于压控振荡器的模数转换器非线性的数字校准方法及系统用于校准VCO-Based ADC电压频率传输曲线的非线性,基本原理是根据不同的输入电压范围,通过增加或减少额外的校准晶体管来调整压控振荡器延时单元总电流,从而实现非线性校准。
如图3所示,本发明实施例提出的校准模数转换器非线性的数字校准系统包括基于压控振荡器的模数转换器(VCO-Based ADC)1和编码器2,基于压控振荡器的模数转换器1包括压控振荡器12和频率转数字模块11,压控振荡器12包括尾电流源121。基于压控振荡器的模数转换器中延时单元的级数必须为奇数,最小为3,在本实施例中选择具有五级延时单元的基于压控振荡器的模数转换器,其数字输出范围为000-101,与其输入电压范围一一对应,在模数转换器的尾电流源中设置五个带开关的校准MOS管,分别为Mc0、Mc1、Mc2、Mc3和Mc4,校准MOS管用来修正尾电流源的输出电流以实现电压和电流的线性转换,具体地,M0、Mc0、Mc1、Mc2、Mc3和Mc4构成尾电流管,其总电流为尾电流管的电流Ivco,初始状态时,M0、Mc0和Mc1连通,Mc2、Mc3和Mc4断开,尾电流管的总电流Ivco为M0、Mc0和Mc1的电流之和,当Mc0和Mc1都断开时,尾电流管的总电流Ivco为M0的电流,总电流变小,当Mc2、Mc3和Mc4都闭合时,尾电流管的总电流Ivco为M0、Mc0、Mc1、Mc2、Mc3和Mc4的电流之和,总电流变大。编码器把模数转换器的输出编码成控制信号,用控制信号来控制尾电流源中校准MOS管的状态,编码器可以用门电路实现,具体结构如图4所示。
校准MOS管的尺寸需要根据VCO-Based ADC的理想传输特性曲线和实际传输特性曲线之间的误差来确定。M0、Mc0和Mc1的电流应和原来的M0的电流相同,因此其尺寸之和与原来的M0尺寸相同。保持输入电压恒定使得输出数字码为0时,校准MOS管全部断开,保持M0的尺寸,直到VCO的振荡频率为理想值,从而得到M0和Mc1的尺寸。保持输入电压恒定使得输出数字码为001时,只有M0和校准MOS管Mc1连接,扫描M0和Mc1的尺寸之和,直到VCO的振荡频率为理想值,从而得到Mc2的尺寸。依此类推确定校准MOS管Mc3和Mc4的尺寸。该方法不仅能够校准尾电流管的非线性,还能校准延时单元之间的不匹配,因为它是根据理想的电压-频率传输特性曲线进行尾电流源补偿的。
基于上述系统,如图5所示,本发明实施例提出的校准模数转换器非线性的数字校准方法包括如下步骤:
S1、将控制码ctrl的初始值设定为00011,即Mc0和Mc1连接,Mc2、Mc3和Mc4断开,将输入电压Vin输入VCO-Based ADC;
S2、VCO-Based ADC根据输入电压Vin决定输出Dout,由于Dout=010时,输出的频率电压等于理想值,可认为尾电流源的电压电流关系呈线性,此时无需校准,无需改变各个校准MOS管的状态,因此,此时判断Dout是否等于010,若否,进入步骤S3,若是,进入步骤S5;
S3、通过编码器将Dout编码成控制码,具体地,编码器将Dout进行编码得到温度计码,十进制、二进制与温度计码之间的相互关系如表1所示,温度计码的范围为00000-11111,用温度计码作为控制码ctrl,控制码ctrl的0到4位分别控制校准MOS管(Mc0,Mc1,Mc2,Mc3,Mc4)的状态,0对应的状态为开关断开,1对应的状态为开关闭合,根据数字电路中逻辑函数的原理,可得出Dout和温度计码(即ctrl)的逻辑函数如下:
Figure BDA0003155560570000051
Figure BDA0003155560570000052
Figure BDA0003155560570000053
Figure BDA0003155560570000054
Figure BDA0003155560570000055
Figure BDA0003155560570000056
Figure BDA0003155560570000061
表1
S4、根据控制码控制校准MOS管的连接或者断开,更新Dout的值,具体地,当Dout=000或001时,输出的频率高于理想值,此时需要断开部分校准MOS管来降低电流,当Dout=010~101时,输出的频率低于理想值,需要连接更多的校准MOS管来补偿电流;
S5、将输出Dout的数据输出。
当输入频率较高时,本发明提出的数字校准方法仍然有效,因为VCO-Based ADC是一种过采样模数转换器,其采样频率远高于输入信号的带宽,因此,尾电流源的开关能够及时的对变化的输入的电压做出反应,通过关断或闭合开关来对尾电流源进行补偿,从而实现非线性校准。
在本发明提出的数字校准方法中,不同的电压范围对应不同的数字码,把输出的数字码编码成控制码,利用这些控制码来控制开启相应数量的校准晶体管来调整压控振荡器延时单元总电流,进而校准压控振荡器的输出频率,实现控振荡器的非线性校准,其中校准晶体管的尺寸由具体的非线性决定。
相比于现有技术,本发明具有如下优点:
1)结构简单,额外的硬件开销少,数字域中只需加一个编码器,模拟域中只需增加几个MOS管,就能够有效的校准非线性;
2)无需降低输入电压的范围,就能够有效改善压控振荡器的线性度,降低高次谐波能量,从而提高VCO-Based ADC的SNDR。
以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围。应当指出,对于本技术领域的技术人员,在不脱离本发明设计结构及原理的前提下对本发明方案所作的等同变化都视作本发明的保护范围。

Claims (10)

1.一种校准模数转换器非线性的数字校准系统,其特征在于,包括模数转换器和编码器,所述模数转换器包括压控振荡器和频率转数字模块,所述压控振荡器包括尾电流源,所述尾电流源中包括多个校准MOS管,所述校准MOS管用来修正所述尾电流源的输出电流以实现电压和电流的线性转换,所述编码器把所述模数转换器的输出编码成控制信号,通过所述控制信号来控制所述校准MOS管的状态。
2.根据权利要求1所述的校准模数转换器非线性的数字校准系统,其特征在于,根据所述模数转换器的理想传输特性曲线和实际传输特性曲线之间的误差来确定所述校准MOS管的尺寸。
3.根据权利要求1所述的校准模数转换器非线性的数字校准系统,其特征在于,所述模数转换器中延时单元的级数必须为大于等于3的奇数。
4.根据权利要求3所述的校准模数转换器非线性的数字校准系统,其特征在于,所述模数转换器具有五级延时单元,数字输出范围为000-101,与输入电压范围一一对应。
5.一种基于如权利要求1-4中任一项所述的校准模数转换器非线性的数字校准系统的数字校准方法,其特征在于,具体包括如下步骤:
S1、设定控制码的初始值,将输入电压输入模数转换器;
S2、模数转换器根据输入电压决定输出Dout;
S3、判断输出Dout是否等于线性临界值,若等于,进入步骤S5,否则,进入步骤S4;
S4、通过所述编码器将所述输出Dout编码成控制码,根据控制码控制所述校准MOS管的状态,更新输出Dout的值;
S5、将输出Dout的数据输出。
6.根据权利要求5所述的数字校准方法,其特征在于,在所述步骤S3中,若输出Dout等于线性临界值,说明输出的频率电压等于理想值,尾电流源的电压电流关系呈线性,无需校准。
7.根据权利要求5所述的数字校准方法,其特征在于,在所述步骤S4中,所述编码器将输出Dout进行编码得到温度计码,将所述温度计码作为控制码。
8.根据权利要求5所述的数字校准方法,其特征在于,在所述步骤S4中,若输出Dout小于线性临界值,说明输出的频率高于理想值,需要断开部分校准MOS管来降低电流。
9.根据权利要求5所述的数字校准方法,其特征在于,在所述步骤S4中,若输出Dout大于线性临界值,说明输出的频率低于理想值,需要连接更多的校准MOS管来补偿电流。
10.一种计算机可读存储介质,其特征在于,存储有可供处理器运行的程序,所述程序在被所述处理器运行的过程中能够实现如权利要求5-9中任一项所述的数字校准方法。
CN202110776524.XA 2021-07-09 2021-07-09 一种校准模数转换器非线性的数字校准方法及系统 Active CN113556123B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110776524.XA CN113556123B (zh) 2021-07-09 2021-07-09 一种校准模数转换器非线性的数字校准方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110776524.XA CN113556123B (zh) 2021-07-09 2021-07-09 一种校准模数转换器非线性的数字校准方法及系统

Publications (2)

Publication Number Publication Date
CN113556123A true CN113556123A (zh) 2021-10-26
CN113556123B CN113556123B (zh) 2023-06-02

Family

ID=78102901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110776524.XA Active CN113556123B (zh) 2021-07-09 2021-07-09 一种校准模数转换器非线性的数字校准方法及系统

Country Status (1)

Country Link
CN (1) CN113556123B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219493B1 (en) * 2014-11-21 2015-12-22 Freesscale Semiconductor, Inc. Analog-to-digital converter with expected value nonlinearity calibration
CN109412597A (zh) * 2018-10-29 2019-03-01 清华大学深圳研究生院 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法
CN112104365A (zh) * 2020-08-25 2020-12-18 复旦大学 一种应用于高速高精度模数转换器中的余量放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219493B1 (en) * 2014-11-21 2015-12-22 Freesscale Semiconductor, Inc. Analog-to-digital converter with expected value nonlinearity calibration
CN109412597A (zh) * 2018-10-29 2019-03-01 清华大学深圳研究生院 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法
CN112104365A (zh) * 2020-08-25 2020-12-18 复旦大学 一种应用于高速高精度模数转换器中的余量放大器

Also Published As

Publication number Publication date
CN113556123B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US6784824B1 (en) Analog-to-digital converter which is substantially independent of capacitor mismatch
US11271585B2 (en) Sigma delta modulator, integrated circuit and method therefor
WO2013121698A1 (ja) 時間積分器およびδς型時間デジタル変換器
US20100066455A1 (en) Sigma delta digital to analog converter with wide output range and improved linearity
US10581446B1 (en) Current controlled MDAC for time-interleaved ADCS and related methods
Van Veldhoven et al. An inverter-based hybrid ΔΣ modulator
US7397410B2 (en) Input tracking high-level multibit quantizer for delta-sigma ADC
Hor et al. Review on VCO based ADC in modern deep submicron CMOS technology
EP3703262A1 (en) Mdac based time-interleaved analog-to-digital converters and related methods
Prathap et al. 2 nd-Order VCO-based CT ΔΣ ADC architecture
EP3703260A2 (en) Digital calibration systems and methods for multi-stage analog-to-digital converters
Guo et al. An 18.1 mW 50 MHz-BW 76.4 dB-SNDR CTSDM with PVT-robust VCO quantizer and latency-free background-calibrated DAC
Li et al. Advances in voltage-controlled-oscillator-based δσ ADCs
CN113556123B (zh) 一种校准模数转换器非线性的数字校准方法及系统
TW201724758A (zh) 注入鎖定的時間模式類比至數位轉換器
Jung et al. An all-digital PWM-based ΔΣ ADC with an inherently matched multi-bit quantizer
TWI777464B (zh) 訊號轉換裝置與訊號轉換方法
Xing et al. A 40MHz-BW two-step open-loop VCO-based ADC with 42fJ/step FoM in 40nm CMOS
Petrellis et al. An ultra low area asynchronous combo 4/8/12-bit/quaternary A/D converter based on integer division
Vasishta et al. A single-step subranging relaxation oscillator-based open-loop sigma-delta ADC
CN113206671B (zh) 基于VCO实现的Sigma-Delta调制器及音频设备
Guo et al. A LUT-based Background Linearization Technique for VCO-based ADC Employing $ K_ {\text {VCO}}-\text {Locked}-\text {Loop} $
Crovetti et al. Emerging relaxation and ddpm d/a converters: Overview and perspectives
Uhlig et al. A low-power continuous-time incremental 2nd-order-MASH ΣΔ-modulator for a CMOS imager
CN110311683B (zh) 一种基于VCO量化器的Sigma-Delta调制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant