CN113555310A - 半导体晶圆制造系统及制造半导体晶圆的方法 - Google Patents
半导体晶圆制造系统及制造半导体晶圆的方法 Download PDFInfo
- Publication number
- CN113555310A CN113555310A CN202010331607.3A CN202010331607A CN113555310A CN 113555310 A CN113555310 A CN 113555310A CN 202010331607 A CN202010331607 A CN 202010331607A CN 113555310 A CN113555310 A CN 113555310A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- wafer
- actuator
- lift pins
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 196
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 56
- 238000006073 displacement reaction Methods 0.000 claims description 27
- 238000000926 separation method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 229
- 238000012545 processing Methods 0.000 description 31
- 238000006243 chemical reaction Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本揭露的实施例提供一种半导体晶圆制造系统及制造半导体晶圆的方法,制造半导体晶圆的方法包括:移动一晶圆座的多个升降销至一抬升位置;将一半导体晶圆移动至晶圆座上方并放置半导体晶圆在位于抬升位置的升降销之上;利用一摄影组件产生关于半导体晶圆及晶圆座的一影像;根据影像计算半导体晶圆的一位置偏移信息;判断半导体晶圆的位置偏移信息是否介于可接受范围;以及当位置偏移信息介于可接受范围内时,根据所计算的位置偏移信息发送一驱动信号至连结于升降销的一致动器,使致动器驱动半导体晶圆相对晶圆座的位移。
Description
技术领域
本揭露是关于一种制造半导体晶圆的方法及半导体晶圆制造系统,特别是关于半导体晶圆相对于晶圆座位置的校正方法及其系统。
背景技术
半导体装置被用于多种电子应用,例如个人计算机、移动电话、数字相机以及其他电子设备。半导体装置的制造通常是通过在半导体基板上依序沉积绝缘或介电层材料、导电层材料以及半导体层材料,接着使用微影制程图案化所形成的各种材料层,以形成电路组件和零件于此半导体基板之上。在集成电路的材料及其设计上的技术进步已发展出多个世代的集成电路。相较于前一个世代,每一世代具有更小更复杂的电路。
在半导体装置的制造中,多种制造工具是依序被使用,以制造集成电路在半导体晶圆之上。在制造工具中,往往采用一晶圆座乘载半导体晶圆。然而,放置于晶圆座上方的半导体晶圆若未与晶圆座正中设置,将导致半导体加工过程中均匀度不佳的缺陷。
发明内容
本揭露的一实施例提供一种制造半导体晶圆的方法,包括移动一晶圆座的多个升降销至一抬升位置;将一半导体晶圆移动至晶圆座上方并放置半导体晶圆在位于抬升位置的升降销之上;利用一摄影组件产生关于半导体晶圆及晶圆座的一影像;根据影像计算半导体晶圆的一位置偏移信息;判断半导体晶圆的位置偏移信息是否介于可接受范围;以及当位置偏移信息介于可接受范围内时,根据所计算的位置偏移信息发送一驱动信号至连结于升降销的一致动器,使致动器驱动半导体晶圆相对晶圆座的位移。
本揭露的另一实施例提供一种半导体晶圆制造系统,包括一本体,配置用于乘载一半导体晶圆且具有多个穿孔;一杆件,位于本体的下方;多个升降销,连结于杆件并以可活动的方式设置于穿孔中;一摄影组件,设置于本体的上方并配置用于产生关于本体的影像;一第一致动器,连结于杆件并配置用于控制杆件于一垂直方向上的位移;多个第二致动器,各自连结于升降销并配置用于控制升降销于一水平方向上的位移;以及一控制模块,电性连结于摄影组件与第二致动器,其中控制模块根据摄影组件所产生的影像发出一控制信号至第二致动器以控制升降销在水平方向上的位移。
附图说明
当结合附图阅读时,根据以下详细描述可更好地理解本揭示案的态样。应注意,根据工业标准实践,各种特征未按比例绘制。事实上,为论述清楚,各特征的尺寸可任意地增加或缩小。
图1显示根据本揭露一些实施例中用于加工一半导体晶圆的一半导体晶圆制造系统的示意图;
图2显示根据本揭露一些实施例中一加工工具的局部元件的示意图;
图3显示根据本揭露一些实施例中具有一半导体晶圆放置于其上的一晶圆座的上视图;
图4显示图3的晶圆座在A-A截线上的剖面图;
图5A显示根据本揭露一些实施例中一升降销的示意图;
图5B显示根据本揭露另一些实施例中一升降销的示意图;
图6显示根据本揭露一些实施例中一半导体晶圆制造系统的部分元件的方块图;
图7显示根据本揭露一些实施例的制造半导体晶圆的方法的流程图;
图8显示根据本揭露一些实施例的制造半导体晶圆的方法的部分操作的示意图,其中升降销位于抬升位置;
图9显示根据本揭露一些实施例的制造半导体晶圆的方法的部分操作的示意图,其中半导体晶圆通过机械手臂放置于升降销之上;
图10显示根据本揭露一些实施例的制造半导体晶圆的方法的部分操作的示意图,其中半导体晶圆放置于升降销之上且相较于晶圆座偏移设置;
图11显示根据本揭露一些实施例中摄影组件所产生的影像;
图12显示根据本揭露一些实施例的制造半导体晶圆的方法的部分操作的示意图,其中半导体晶圆放置于升降销之上且相对晶圆座正中设置;
图13显示根据本揭露一些实施例的制造半导体晶圆的方法的部分操作的示意图,其中半导体晶圆放置于晶圆座的本体的上表面;
图14显示根据本揭露一些实施例的加工元件的部分元件的示意图。
【符号说明】
1:半导体晶圆制造系统
2:装载端口
3:加载锁定室
4:晶圆载具
5:半导体晶圆
51:边缘
6:机器手臂
8:计量室
10:加工工具
10b:加工工具
11:反应腔
111:反应腔壁
112:反应腔底
12:上电极组件
120:喷头
121:平板电极
122:环型电极
14:射频线圈组
15:第一射频电源
16:阻抗匹配电路
17:第二射频电源
18:电浆
20:晶圆座
21:本体
211:上表面
212:下表面
213:边缘
210:穿孔
22:支撑组件
221:杆件
222:延伸部
223:升降销
223a:升降销
2230:顶端
224:致动器(第一致动器)
225:致动器(第二致动器)
226:柱体
2261:顶端
227:粗糙结构
40:摄影组件
41b:摄影组件
42b:摄影组件
43b:摄影组件
44b:摄影组件
90:控制模块
91:处理器
92:记忆体
S100:制造半导体晶圆的方法
S110:操作
S120:操作
S130:操作
S140:操作
S150:操作
S160:操作
S170:操作
S180:操作
C1:中心
C2:中心
D1:位置偏移量
D2:位置偏移量
D3:位置偏移量
D4:位置偏移量
D5:距离
D6:距离
M:影像
P1:参考点
P2:参考点
P3:参考点
P4:参考点
具体实施方式
以下的揭露内容提供许多不同的实施例或范例,以实施本揭露的不同特征而本说明书以下的揭露内容是叙述各个构件及其排列方式的特定范例,以求简化发明的说明。当然,这些特定的范例并非用以限定本揭露。例如,若是本说明书以下的揭露内容叙述了将一第一特征形成于一第二特征之上或上方,即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例,亦包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间,而使上述第一特征与上述第二特征可能未直接接触的实施例。另外,本揭露的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的,并非用以限定各个实施例及/或所述外观结构之间的关系。
再者,为了方便描述附图中一元件或特征部件与另一(复数)元件或(复数)特征部件的关系,可使用空间相关用语,例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语等。可以理解的是,除了附图所绘示的方位之外,空间相关用语涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如,旋转90度或者位于其他方位),并对应地解读所使用的空间相关用语的描述。可以理解的是,在所述方法之前、期间及之后,可提供额外的操作步骤,且在某些方法实施例中,所述的某些操作步骤可被替代或省略。
应注意的是,此处所讨论的实施例可能未必叙述出可能存在于结构内的每一个部件或特征。举例来说,附图中可能省略一个或多个部件,例如当部件的讨论说明可能足以传达实施例的各个样态时可能将其从附图中省略。再者,此处所讨论的方法实施例可能以特定的进行顺序来讨论,然而在其他方法实施例中,可以以任何合理的顺序进行。
图1显示根据一些实施例的用于加工半导体晶圆5的半导体晶圆制造系统1的示意图。图1中的半导体晶圆制造系统1包括装载端口2、加载锁定室(load lock chamber)3、机器手臂6、多个加工工具10、一个或多个计量室8和控制模块90。
根据一些实施例,半导体晶圆5由硅、锗或其他半导体材料所制成。根据一些实施例,半导体晶圆5由复合半导体所制成,如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)。根据一些实施例,半导体晶圆5由合金半导体所制成,如硅锗(SiGe)、硅锗碳(SiGeC)、磷砷化镓(GaAsP)或磷化铟镓(GaInP)。根据一些实施例,半导体晶圆5包括一晶膜层。举例来说,半导体晶圆5具有一晶膜层覆盖于大型半导体(bulk semiconductor)上。根据一些实施例,半导体晶圆5可为硅绝缘体(silicon-on-insulator;SOI)或锗绝缘体(germanium-on-insulator;GOI)基板。
半导体晶圆5上可包括有多个装置元件。举例而言,形成于半导体晶圆5上的装置元件可包括一晶体管,例如:金氧半导体场效晶体管(metal oxide semiconductor fieldeffect transistors(MOSFET))、互补式金氧半导体晶体管(complementary metal oxidesemiconductor(CMOS)transistors)、双载子接面晶体管(bipolar junction transistors(BJT))、高电压晶体管、高频晶体管、P型场效晶体管(p-channel and/or n-channelfield-effect transistors(PFET))或者P型场效晶体管(n-channel field-effecttransistors(NFET)等,以及或者其他元件。半导体晶圆5上的多个装置元件已经经过多个加工制程,例如沉积、蚀刻、离子植入、光刻、退火、以及或者其他制程。
装载端口2配置用于支撑并停靠晶圆载具4,以便于将半导体晶圆5送入半导体晶圆制造系统1中,以及随后将其从半导体晶圆制造系统1中移出。晶圆载具4配置用于输送多个半导体晶圆,例如6个晶圆、12个晶圆、24个晶圆等。晶圆载具4可以是用于装载每个直径为18mm的半导体晶圆的标准机械接口(Standard Mechanical Interface,SMIF)。或者,晶圆载具4可以是前开式晶圆传送盒(Front Opening Unified Pod,FOUP),其可以用于装载300mm或450mm的半导体晶圆或具有更大直径的半导体晶圆。然而,不排除其他类型和/或尺寸的晶圆载具。
加载锁定室3设置在半导体晶圆制造系统1和装载端口2之间。加载锁定室3配置用于将半导体晶圆制造系统1中的气压与外部环境隔离来保存半导体晶圆制造系统1中的压力。当来自晶圆载具4的半导体晶圆5送入至加载锁定室3中时,加载锁定室3的门被密封。如此一来,气密的环境建构于加载锁定室3中。加载锁定室3可以通过改变内部的气体含量而产生与半导体晶圆制造系统1内匹配的压力。当达到正确的气压时,机械手臂6可以自加载锁定室3搬运半导体晶圆5。机械手臂6在加载锁定室3,加工工具10和计量室8之间传送晶圆。机械手臂6可操作以在加工之前将半导体晶圆5定位并放置到加工工具10中,并且在加工之后将半导体晶圆5从加工工具10中移除。
加工工具10配置用于执行一或多种半导体加工制程,例如等离子体加工、化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)、退火、干式蚀刻、脱气、预清洁、清洁、后清洁等。计量室8配置为在加工之前或之后测量晶圆的各种性质。在一些实施例中,一个或多个计量室8被集成在一个或多个加工工具10中。图1中虽然显示五个加工工具10和两个计量室8,但其余数量的加工工具10和/或计量室8皆包括在本揭露的范围内。同样地,在一些实施例中,半导体晶圆制造系统1中包括一个以上的机械手臂6和/或负载锁定腔室3。控制模块90被配置为控制晶圆的加工、运送和测量。下文中将参照图6进一步描述控制模块90的细节特征。
图2显示根据一些实施例的加工工具10的局部元件的示意图。在一些实施例中,加工工具10为一电浆反应腔室,并用于执行包括电浆蚀刻加工等半导体晶圆加工程序。然而,加工工具10不限于执行上述加工,加工工具10可用于执行任何半导体晶圆的制程加工。虽然本揭露的实施例以此特定架构来表达,但可理解本揭露也可应用在其他各种不同的架构和设计上。另外,此加工工具10只是一个简单的附图表达,加工工具10的部分元件并没有展示出来。举例来说,阀门、密封组件和其他类似物品都没有被展示出。熟悉此项技艺的人都可以理解这些和其他组成加工工具10的部分都可包含于其中。
如图2所示,加工工具10包含反应腔11、上电极组件12、射频线圈组14、晶圆座20、摄影组件140及控制模块90。反应腔11定义用于执行加工制程的区域。在一些实施例中,反应腔11包括一反应腔壁111和一反应腔底112。反应腔壁111由反应腔底112的边缘垂直地延伸。在一些实施例中,在反应腔壁111上可具有可选择性密封的一狭缝活门,使其方便将半导体晶圆5送入和送出加工工具10。在一些实施例中,反应腔底112包括一抽气口(未附图)用以将气体由反应腔11中抽出。举例而言,一抽气系统(包括如节流阀和真空帮浦等)可连接在反应腔底112的抽气口上。一旦该狭缝活门被密封起来,便可操作抽气系统来汲取并维持反应腔11内的真空。
上电极组件12位于反应腔11的上方,且包括一平板电极121及一环型电极122。平板电极121位于反应腔11的上方末端,环型电极122设置于平板电极121与反应腔壁111之间。在一些实施例中,平板电极121定义有用于分配气体的喷头120。如此配置,平板电极121可作为用以将气体分配至反应腔11中的一个组件,并与一气体来源(未附图)耦合。此气体来源含有用来加工反应腔11内的先驱物或制程气体。在一些实施例中,平板电极121连接至直流电源(例如接地)。在一些实施例中,平板电极121、反应腔壁111和一反应腔底112是一同连接至接地。
在一些实施例中,射频线圈组14环绕环型电极122并耦接至第一射频电源15,并通过第一射频电源15所提供的射频电力,产生并维持反应腔11中的电浆18。在一实施例中,第一射频电源15为一高频射频电源。第一射频电源15是经由一阻抗匹配电路16与射频线圈组14相连接,用以增强制程气体的解离和电浆密度。举例而言,阻抗匹配电路16可包含一或更多的电容器、诱导器和其他电路零件。第一射频电源15以大约在2MHz或以上的频率输送射频电力供给射频线圈组14,但本揭露并不尽此为限。在一些实施例中,第一射频电源15的偏压约介于-30K至+30K伏特,其操作时的脉冲宽度(pulse width)约介于5至300微秒,但不限定于此。
如图2所示,晶圆座20是位于反应腔11的反应腔底112上,且设置用以承载半导体晶圆5。在一些实施例中,环型电极122与射频线圈组14作为加工工具10的顶部电极,而晶圆座20则作为下方电极。晶圆座20其可为适合支撑晶圆的任何构造,例如静电夹盘或真空夹盘。
根据本揭露的一些实施例,晶圆座20包括一本体21及一支撑组件22。本体21包括一顶面211作为半导体晶圆5的支撑表面,其外型通常与位于其上方要支撑的半导体晶圆5的外型相符合。举例来说,晶圆座20的顶面211通常为圆形的并用于支撑实质上为圆形的半导体晶圆5。在一些实施例中,晶圆座20的顶面211具有较半导体晶圆5较大的面积。在一实施例中,本体21的表面与晶圆温度控制系统(未图示)连接,例如电阻加热线圈及/或连接一加热或冷却流体系统的流体通道。本体21可包含用于加工工具10的任一材料。例如,本体21的材料包含钢、其他具导电性的金属或合金。在一些实施例,本体21包含真空系统以用于将半导体晶圆5固持定位。在一些实施例中,本体21为一静电式晶圆座(Electrostatic.Chuck,ESC)。
支撑组件22用于在半导体晶圆5送入至本体21上方时支撑半导体晶圆5。在一些实施例中,支撑组件22包括一杆件221、一延伸部222及多个升降销223。在半导体晶圆5送入至本体21上方时,支撑组件22移动至一抬升位置(如图9所示),以支撑半导体晶圆5位于本体21上方,并且随后下降至一下降位置(如图4所示),使半导体晶圆放置于本体21的上表面211之上。关于支撑组件22的位置操控将于后方关于方法S100的说明中进一步详述。
在一些实施例中,杆件221位于本体21的下方并在一垂直方向(例如:Z轴方向)上延伸,且延伸部222连结于杆件221的一端。延伸部222的数量可对应于升降销223的数量并各自由杆件221的一端辐射状朝外延伸。升降销223连结于该延伸部222并垂直向上延伸以插入本体21当中。在另一些实施例中,上述延伸部222的段部及升降销223的数量皆为3个,但本揭露并不仅此为限。在另一些实施例中,延伸部222省略设置,杆件221与升降销223在一直线上垂直延伸。
请同时参照图3及图4。图3显示本揭露一些实施例中具有半导体晶圆5放置于其上的晶圆座20的上视图,图4显示图3的晶圆座20在A-A截线上的剖面图。在一些实施例中,本体21具有多个穿孔210。穿孔210贯穿本体21的上表面211以及下表面212,升降销223可活动的方式设置于穿孔210当中。应当理解的是,随然在图3所示的实施例中,本体21具有三个穿孔210用于容纳三个升降销223,但本揭露并不仅此为限。本体21具有较多或较少的穿孔以容纳不同数量的升降销223皆属于本揭露的范围。在一实施例中,每一升降销223的宽度W1与对应的穿孔210的宽度W2的比值介于0.25至0.75之间,由于上述比值较传统晶圆座中升降销与穿孔的比值更小,故可增加升降销223在穿孔210中的位移量。
在一些实施例中,如图4所示,支撑组件22还包括有多个致动器,例如第一致动器224及多个第二致动器225。第一致动器224配置用于驱动支撑组件22在垂直方向(Z轴方向)上的移动,且多个第二致动器225各自配置用于驱动升降销223相对于延伸部222在水平方向上的移动。在一些实施例中,第一致动器224包括一旋转马达并连结于杆件221的底端。杆件221的外表面设置有螺纹。当第一致动器224带动杆件221转动时,杆件221进行垂直方向(Z轴方向)上的移动。在一实施例中,第一致动器224是根据来自控制模块90的控制信号进行驱动,进而对杆件221的垂直移动距离进行控制。
在一些实施例中,多个第二致动器225各自设置于延伸部222与升降销223的连接处。第二致动器225可各自包括一或多个微型马达。举例而言,第二致动器225包括一球型马达以对升降销223的位移进行驱动。或者,第二致动器225包括二个微型的线性马达交互堆叠,其中一者用于驱动升降销223在X轴方向上的位移,且另一者用于驱动升降销223在Y轴上的位移。在一实施例中,第二致动器225是根据来自控制模块90的控制信号进行驱动,进而对升降销223的水平移动距离进行控制。
在一实施例中,升降销223与半导体晶圆5接触的表面包括粗糙表面,以增加升降销223与半导体晶圆5之间的摩擦力。举例而言,如图5A所示,升降销223包括一柱体226,在柱体226的顶端2261形成有一粗糙结构227。粗糙结构227可刻印于顶端2261之上。或者,粗糙结构227利用粘贴的方式固定于顶端2261。在另一示例中,升降销223a的整体的外表面皆具有粗糙结构,并不限于与半导体晶圆5接触的表面。
再次参照图1,在一些实施例,第二射频电源17耦接至晶圆座20的本体21。第二射频电源17为一低频射频电源,以大约在0.5至10KHz的频率输送射频电力供给晶圆座20,但不限定于此。在一些实施例中,第二射频电源17的偏压约介于-0.2至10千伏特,其操作时的脉冲宽度(pulse width)约介于20至100微秒,但不限定于此。在一实施例中,通过顶部电极(环型电极122与射频线圈组14)和下方电极(晶圆座20)间的一偏压,引导电浆18的离子冲击至半导体晶圆5的表面,但本揭露并不仅此为限。在一些实施例,第二射频电源17亦可为一直流偏压源。
在一些实施例中,摄影组件40设置于晶圆座20上方的任意位置并用于产生关于晶圆座20的影像。在一实施例中,摄影组件40包括一相机,用于产生关于晶圆座20的静态影像或是动态影像。摄影组件40将关于晶圆座20的影像数据传送至控制模块90中进行影像分析,以决定升降销223的位移距离。
图6显示本揭露的半导体晶圆制造系统1的部分元件的方块图。在一些实施例中,控制模块90包括处理器91和记忆体92。处理器91配置为执行和/或解释储存在记忆体92中的一组或多组指令。在一些实施例中,处理器91是微处理器(MCP)中央处理器(CPU)、多处理器、分布式处理系统、专用集成电路(ASIC)和/或合适的处理器。
记忆体92包括用于储存数据和/或指令以供处理器91执行的随机存取记忆体或其他动态存储设备。在一些实施例中,记忆体92用于在执行制造加工中储存加工数值、临时变量或其他的中间讯息。举例而言,记忆体92是配制用于储存由摄影组件40产生的影像讯息以及/或者记忆体92是配置用于储存关于半导体晶圆5正确放置于晶圆座20的影像数据。
在一些实施例中,记忆体92包括只读记忆体或其他静态存储设备,用于储存用于处理器91的静态信息和指令。在一些实施例中,记忆体92储存半导体晶圆5正中设置于晶圆夹20上方的位置信息。在一些实施例中,记忆体92是电子的、磁性、光学、电磁、红外线和/或半导体系统(或装置或设备)。例如,记忆体92包括半导体或固态记忆体、磁带、可移动计算机硬盘、随机存取记忆体(RAM)、只读记忆体(ROM)、光盘和/或记忆体。
在一些实施例中,如图6所示,来自摄影组件40的影像数据95输出至控制模块90进行分析,以确定半导体晶圆5相对于晶圆座20的偏移量。随后,控制模块90根据半导体晶圆5相对于晶圆座20的偏移量发送一控制信号96至支撑组件22的致动器,例如第一致动器224(图4)或第二致动器225(图4),以控制支撑组件22的位移。在另一些实施例中,摄影组件40包括用于执行计算的专用处理器或硬件,并且输出关于半导体晶圆5相对于晶圆座20的偏移量的分析信号至控制模块90,随后,控制模块90根据上述分析信号发送一控制信号96至支撑组件22的致动器。
图7显示根据本揭露一些实施例制造半导体晶圆的方法S100的流程图。为了举例,该流程以第1、8-13图的示意图来说明。在不同的实施例中,部分阶段可以替换或是消去。以下说明仅为示例性的且并非希望限制后方申请专利范围中所记载的内容。可以理解的是,在由图7图示的步骤之前、期间及之后提供附加步骤,并且所述方法的附加实施例可以替换或减少如下所述的一些操作,并且如下所述的操作的顺序可为互换的。
制造半导体晶圆的方法S100包括操作S110,移动晶圆座20的升降销223至一抬升位置。在一实施例中,在半导体晶圆5移入至加工工具10之前,晶圆座20上方并未放置半导体晶圆。并且,晶圆座20的第一制动器224根据控制模块90的控制信号对支撑组件22,将支撑组件22的高度从图4所示的下降位置移动至图8所示的抬升位置。在下降位置时,支撑组件22的升降销223的顶端2230位于本体21的上表面211下方。在抬升位置时,支撑组件22的升降销223的顶端2230位于本体21的上表面211上方,并与本体21的上表面211相隔一间距。
制造半导体晶圆的方法S100还包括操作S120,将半导体晶圆5移动至晶圆座20上方并放置半导体晶圆5于升降销223之上。在一实施例中,如图9所示,在晶圆座20的升降销223位于抬升位置之后,半导体晶圆5可通过机械手臂6移入至加工工具10当中位于晶圆座20上方的位置。接着,机械手臂6下降半导体晶圆5的高度使半导体晶圆5与升降销223的顶端2230接触。机械手臂6的下降动作会持续使所有的升降销223皆与半导体晶圆5接触,且半导体晶圆5与机械手臂6分离之后才停止。如此一来,如图10所示,半导体晶圆5放置于升降销223之上且受升降销223所支撑。接着,机械手臂6退出加工工具10,以搬运其他半导体晶圆5进入其他加工工具10或自其他加工工具10移出。
制造半导体晶圆的方法S100还包括操作S130,利用摄影组件40产生关于半导体晶圆5及晶圆座20的影像。在一实施例中,摄影组件40是在晶圆座20的升降销223位于抬升位置时对半导体晶圆5及晶圆座20进行摄影,并产生关于半导体晶圆5及晶圆座20的影像信息。图11显示在一实施例中摄影组件40所产生关于半导体晶圆5及晶圆座20的影像M。
在一些实施例中,半导体晶圆5在送入至加工工具10会放置于一方向控制器(orienter,未图示)进行定位,之后才通过机械手臂6送入至加工工具10当中。当方向控制器的调整产生误差时,由机械手臂6送入至加工工具10的半导体晶圆5将不会正中设置于晶圆座20上方。于是,如图9的影像M所示,晶圆座20的中心C1与半导体晶圆5的中心C2发生偏移。若未修正此偏移而直接对半导体晶圆5进行加工,可能导致加工均匀度下降的问题发生。因此,为避免此问题,本揭露的实施例的制造半导体晶圆的方法S100还包括以下步骤以对半导体晶圆5的位置进行修正。
在操作S140当中,计算半导体晶圆5的偏移信息。在一实施例当中,半导体晶圆5的偏移信息是透过分析摄影组件40所产生关于半导体晶圆5及晶圆座20的影像而进行。举例而言,如图11所示,在摄影组件40产生关于半导体晶圆5及晶圆座20的影像M之后,摄影组件40本身的处理器或控制模块90的处理器将分析影像M中半导体晶圆5的边缘51与晶圆座20的边缘213在多个位置的偏移信息。
在一实施例中,摄影组件40本身的处理器或控制模块90的处理器产生的偏移信息包括四个半导体晶圆的位置偏移量D1、D2、D3、D4。位置偏移量D1代表半导体晶圆5的边缘51相对于本体21的边缘213上的参考点P1的偏移量。位置偏移量D2代表半导体晶圆5的边缘51相对于本体21的边缘213上的参考点P2的偏移量。位置偏移量D3代表半导体晶圆5的边缘51相对于本体21的边缘213上的参考点P3的偏移量。位置偏移量D4代表半导体晶圆5的边缘51相对于本体21的边缘213上的参考点P4的偏移量。参考点P1与参考点P3分别位于晶圆座20中心C1的正X方向与负X方向,且参考点P2与参考点P4分别位于晶圆座20中心C1的负Y方向与正Y方向。上述X方向与Y方向可与第二致动器225的调控操数的X方向与Y方向平行。
可以理解的是,虽然上述实施例中产生四个半导体晶圆的位置偏移量D1、D2、D3、D4,但本揭露的实施例并不仅此为限。在其余实施例中,摄影组件40本身的处理器或控制模块90的处理器可以产生更多或更少关于半导体晶圆的偏移量的信息。在另一实施例中,摄影组件40本身的处理器或控制模块90的处理器仅产生位置偏移量D1与位置偏移量D2,而未产生位置偏移量D3与位置偏移量D4。在又一实施例中,摄影组件40本身的处理器或控制模块90的处理器不产生位置偏移量D1、D2、D3、D4,而是将半导体晶圆5的边缘51的影像信息与储存于数据库当中的位置信息进行比较。上述位置信息呈现半导体晶圆5的边缘51正中放置于晶圆座20上时的位置。
在操作S150当中,判断半导体晶圆的位置偏移量是否介于可接受范围。在一实施例当中,上述四个半导体晶圆的位置偏移量D1、D2、D3、D4各自与储存于数据库当中的既定参数进行比较,并且当比较结果显示位置偏移量D1、D2、D3、D4与既定参数之间的差异是否大于一阀值。此阀值可表示升降销223在各个方向上与穿孔210边缘相隔的间距。若位置偏移量D1、D2、D3、D4与既定参数之间的差异大于上述阀值时,代表半导体晶圆5的偏移量过大,无法通过调整升降销223的位置进行校正。反之,则可通过升降销223的位置进行校正。
若半导体晶圆5的位置偏移信息(或位置偏移量)超出可接受范围内,制造半导体晶圆的方法S100进行至操作S180,发出警讯。控制模块90在接获警讯通知后,控制模块90可驱动机器手臂6再次进入加工工具10当中,并将半导体晶圆5自升降销223移除并送至方向控制器进行定位,随后制造半导体晶圆的方法S100重复至步骤S120。
若半导体晶圆5的位置偏移信息(或位置偏移量)超出可接受范围内,制造半导体晶圆的方法S100进行至操作S160,根据位置偏移量D1、D2、D3、D4发送驱动信号至连结于升降销223的第二致动器225,使第二致动器225驱动半导体晶圆5相对晶圆座20的位移。在一实施例中,第二致动器225的调控参数包括X方向上的位移量与Y方向上的位移量。
在一些实施例中,第二致动器225在X方向上的位移量的计算方式包括将位置偏移量D1与位置偏移量D3进行数值比较,以决定第二致动器225朝正X方向移动或朝负X方向移动;以及将位置偏移量D1与位置偏移量D3其中数值较大减去一参考间距,以决定该方向上的位移量。举例而言,位置偏移量D1为3mm,位置偏移量D3为1mm,参考间距为2mm。由于位置偏移量D1大于位置偏移量D3,故决定第二致动器225朝正X方向移动,且位移量为1mm(亦即,3mm-2mm)。
在一些实施例中,第二致动器225在Y方向上的位移量的计算方式包括将位置偏移量D2与位置偏移量D4进行数值比较,以决定第二致动器225朝正Y方向移动或朝负Y方向移动;以及将位置偏移量D2与位置偏移量D4其中数值较大减去一参考间距,以决定该方向上的位移量。举例而言,位置偏移量D2为3mm,位置偏移量D4为1mm,参考间距为2mm。由于位置偏移量D2大于位置偏移量D4,故决定第二致动器225朝负Y方向移动,且位移量为1mm(亦即,3mm-2mm)。
升降销223根据位置偏移量进行位移后,如图12所示,升降销223会相对于穿孔210的中心偏移。在一实施例中,升降销223进行移动后,升降销223紧贴于穿孔210的侧壁。并且,半导体晶圆5相对于晶圆座20的边缘21在不同方向上的间距D5与间距D6将调整为相同。
在部分实施例中,如图5A与图5B所示,升降销223或升降销223a与半导体晶圆5接触的表面具有粗糙结构,故当升降销223或升降销223a进行位移时,升降销223或升降销223a与半导体晶圆5之间具有较高的摩擦力,故可避免升降销223或升降销223a相对于半导体晶圆5产生滑动。
在操作S160完成之后,制造半导体晶圆的方法S100持续至操作S170,移动晶圆座20的升降销223自抬升位置至下降位置。在一实施例中,摄影组件40更配置用于在操作S160完成之后确认间距D5与间距D6是否相同。若判定为不同,制造半导体晶圆的方法S100可重复执行操作S140-S160。若判定为相同,控制模块90发出控制信号至第一驱动器224,将支撑组件22的位置自如图12所示的抬升位置移动至如图13所示的下降位置。
在操作S170完成之后,加工工具10即可开始对半导体晶圆5的加工。在一实施例中,加工工具10对半导体晶圆5的加工为电浆蚀刻加工,由于半导体晶圆5正中设置于晶圆座20上方,半导体晶圆5的温度与偏压等参数可以通过晶圆座20正确进行调整,故电浆蚀刻加工的均匀度因此可获得改善。另一方面,由于半导体晶圆5正中设置于晶圆座20上方,电浆对周围元件(例如:对焦环(focusing ring))的侵蚀效率可以维持一致,故可延长这些元件的使用寿命。
图14显示根据本揭露一些实施例的加工元件10b的部分元件的示意图。图14所显示的实施例中与图3显示的实施例中相同的元件将施予相同的标号,且其特征将不再重复,以简化说明。在一实施例中,加工元件10b与加工元件10的差异在于,加工元件10b包括多个摄影组件,例如摄影组件41b、42b、43b、44b。摄影组件41b、42b、43b、44b可各自用于产生关于晶圆座20的本体21的边缘213上的参考点P1、P2、P3、P4的影像,并将所产生的影像数据传送至控制模块90。通过多个摄影组件41b、42b、43b、44b产生关于半导体晶圆5与晶圆座20的影像,可使上述制造半导体晶圆的方法S100应用于大尺寸半导体晶圆的加工工具中,而不会因为摄影组件拍摄角度而受到限制。
本揭露的半导体晶圆制造系统通过摄影组件产生关于半导体晶圆与晶圆座的影像,并通过上述影像决定用于支撑半导体晶圆的升降销的位移量,进而改善半导体晶圆相对于晶圆座本体的偏移问题。如此一来,后续施加于半导体晶圆的加工均匀度将可获得改善。
上文概述若干实施例的特征或实例,使得熟悉此项技术者可更好地理解本揭示案的态样。熟悉此项技术者应了解,可轻易使用本揭示案作为设计或修改其他制程及结构的基础,以便实施本文所介绍的实施例或实例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到,此类等效结构并未脱离本揭示案的精神及范畴,且可在不脱离本揭示案的精神及范畴的情况下产生本文的各种变化、替代及更改。
Claims (10)
1.一种制造半导体晶圆的方法,其特征在于,包括:
移动一晶圆座的多个升降销自一下降位置移动至一抬升位置;
将一半导体晶圆移动至该晶圆座上方并放置该半导体晶圆在位于该抬升位置的所述多个升降销之上;
利用一摄影组件产生关于该半导体晶圆及该晶圆座的一影像;
根据该影像计算该半导体晶圆的一位置偏移信息;
判断该半导体晶圆的该位置偏移信息是否介于可接受范围;以及
当该位置偏移信息介于该可接受范围内时,根据所计算的该位置偏移信息发送一驱动信号至连结于该升降销的一致动器,使该致动器驱动该升降销的位移,进而改变该半导体晶圆相对该晶圆座的位置。
2.根据权利要求1所述的制造半导体晶圆的方法,其特征在于,还包括:
在该致动器移动所述多个升降销后,将所述多个升降销自该抬升位置至该下降位置;
其中在该抬升位置时,该升降销的该顶端位于该本体的该上表面上方;在该下降位置时,该升降销的一顶端位于该晶圆座的一本体的一上表面下方。
3.根据权利要求1所述的制造半导体晶圆的方法,其特征在于,还包括:
当该半导体晶圆的该位置偏移信息未落入该可接受范围时,发出一警讯。
4.根据权利要求1所述的制造半导体晶圆的方法,其特征在于,该半导体晶圆的该位置偏移信息包括该半导体晶圆的一边缘与该晶圆座的一边缘上的多个参考点之间的间隔距离。
5.根据权利要求1所述的制造半导体晶圆的方法,其特征在于,该致动器可至少于二个不同方向上进行位移,所述多个参考点各自位于该二个不同方向上。
6.一种半导体晶圆制造系统,其特征在于,包括:
一本体,配置用于乘载一半导体晶圆且具有多个穿孔;
一杆件,位于该本体的下方;
多个升降销,连结于该杆件并以可活动的方式设置于所述多个穿孔中;
一摄影组件,设置于该本体的上方并配置用于产生关于该本体的影像;
一第一致动器,连结于该杆件并配置用于控制该杆件于一垂直方向上的位移;
多个第二致动器,各自连结于所述多个升降销并配置用于控制所述多个升降销于一水平方向上的位移;以及
一控制模块,电性连结于该摄影组件与该第二致动器,其中该控制模块根据该摄影组件所产生的影像发出一控制信号至该第二致动器,且该第二致动器根据该控制信号控制所述多个升降销在该水平方向上的位移。
7.根据权利要求6所述的半导体晶圆制造系统,其特征在于,该升降销的一顶端具有一粗糙结构,该粗糙结构与该半导体晶圆直接接触。
8.根据权利要求6所述的半导体晶圆制造系统,其特征在于,所述多个第二致动器用于控制所述多个升降销在该水平方向上二个垂直分量的位移。
9.根据权利要求6所述的半导体晶圆制造系统,其特征在于,该摄影组件的数量为多个,所述摄影组件各自配置用于产生关于该本体的不同部分的影像;其中该控制模块,电性连结于每一所述摄影组件,并根据所述摄影组件所产生的影像发出该控制信号至该第二致动器。
10.根据权利要求6所述的半导体晶圆制造系统,其特征在于,该升降销的宽度与该穿孔的宽度的比值介于0.25至0.75之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010331607.3A CN113555310A (zh) | 2020-04-24 | 2020-04-24 | 半导体晶圆制造系统及制造半导体晶圆的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010331607.3A CN113555310A (zh) | 2020-04-24 | 2020-04-24 | 半导体晶圆制造系统及制造半导体晶圆的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113555310A true CN113555310A (zh) | 2021-10-26 |
Family
ID=78101195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010331607.3A Pending CN113555310A (zh) | 2020-04-24 | 2020-04-24 | 半导体晶圆制造系统及制造半导体晶圆的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113555310A (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080056857A1 (en) * | 2006-09-05 | 2008-03-06 | Tokyo Electron Limited | Substrate transfer device, substrate processing apparatus and substrate transfer method |
-
2020
- 2020-04-24 CN CN202010331607.3A patent/CN113555310A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080056857A1 (en) * | 2006-09-05 | 2008-03-06 | Tokyo Electron Limited | Substrate transfer device, substrate processing apparatus and substrate transfer method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9355876B2 (en) | Process load lock apparatus, lift assemblies, electronic device processing systems, and methods of processing substrates in load lock locations | |
US9831110B2 (en) | Vision-based wafer notch position measurement | |
JP5188385B2 (ja) | プラズマ処理装置及びプラズマ処理装置の運転方法 | |
TWI765922B (zh) | 具有小間隙之銷升降器組件 | |
US11594422B2 (en) | Film etching method for etching film | |
JP2016512925A (ja) | 電子デバイス製造における基板の処理に適合される処理システム、装置、及び方法 | |
US11164729B2 (en) | Measuring device and operation method of system for inspecting focus ring | |
US9230835B2 (en) | Integrated platform for fabricating n-type metal oxide semiconductor (NMOS) devices | |
US20210375650A1 (en) | High temperature and vacuum isolation processing mini-environments | |
CN114256050A (zh) | 用于处理基板的装置 | |
US20240332046A1 (en) | Isolated volume seals and method of forming an isolated volume within a processing chamber | |
US20220051921A1 (en) | Method for mask and substrate alignment | |
US11542592B2 (en) | Film forming system and method for forming film on substrate | |
US20220051928A1 (en) | Transfer device, transfer system, and end effector | |
JP2023538746A (ja) | バッチ処理チャンバのための処理間隙制御を有するヒータアセンブリ | |
US20230317530A1 (en) | Etching apparatus and method | |
CN111211031A (zh) | 聚焦环高度控制装置及具备其基板蚀刻装置 | |
CN113555310A (zh) | 半导体晶圆制造系统及制造半导体晶圆的方法 | |
TWI771671B (zh) | 半導體晶圓製造系統及製造半導體晶圓的方法 | |
US10373860B2 (en) | Batch processing apparatus | |
US20240304427A1 (en) | Internal pressure control apparatus and substrate processing apparatus including the same | |
US20230386870A1 (en) | Wet processing system and system and method for manufacturing semiconductor structure | |
CN114664621A (zh) | 感应耦合电浆设备及其操作方法 | |
CN117813680A (zh) | 提供对称射频返回路径的工艺模块室 | |
CN117423598A (zh) | 支撑单元及包括其的处理基板的设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |