CN113552767A - 光刻版及集成电路的制造方法 - Google Patents

光刻版及集成电路的制造方法 Download PDF

Info

Publication number
CN113552767A
CN113552767A CN202010328994.5A CN202010328994A CN113552767A CN 113552767 A CN113552767 A CN 113552767A CN 202010328994 A CN202010328994 A CN 202010328994A CN 113552767 A CN113552767 A CN 113552767A
Authority
CN
China
Prior art keywords
pattern
film
grating
film layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010328994.5A
Other languages
English (en)
Inventor
樊航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
CSMC Technologies Corp
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202010328994.5A priority Critical patent/CN113552767A/zh
Publication of CN113552767A publication Critical patent/CN113552767A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks

Abstract

本发明涉及一种光刻版及集成电路的制造方法。该光刻版包括多个用于光刻对位的光栅图形单元，光栅图形单元包括多个膜层保留区域图形和多个间隙区域图形，至少有一个膜层保留区域图形的宽度与其余膜层保留区域图形的宽度不同，间隙区域图形与膜层保留区域图形间隔排列，间隙区域图形的数量与膜层保留区域图形的数量相同，且大于等于2；其中，间隙区域图形的最大宽度小于光栅图形单元的宽度的一半。与传统的光刻版上的光栅图形单元相比，制作工艺的波动对晶圆上本申请中的光栅图形单元的形貌的影响较小，光栅图形单元的形貌更易控制且均匀性更好，不易生成填充不足的光栅图形单元，可以较大程度的减小光刻工艺的返工率，降低生产成本。

Description

光刻版及集成电路的制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种光刻版一种集成电路的制造方法。
背景技术
光刻曝光前需首先进行晶圆(wafer)的对位，光刻晶圆对位的精度直接影响到后续电路与前层电路之间的导通。LSA(Laser Step Alignment，激光步进对准方式)因其对位精度高，成为NIKON光刻机对位的首选方式。然而，发明人发现实际生产中使用LSA进行对位会出现对位错误的情况。
发明内容
基于此，有必要针对上述问题，提供一种光刻版及一种集成电路的制造方法。
一种光刻版，包括多个用于光刻对位的光栅图形单元，所述光栅图形单元包括：
多个膜层保留区域图形，所述膜层保留区域图形为所述光栅图形单元中的薄膜保留区域，至少有一个所述膜层保留区域图形的宽度与其余所述膜层保留区域图形的宽度不同；多个间隙区域图形，所述间隙区域图形为所述光栅图形单元中的薄膜去除区域，所述间隙区域图形与所述膜层保留区域图形间隔排列，所述间隙区域图形的数量与所述膜层保留区域图形的数量相同，且大于等于2；其中，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，所述光栅图形单元的宽度为所述多个膜层保留区域图形和所述多个间隙区域图形的宽度之和。
在其中一个实施例中，所述光栅图形单元包括3个所述膜层保留区域图形，且有两个所述膜层保留区域图形的宽度相同。
在其中一个实施例中，所述光刻版上的光栅图形单元中存在大于等于一个所述膜层保留区域图形的宽度与相邻一侧的所述间隙区域图形的宽度相同。
在其中一个实施例中，所述光刻版上的光栅图形单元中所述膜层保留区域图形的宽度均与相邻的所述间隙区域图形的宽度不相同。
在其中一个实施例中，所述光刻版上的光栅图形单元包括4个所述膜层保留区域图形，且至少有两个所述膜层保留区域图形的宽度不相同。
在其中一个实施例中，所述光刻版上的光栅图形单元中所述膜层保留区域图形和/或所述间隙区域图形的宽度大于等于0.5微米且小于等于2微米。
在其中一个实施例中，所述光栅图形单元的宽度等于8微米。
在其中一个实施例中，所述光刻版上的光栅图形单元中所述膜层保留区域图形的宽度之和与所述间隙区域图形的宽度之和之间的差值大于等于0微米且小于等于1微米。
上述光刻版，包括多个用于光刻对位的光栅图形单元，所述光栅图形单元包括多个膜层保留区域图形，所述膜层保留区域图形为所述光栅图形单元中的薄膜保留区域，至少有一个所述膜层保留区域图形的宽度与其余所述膜层保留区域图形的宽度不同；多个间隙区域图形，所述间隙区域图形为所述光栅图形单元中的薄膜去除区域，所述间隙区域图形与所述膜层保留区域图形间隔排列，所述间隙区域图形的数量与所述膜层保留区域图形的数量相同，且大于等于2；其中，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，所述光栅图形单元的宽度为所述多个膜层保留区域图形和所述多个间隙区域图形的宽度之和。与传统的光刻版上的光栅图形单元相比，本申请中光刻版上的光栅图形单元中的间隙区域图形与所述膜层保留区域图形间隔排列，间隙区域图形与所述膜层保留区域图形的数量相同，且大于等于2，至少有一个膜层保留区域图形的宽度与其余膜层保留区域图形的宽度不同，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，制作工艺的波动对晶圆上光栅图形单元形貌的影响较小，光栅图形单元的形貌更易控制且均匀性更好，在后续工艺完成后不易生成填充不足的光栅图形单元，可以较大程度的减小光刻工艺的返工率，降低生产成本。
一种光刻版，包括用于光刻对位的标记图形单元,所述标记图形单元包括X行、Y列光栅图形单元，所述光栅图形单元为上述任一项所述的光栅图形单元，X为大于等于2的奇数，Y为大于等于2的整数。
在其中一个实施例中，所述光刻版上的标记图形单元包括5行、7列光栅图形单元或7行、7列光栅图形单元，相邻两列光栅图形单元的同一侧边之间的间距为20微米。
上述光刻版，包括用于光刻对位的标记图形单元,所述标记图形单元包括X行、Y列光栅图形单元，所述光栅图形单元为上述任一项所述的光栅图形单元，X为大于等于2的奇数，Y为大于等于2的整数。与传统的光刻版上的标记图形单元相比，本申请中光刻版上构成标记图形单元的光栅图形单元中的间隙区域图形与所述膜层保留区域图形间隔排列，间隙区域图形与所述膜层保留区域图形的数量相同，且大于等于2，至少有一个膜层保留区域图形的宽度与其余膜层保留区域图形的宽度不同，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，制作工艺的波动对晶圆上标记图形单元中的光栅图形单元形貌的影响较小，标记图形单元的形貌更易控制且均匀性更好，在后续工艺完成后不易生成填充不足的光刻对位的标记图形单元，可以较大程度的减小光刻工艺的返工率，降低生产成本。
一种集成电路的制造方法，包括：
获取衬底，所述衬底上形成有第一薄膜。
使用上述任一项所述的包括光刻对位的标记图形单元的光刻版对第一薄膜上形成的光刻胶进行光刻，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜。
刻蚀光刻胶露出的间隙区域图形的第一薄膜，得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元，且刻蚀后得到的膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差。
在所述第一薄膜上形成第二薄膜，所述第一薄膜的膜层保留区域图形和间隙区域图形上的第二薄膜受所述高度差影响使得第二薄膜上表面形成衍射光栅。
通过所述衍射光栅进行光刻对位，对所述第二薄膜上形成的光刻胶进行光刻并对所述第二薄膜进行刻蚀。
在其中一个实施例中，通过所述衍射光栅进行光刻对位的步骤之前，还包括对所述第二薄膜上表面进行化学机械抛光平坦化处理的步骤。
在其中一个实施例中，通过所述衍射光栅进行光刻对位的步骤是通过LSA系统进行的；所述得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元的步骤是在划片道形成所述光栅图形单元。
在其中一个实施例中，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上的步骤还包括：
光刻完成后的光刻胶覆盖在相邻两列光栅图形单元之间的第一薄膜上。
在其中一个实施例中，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜的步骤还包括：
光刻完成后的光刻胶露出相邻两列光栅图形单元之间的第一薄膜；
刻蚀光刻胶露出的间隙区域图形的第一薄膜的步骤还包括：
刻蚀光刻胶露出的相邻两列光栅图形单元之间的第一薄膜。
在其中一个实施例中，所述第一薄膜至少包括半导体薄膜、绝缘薄膜、金属薄膜、抗反射层薄膜中的一种。
一种集成电路的制造方法，包括：获取衬底，所述衬底上形成有第一薄膜。使用上述任一项所述的包括光刻对位的标记图形单元的光刻版对第一薄膜上形成的光刻胶进行光刻，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜。刻蚀光刻胶露出的间隙区域图形的第一薄膜，得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元，且刻蚀后得到的膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差。在所述第一薄膜上形成第二薄膜，所述第一薄膜的膜层保留区域图形和间隙区域图形上的第二薄膜受所述高度差影响使得第二薄膜上表面形成衍射光栅。通过所述衍射光栅进行光刻对位，对所述第二薄膜上形成的光刻胶进行光刻并对所述第二薄膜进行刻蚀。本申请中使用任一项包括光刻对位的标记图形单元的光刻版，且标记图形单元包括X行、Y列光栅图形单元，使得刻蚀第一薄膜形成的光栅图形单元中的间隙区域图形与所述膜层保留区域图形间隔排列，膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差；形成高度差；所述膜层保留区域图形和间隙区域图形的数量相同，且大于等于2，至少有一个膜层保留区域图形的宽度与其余膜层保留区域图形的宽度不同所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，制作工艺的波动对晶圆上光栅图形单元形貌的影响较小，光栅图形单元的形貌更易控制且均匀性更好，在形成第二薄膜后不易生成填充不足的光栅图形单元，可以较大程度的减小光刻工艺的返工率，降低生产成本。
附图说明
图1为典型的LSA光刻对位的标记图形单元100的俯视图；
图2为图1中的部分光栅图形单元沿虚线A的剖面图；
图3为一个实施例中一种光刻版的平面图；
图4为另一个实施例中一种光刻版的平面图；
图5为一个实施例中集成电路的制造方法的流程图；
图6为一实施例中晶圆表面的标记图形单元的俯视图；
图7为另一实施例中晶圆表面的标记图形单元的俯视图；
图8为图6或图7中的部分光栅图形单元沿虚线B或B’的剖面图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
光刻工艺作为半导体制造中唯一生成图案的工序，其工艺制程的稳定性及精确性直接影响着产品良率。对光刻而言，其最重要的工艺控制项有两个，其一是条宽控制，其二是对位控制。
在现在的IC电路制造过程中，一个完整的芯片一般都要经过十几到二十几次的光刻，在这么多次光刻中，除了第一次光刻以外，其余层次的光刻在曝光前都要将该层次的图形与以前层次留下的图形对准，其目的是将光刻版上的图形最大精度的覆盖到圆片上已存在的图形上。
LSA对位系统是一个暗场下的衍射光或散射光的侦测对位系统，通过激光光斑扫描对准标记图形，最后由接收器接收衍射光，属于暗场对准。激光器发出的激光光斑通过对准显微镜的透镜照射到晶圆上光刻对位的标记图形单元时，在标记图形侧壁处发生衍射，衍射光沿原入射光的光路返回，传感器只接收1阶衍射光，进而可以获取对准标记图形单元的精确位置。对位激光光束相干性的特点，决定了这种对位系统的高灵敏度及高识别能力，因此它作为目前NIKON光刻机对位的首选方式，它适合于大多数的层次，但是，LSA方式对标记图形单元的形貌要求较高，因为标记图形单元的形貌的变化(粗糙度、填充不对称等)会干扰光的衍射，进而对对位产生不同的影响，于是，随机的对位错误便出现了。曝光对位直接影响了后续电路与前层电路之间的对准导通，因此实现高精度的对准是必须的，同时对于大批量生产，对位标记图形单元的形貌在经过若干制造工艺后必须始终保持片内、片间稳定。
传统的LSA光刻对位的标记图形单元中的分段尺寸较大(即构成光刻对位的标记图形的光栅图形单元中的膜层保留区域图形和间隙区域图形的尺寸较大)，达到4微米，光刻对位的标记图形单元的整体均匀性较难控制。并且后续工艺完成后极易生成填充不足的标记图形单元(under-filled mark)，该类型标记图形单元具有不可预测的形貌，稳定性较差。
但是LSA对光刻对位的标记图形单元的形貌要求较高，标记图形单元的形貌不稳定时将产生较大的对位误差，在晶圆器件的大规模生产过程中，制作工艺(如AL PVD/CVD/CMP)一直处于波动状态，LSA光刻对位的标记图形单元的形貌也将处于不稳定状态，随机的对位错误极易发生套刻精度在同一片晶圆上的不同芯片之间、同一批次的不同晶圆之间或不同批次的晶圆之间存在差异，进而增加光刻工艺的返工率和生产成本。
如图1所示，为晶圆上典型的LSA光刻对位的标记图形单元100的俯视图，该标记图形单元由7列光栅图形单元102组成，其中，相邻两列光栅图形单元102的同一侧边之间的间距d为20微米，每列光栅图形单元中光栅图形单元的周期T为8微米，占空比(line:space)为1:1，图1中的部分光栅图形单元沿虚线A的剖面图如图2所示。一个光栅图形单元包括一个膜层保留区域图形104(line)和一个间隙区域图形106(space)，光栅图形单元中line和space的分段尺寸较大，达到4微米，即line和space的分段尺寸的宽度达到4微米均匀性较难控制，并且后续化学气相沉积和物理气相沉积在晶圆表面形成薄膜的时候，因为line和space的分段尺寸较大，薄膜沉积工艺完成后极易生成填充不足的标记图形单元(under-filled mark)，该类型的标记图形单元具有不可预测的形貌，稳定性较差。
在一个实施例中，提供一种光刻版，包括多个用于光刻对位的光栅图形单元，所述光栅图形单元包括：
多个膜层保留区域图形，所述膜层保留区域图形为所述光栅图形单元中的薄膜保留区域，至少有一个所述膜层保留区域图形的宽度与其余所述膜层保留区域图形的宽度不同；多个间隙区域图形，所述间隙区域图形为所述光栅图形单元中的薄膜去除区域，所述间隙区域图形与所述膜层保留区域图形间隔排列，所述间隙区域图形的数量与所述膜层保留区域图形的数量相同，且大于等于2；其中，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，所述光栅图形单元的宽度为所述多个膜层保留区域图形和所述多个间隙区域图形的宽度之和。
在一个实施例中，所述间隙区域图形的最大宽度小于4微米。
在一个实施例中，所述膜层保留区域图形的最大宽度小于4微米。
在一个实施例中，光刻版上的光栅图形单元的数量为1。
如图3所示，在一个实施例中，光刻版200上的光栅图形单元202中存在大于等于一个膜层保留区域图形204的宽度与相邻一侧的间隙区域图形206的宽度相同。
光刻版200上的光栅图形单元202中有大于等于2个膜层保留区域图形204和大于等于2个间隙区域图形206，并且膜层保留区域图形204和间隙区域图形206的数量相同。当光刻版200上的光栅图单元形202中有一个膜层保留区域图形204的宽度与相邻一侧的间隙区域图形206的宽度相同时，若该膜层保留区域图形204有两个相邻的间隙区域图形206，则该膜层保留区域图形204的宽度与其中一个间隙区域图形206的宽度相同，且该膜层保留区域图形204的宽度与另一个间隙区域图形206的宽度相同或者不相同。若该膜层保留区域图形204仅有1个相邻的间隙区域图形206，则该膜层保留区域图形204的宽度与相邻的间隙区域图形206的宽度相同。
如图3所示，在一个实施例中，光刻版200上的光栅图形单元202包括3个膜层保留区域图形204，且有两个膜层保留区域图形204的宽度相同。
如图3所示，在一个实施例中，光刻版200上的光栅图形单元202中膜层保留区域图形204和间隙区域图形206沿光刻版200的宽度方向间隔排列。
在另一个实施例中，光刻版200上的光栅图形单元202中膜层保留区域图形204和间隙区域图形206沿光刻版200的长度方向间隔排列。
在一个实施例中，光刻版200上的光栅图形单元202中膜层保留区域图形204的宽度均与相邻的间隙区域图形206的宽度不相同。例如，光栅图形单元202中膜层保留区域图形204的宽度为数值a和数值a’，间隙区域图形206的宽度为数值b和数值b’；或光栅图形单元202中膜层保留区域图形204的宽度和间隙区域图形206的宽度均为不相同的同一组数值c、d、e，并且满足所有膜层保留区域图形204的宽度与相邻的间隙区域图形206的宽度不相同,例如，光栅图形单元202中膜层保留区域图形204的宽度和间隙区域图形206的宽度依次为c、e、d、c、e、d；或光栅图形单元202中膜层保留区域图形204的宽度为不相同的一组数值，间隙区域图形206的宽度为至少有不同于膜层保留区域图形204的宽度的不相同的另一组数值，并且满足所有膜层保留区域图形204的宽度与相邻的间隙区域图形206的宽度不相同，例如，光栅图形单元202中膜层保留区域图形204的宽度和间隙区域图形206的宽度依次为f、h、g、f、h、i,或f、h、g、i、h、k；或膜层保留区域图形204的宽度和膜层保留区域图形204的宽度，为其他满足光栅图形单元202中膜层保留区域图形204的宽度均与相邻的间隙区域图形206的宽度不相同的数值。
在一个实施例中，所述光刻版200上的光栅图形单元202包括4个膜层保留区域图形204，且至少有两个所述膜层保留区域图形的宽度不相同。
在一个实施例中，光刻版200上的光栅图形单元202中膜层保留区域图形204和/或间隙区域图形206的宽度大于等于0.5微米且小于等于2微米，例如1微米，1.5微米等。
在一个实施例中，光刻版200上的光栅图形单元202中膜层保留区域图形204和/或间隙区域图形206的宽度为大于等于0.5微米且小于等于2微米的不同数值，例如膜层保留区域图形204和/或间隙区域图形206的宽度包括1.2微米、1.3微米、1.5微米；或包括1微米、1.2微米、1.3微米、1.5微米；或包括1微米、1.1微米、1.3微米、1.5微米等。
在一个实施例中，光刻版200上的光栅图形单元202中膜层保留区域图形204和/或间隙区域图形206的宽度为大于等于0.5微米且小于等于2微米的同一个数值，例如膜层保留区域图形204和/或间隙区域图形206的宽度包括1微米、1.1微米、1.2微米、1.3微米、1.4微米、1.5微米、1.6微米等。
如图3所示，在一个实施例中，光刻版200上的光栅图形单元202中膜层保留区域图形204的宽度之和与间隙区域图形206的宽度之和之间的差值大于等于0微米且小于等于1微米。
如图3所示，在一个实施例中，膜层保留区域图形204的宽度之和与间隙区域图形206的宽度之和相加等于8微米，即光栅图形单元的宽度T1＝8微米。膜层保留区域图形204的宽度之和与间隙区域图形206的宽度之和(即光栅图形单元的周期)与1阶衍射光的反射方向有关，因此光栅图形单元的周期由LSA对位系统的衍射光传感器的位置决定。
在一个实施例中，光栅图形单元202中膜层保留区域图形204的总宽度与间隙区域图形206的总宽度相等，均为4微米。
在一个实施例中光栅图单元形202中膜层保留区域图形204的总宽度与间隙区域图形206的总宽度相差1微米，例如膜层保留区域图形204的总宽度为5微米、间隙区域图形206的总宽度为3微米，或者膜层保留区域图形204的总宽度为3微米、间隙区域图形206的总宽度为5微米。
在一个实施例中，光栅图形单元202中膜层保留区域图形204与间隙区域图形206的总宽度均为4微米，间隙区域图形量与所述膜层保留区域图形的数量均为3，光栅图形单元202中膜层保留区域图形204和间隙区域图形206的宽度依次为1微米、1微米、2微米、1微米、1微米、2微米；或者光栅图形单元202中膜层保留区域图形204和间隙区域图形206的宽度依次为2微米、1微米、1微米、2微米、1微米、1微米；或者光栅图形单元202中膜层保留区域图形204和间隙区域图形206的宽度依次为1.5微米、1.5微米、1微米、1.5微米、1.5微米、1微米；或者光栅图形单元202中膜层保留区域图形204和间隙区域图形206的宽度依次为1微米、1.5微米、1.5微米、1微米、1.5微米、1.5微米。
在一个实施例中，光栅图形单元202中膜层保留区域图形204与间隙区域图形206的总宽度均为4微米，间隙区域图形量与所述膜层保留区域图形的数量均为4，光栅图形单元202中膜层保留区域图形204和间隙区域图形206的宽度依次为1微米、1微米、0.5微米、1微米、0.5微米、1微米、2微米、1微米；或者光栅图形单元202中膜层保留区域图形204和间隙区域图形206的宽度依次为1微米、2微米、25微米、0.5微米、1微米、0.5微米、1微米、1微米；或者光栅图形单元202中膜层保留区域图形204和间隙区域图形206的宽度依次为1微米、1微米、1微米、1微米、1微米、1微米、1微米、1微米。
上述光刻版，包括多个用于光刻对位的光栅图形单元，所述光栅图形单元包括多个膜层保留区域图形，所述膜层保留区域图形为所述光栅图形单元中的薄膜保留区域，至少有一个所述膜层保留区域图形的宽度与其余所述膜层保留区域图形的宽度不同；多个间隙区域图形，所述间隙区域图形为所述光栅图形单元中的薄膜去除区域，所述间隙区域图形与所述膜层保留区域图形间隔排列，所述间隙区域图形的数量与所述膜层保留区域图形的数量相同，且大于等于2；其中，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，所述光栅图形单元的宽度为所述多个膜层保留区域图形和所述多个间隙区域图形的宽度之和。与传统的光刻版上的光栅图形单元相比，本申请中光刻版上的光栅图形单元中的间隙区域图形与所述膜层保留区域图形间隔排列，间隙区域图形与所述膜层保留区域图形的数量相同，且大于等于2，至少有一个膜层保留区域图形的宽度与其余膜层保留区域图形的宽度不同，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，制作工艺的波动对晶圆上光栅图形单元形貌的影响较小，光栅图形单元的形貌更易控制且均匀性更好，在后续工艺完成后不易生成填充不足的光栅图形单元，可以较大程度的减小光刻工艺的返工率，降低生产成本。
如图4所示，在一个实施例中，提供一种光刻版，包括用于光刻对位的标记图形单元302,标记图形单元302包括X行、Y列光栅图形单元，所述光栅图形单元为上述任一项所述的光栅图形单元202，X为大于等于2的奇数，Y为大于等于2的整数。
在一个实施例中，所述光刻版上的标记图形单元302包括5行、7列光栅图形单元，相邻两列光栅图形单元304的同一侧边之间的间距d1为20微米。
在一个实施例中，所述光刻版上的标记图形单元302包括7行、7列光栅图形单元，相邻两列光栅图形单元304的同一侧边之间的间距d1为20微米。在其他实施例中，根据需要设置光刻版上的光栅图形单元的行数和列数，只要满足X为大于等于2的奇数，Y为大于等于2的整数即可。
如图4所示，在一个实施例中，光刻版300上的标记图形单元302中X行、Y列光栅图形单元沿光刻版300的宽度方向间隔排列。
在另一个实施例中，光刻版300上的标记图形单元302中X行、Y列光栅图形单元沿光刻版300的长度方向间隔排列。
上述光刻版，包括用于光刻对位的标记图形单元,所述标记图形单元包括X行、Y列光栅图形单元，所述光栅图形单元为上述任一项所述的光栅图形单元，X为大于等于2的奇数，Y为大于等于2的整数。与传统的光刻版上的标记图形单元相比，本申请中光刻版上构成标记图形单元的光栅图形单元中的间隙区域图形与所述膜层保留区域图形间隔排列，间隙区域图形与所述膜层保留区域图形的数量相同，且大于等于2，至少有一个膜层保留区域图形的宽度与其余膜层保留区域图形的宽度不同，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，制作工艺的波动对晶圆上标记图形单元中的光栅图形单元形貌的影响较小，标记图形单元的形貌更易控制且均匀性更好，在后续工艺完成后不易生成填充不足的光刻对位的标记图形单元，可以较大程度的减小光刻工艺的返工率，降低生产成本。
如图5所示，在一个实施例中，提供一种集成电路的制造方法，包括：
S102，获取衬底，所述衬底上形成有第一薄膜。
在一个实施例中，所述第一薄膜至少包括半导体薄膜、绝缘薄膜、金属薄膜、抗反射层薄膜中的一种。
在一个实施例中，所述衬底为半导体元素形成的衬底，例如单晶、多晶或是非晶体结构的硅衬底或硅锗衬底。
在一个实施例中，所述衬底为混合的半导体结构衬底，例如碳化硅衬底、锑化铟衬底、砷化铟衬底、磷化铟衬底、砷化镓衬底、锑化镓衬底、合金半导体结构衬底或其组合衬底。
在一个实施例中，所述衬底包括绝缘体上硅衬底(SOI衬底)。
在一个实施例中，所述衬底上还形成有外延层薄膜、掩埋层的单层或多层结构薄膜。
在一个实施例中，所述绝缘薄膜包括多种形式生长的绝缘的二氧化硅薄膜，例如BPSG，PSG，FSG，USG，TEOS，热氧化二氧化硅薄膜，湿氧化二氧化硅薄膜，富硅二氧化硅(SRO)薄膜，其它多层膜组合薄膜、例如USG与BPSG的组合薄膜、USG与PSG的组合薄膜等。
在一个实施例中，所述半导体薄膜包括半导体元素形成的薄膜，例如多晶硅薄膜。
在一个实施例中，所述绝缘薄膜包括氮化硅薄膜、碳化硅薄膜。
在一个实施例中，所述第一薄膜包括外延层薄膜、掩埋层的多层结构薄膜。
在一个实施例中，所述第一薄膜包括由抗反射层和硬掩模层构成的复合结构薄膜。
S104，在第一薄膜上形成光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜的光刻图形单元。
使用上述任一项所述的包括光刻对位的标记图形单元的光刻版对第一薄膜上形成的光刻胶进行光刻，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜。
S106，刻蚀得到由膜层保留区域图形和间隙区域图形构成的光栅图形单元。
刻蚀光刻胶露出的间隙区域图形的第一薄膜，得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元，且刻蚀后得到的膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差。
在一个实施例中，步骤S106是在晶圆划片道形成由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元。
S108，在第一薄膜上生长形成衍射光栅的第二薄膜。
在所述第一薄膜上形成第二薄膜，所述第一薄膜的膜层保留区域图形和间隙区域图形上的第二薄膜受所述高度差影响使得第二薄膜上表面形成衍射光栅。
在一个实施例中，第二薄膜包括化学气相沉积形成的氧化层薄膜、钨金属薄膜；物理气相沉积形成的金属薄膜，例如钨金属薄膜、铝金属薄膜；外延薄膜；复合结构的薄膜，例如钛氮化钛薄膜、氧化层钛氮化钛薄膜等。
S110，通过所述衍射光栅进行光刻对位，对所述第二薄膜上形成的光刻胶进行光刻并对所述第二薄膜进行刻蚀。
在一个实施例中，通过所述衍射光栅进行光刻对位的步骤之前，还包括对所述第二薄膜上表面进行化学机械抛光平坦化处理的步骤。通过化学机械抛光平坦化处理使得第二薄膜的形貌变得光滑稳定，增加了对位的稳定性。
在一个实施例中，通过所述衍射光栅进行光刻对位的步骤是通过LSA系统进行的。
如图6所示，在一个实施例中，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上的步骤还包括：光刻完成后的光刻胶覆盖在相邻两列光栅图形单元之间的第一薄膜上，即光刻完成后的光刻胶覆盖在相邻两列光栅图形单元之间的区域402的第一薄膜上。通过步骤S106刻蚀光刻胶露出的间隙区域图形的第一薄膜，得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元，且刻蚀后得到的膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差，同时相邻两列光栅图形单元之间区域402的第一薄膜得以保留，相邻两列光栅图形单元之间区域402的第一薄膜与高于间隙区域图形的膜层保留区域图形的第一薄膜一起构成标记图形单元，图6为一实施例中晶圆表面的标记图形单元的俯视图。
如图7所示，为晶圆表面的标记图形单元的俯视图，在一个实施例中，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜的步骤还包括：光刻完成后的光刻胶露出相邻两列光栅图形单元之间的第一薄膜，即光刻完成后的光刻胶露出相邻两列光栅图形单元之间的区域502的第一薄膜。刻蚀光刻胶露出的间隙区域图形的第一薄膜的步骤还包括：刻蚀光刻胶露出的相邻两列光栅图形单元之间的第一薄膜。通过步骤S106刻蚀光刻胶露出的间隙区域图形的第一薄膜，得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元，且刻蚀后得到的膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差，同时相邻两列光栅图形单元之间区域502的第一薄膜被刻蚀掉，相邻两列光栅图形单元之间区域502与间隙区域图形一起构成标记图形单元，如图7为一实施例中晶圆表面的标记图形单元的俯视图。
图6或图7中的部分光栅图形单元沿虚线B或B’的剖面图如图8所示。一个光栅图形单元包括多个膜层保留区域图形204(line)和多个间隙区域图形206(space)，一个光栅中膜层保留区域图形204(line)和间隙区域图形206(space)的数量相同。
一种集成电路的制造方法，包括：获取衬底，所述衬底上形成有第一薄膜。使用上述任一项所述的包括光刻对位的标记图形单元的光刻版对第一薄膜上形成的光刻胶进行光刻，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜。刻蚀光刻胶露出的间隙区域图形的第一薄膜，得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元，且刻蚀后得到的膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差。在所述第一薄膜上形成第二薄膜，所述第一薄膜的膜层保留区域图形和间隙区域图形上的第二薄膜受所述高度差影响使得第二薄膜上表面形成衍射光栅。通过所述衍射光栅进行光刻对位，对所述第二薄膜上形成的光刻胶进行光刻并对所述第二薄膜进行刻蚀。本申请中使用任一项包括光刻对位的标记图形单元的光刻版，且标记图形单元包括X行、Y列光栅图形单元，使得刻蚀第一薄膜形成的光栅图形单元中的间隙区域图形与所述膜层保留区域图形间隔排列，膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差；形成高度差；所述膜层保留区域图形和间隙区域图形的数量相同，且大于等于2，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，制作工艺的波动对晶圆上光栅图形单元的形貌的影响较小，光栅图形单元的形貌更易控制且均匀性更好，在形成第二薄膜后不易生成填充不足的光栅图形单元，可以较大程度的减小光刻工艺的返工率，降低生产成本。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种光刻版，包括多个用于光刻对位的光栅图形单元,其特征在于，所述光栅图形单元包括：
多个膜层保留区域图形，所述膜层保留区域图形为所述光栅图形单元中的薄膜保留区域，至少有一个所述膜层保留区域图形的宽度与其余所述膜层保留区域图形的宽度不同；
多个间隙区域图形，所述间隙区域图形为所述光栅图形单元中的薄膜去除区域，所述间隙区域图形与所述膜层保留区域图形间隔排列，所述间隙区域图形的数量与所述膜层保留区域图形的数量相同，且大于等于2；
其中，所述间隙区域图形的最大宽度小于所述光栅图形单元的宽度的一半，所述光栅图形单元的宽度为所述多个膜层保留区域图形和所述多个间隙区域图形的宽度之和。
2.根据权利要求1所述的光刻版，其特征在于，所述光栅图形单元包括3个所述膜层保留区域图形，且有两个所述膜层保留区域图形的宽度相同。
3.根据权利要求1所述的光刻版，其特征在于，所述光栅图形单元中存在大于等于一个所述膜层保留区域图形的宽度与相邻一侧的所述间隙区域图形的宽度相同。
4.根据权利要求1所述的光刻版，其特征在于，所述光栅图形单元中所述膜层保留区域图形的宽度均与相邻的所述间隙区域图形的宽度不相同。
5.根据权利要求1所述的光刻版，其特征在于，所述光栅图形单元包括4个所述膜层保留区域图形，且至少有两个所述膜层保留区域图形的宽度不相同。
6.根据权利要求1所述的光刻版，其特征在于，所述光栅图形单元中所述膜层保留区域图形和/或所述间隙区域图形的宽度大于等于0.5微米且小于等于2微米。
7.根据权利要求1所述的光刻版，其特征在于，所述光栅图形单元的宽度等于8微米。
8.根据权利要求1所述的光刻版，其特征在于，所述光栅图形单元中所述膜层保留区域图形的宽度之和与所述间隙区域图形的宽度之和之间的差值大于等于0微米且小于等于1微米。
9.一种光刻版，包括用于光刻对位的标记图形单元,所述标记图形单元包括X行、Y列光栅图形单元，其特征在于，所述光栅图形单元为权利要求1-8任一项所述的光栅图形单元，X为大于等于2的奇数，Y为大于等于2的整数。
10.根据权利要求9所述的光刻版，其特征在于，所述标记图形单元包括5行、7列光栅图形单元或7行、7列光栅图形单元，相邻两列光栅图形单元的同一侧边之间的间距为20微米。
11.一种集成电路的制造方法，包括：
获取衬底，所述衬底上形成有第一薄膜；
使用如权利要求9或10所述的光刻版对第一薄膜上形成的光刻胶进行光刻，光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜；
刻蚀光刻胶露出的间隙区域图形的第一薄膜，得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元，且刻蚀后得到的膜层保留区域图形高于间隙区域图形，膜层保留区域图形与间隙区域图形之间形成高度差；
在所述第一薄膜上形成第二薄膜，所述第一薄膜的膜层保留区域图形和间隙区域图形上的第二薄膜受所述高度差影响使得第二薄膜上表面形成衍射光栅；
通过所述衍射光栅进行光刻对位，对所述第二薄膜上形成的光刻胶进行光刻并对所述第二薄膜进行刻蚀。
12.根据权利要求11所述的制造方法，其特征在于，所述通过所述衍射光栅进行光刻对位的步骤是通过LSA系统进行的；所述得到由膜层保留区域图形和间隙区域图形构成的形成标记图形单元的光栅图形单元的步骤是在划片道形成所述光栅图形单元。
13.根据权利要求11所述的制造方法，其特征在于，所述光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上的步骤还包括：
光刻完成后的光刻胶覆盖在相邻两列光栅图形单元之间的第一薄膜上；
或所述光刻完成后的光刻胶覆盖在膜层保留区域图形的第一薄膜上，露出间隙区域图形的第一薄膜的步骤还包括：
光刻完成后的光刻胶露出相邻两列光栅图形单元之间的第一薄膜；
刻蚀光刻胶露出的间隙区域图形的第一薄膜的步骤还包括：
刻蚀光刻胶露出的相邻两列光栅图形单元之间的第一薄膜。
CN202010328994.5A 2020-04-23 2020-04-23 光刻版及集成电路的制造方法 Pending CN113552767A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010328994.5A CN113552767A (zh) 2020-04-23 2020-04-23 光刻版及集成电路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010328994.5A CN113552767A (zh) 2020-04-23 2020-04-23 光刻版及集成电路的制造方法

Publications (1)

Publication Number Publication Date
CN113552767A true CN113552767A (zh) 2021-10-26

Family

ID=78101162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010328994.5A Pending CN113552767A (zh) 2020-04-23 2020-04-23 光刻版及集成电路的制造方法

Country Status (1)

Country Link
CN (1) CN113552767A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02293748A (ja) * 1989-05-08 1990-12-04 Matsushita Electron Corp マスクならびにマスクとウエーハとの位置合わせ方法
CN102520594A (zh) * 2003-07-11 2012-06-27 Asml荷兰有限公司 用于对准或重叠的标记结构，限定它的掩模图案及使用该掩模图案的光刻投影装置
CN105549138A (zh) * 2016-03-11 2016-05-04 中国科学院微电子研究所 七级衍射光栅结构及其制备方法、晶圆光刻对准方法
CN105573049A (zh) * 2014-11-07 2016-05-11 西南科技大学 一种接近式纳米光刻双光栅自动对准标记
CN105607435A (zh) * 2016-03-11 2016-05-25 中国科学院微电子研究所 五级衍射光栅结构及其制备方法、晶圆光刻对准方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02293748A (ja) * 1989-05-08 1990-12-04 Matsushita Electron Corp マスクならびにマスクとウエーハとの位置合わせ方法
CN102520594A (zh) * 2003-07-11 2012-06-27 Asml荷兰有限公司 用于对准或重叠的标记结构，限定它的掩模图案及使用该掩模图案的光刻投影装置
CN105573049A (zh) * 2014-11-07 2016-05-11 西南科技大学 一种接近式纳米光刻双光栅自动对准标记
CN105549138A (zh) * 2016-03-11 2016-05-04 中国科学院微电子研究所 七级衍射光栅结构及其制备方法、晶圆光刻对准方法
CN105607435A (zh) * 2016-03-11 2016-05-25 中国科学院微电子研究所 五级衍射光栅结构及其制备方法、晶圆光刻对准方法

Similar Documents

Publication Publication Date Title
JP3343026B2 (ja) 半導体集積回路およびその製造方法
US8143731B2 (en) Integrated alignment and overlay mark
US5786267A (en) Method of making a semiconductor wafer with alignment marks
US6888260B2 (en) Alignment or overlay marks for semiconductor processing
US6407396B1 (en) Wafer metrology structure
US8804100B2 (en) Method and system for calibrating exposure system for manufacturing of integrated circuits
US20100052191A1 (en) Metrology Mark with Elements Arranged in a Matrix, Method of Manufacturing Same and Alignment Method
US20140278213A1 (en) Overlay Sampling Methodology
US8692393B2 (en) Alignment mark design for semiconductor device
US6566157B2 (en) Alignment marks and method of forming the same
US7325224B2 (en) Method and system for increasing product yield by controlling lithography on the basis of electrical speed data
JP4264075B2 (ja) 不透明なゲート層の位置合わせ用マーカ、このようなマーカの製作方法、及びリソグラフィ機器でのこのようなマーカの使用
CN113555345B (zh) 半导体标记及其形成方法
US20070194466A1 (en) Overlay measurement mark and pattern formation method for the same
JP2003203841A (ja) 評価方法、製造条件補正方法及び半導体装置の製造方法
US20200103763A1 (en) Overlay mark and method of fabricating the same
US7736844B2 (en) Overlay mark and method of forming the same
US9230917B2 (en) Method of processing a carrier with alignment marks
CN113552767A (zh) 光刻版及集成电路的制造方法
KR100849358B1 (ko) 반도체 소자의 정렬키 제조방법
CN109509738B (zh) 在晶片上制造对准标记的方法以及对准标记的结构
US5990540A (en) Semiconductor device and method for manufacturing the same
CN101504510A (zh) 进行光刻工艺的方法
US20020051914A1 (en) Method of forming alignment marks for photolithographic processing
US9978625B2 (en) Semiconductor method and associated apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination