CN113540083A - 一种场效应晶体管器件及其控制方法 - Google Patents

一种场效应晶体管器件及其控制方法 Download PDF

Info

Publication number
CN113540083A
CN113540083A CN202110764781.1A CN202110764781A CN113540083A CN 113540083 A CN113540083 A CN 113540083A CN 202110764781 A CN202110764781 A CN 202110764781A CN 113540083 A CN113540083 A CN 113540083A
Authority
CN
China
Prior art keywords
region
drain
gate
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110764781.1A
Other languages
English (en)
Other versions
CN113540083B (zh
Inventor
埃里克·布劳恩
詹姆斯·阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN113540083A publication Critical patent/CN113540083A/zh
Application granted granted Critical
Publication of CN113540083B publication Critical patent/CN113540083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

公开了场效应晶体管器件及其制造方法。场效应晶体管器件包括具有第一导电类型的衬底、具有第二导电类型的第一漏极区、位于衬底上方并和第一漏极区接触的第一漏极接触、具有第二导电类型的第二漏极区、位于衬底上方并和第二漏极区接触的第二漏极接触、具有第二导电类型的源极区、位于衬底上方并和源极区相接触的源极接触、位于源极区和第一漏极区之间的第一栅极区、位于源极区和第二漏极区之间的第二栅极区。

Description

一种场效应晶体管器件及其控制方法
技术领域
本发明的实施例涉及一种半导体器件，更具体地说，尤其涉及一种场效应晶体管(FET)器件。
背景技术
开关电源中通常包括一个或多个场效应晶体管(FET)，它们具有独立的栅极驱动器。如图1所示，场效应晶体管101耦接至驱动器集成电路(IC)102。场效应晶体管101具有栅极端子Gate、源极端子Source、以及漏极端子Drain。栅极端子Gate耦接至驱动IC102以接收电压Vg。源极端子Source耦接至驱动IC102以接收电压Vs。
然而，存在于驱动路径上的寄生参数(例如，从电压Vg到栅极端子Gate的寄生参数，以及从Vs到源极端子Source的寄生参数)可能对场效应晶体管101的开关产生不利影响。存在于驱动路径上的寄生参数例如包括在驱动器IC102和场效应晶体管101的栅极端子Gate之间的寄生阻抗103，以及在在驱动器IC102和场效应晶体管101的源极端子Source之间的寄生阻抗104。寄生阻抗103和104会对场效应晶体管101产生不利的影响，例如减慢开关过程，从而导致开关损耗增加以及效率降低，在开关过程中产生振铃，从而产生电磁干扰，在栅极端子Gate上的应力增加，或者在场效应晶体管101关断之后又错误的将其开通。
发明内容
为解决上述技术问题，本发明提供一种效应晶体管器件及其制造方法。
根据本发明的实施例，提出了一种场效应晶体管器件，具有漏极端子、源极端子、第一栅极端子、以及第二栅极端子，所述场效应晶体管器件包括：衬底，具有第一导电类型；第一漏极条块布局，包括具有第二导电类型的第一漂移区，以及具有第二导电类型的第一漏极区；第二漏极条块布局，包括具有第二导电类型的第二漂移区，以及具有第二导电类型的第二漏极区；多个重复的源极条块布局，每个源极条块布局包括具有第二导电类型的源极区以及具有第一导电类型的体区，所述多个重复的源极条块布局中的至少一个位于第一漏极条块布局和第二漏极条块布局之间；第一漏极接触，位于衬底的上方，并和第一漏极区接触，所述第一漏极接触连接至场效应晶体管器件的漏极端子；第二漏极接触，位于衬底的上方，并和第二漏极区接触，所述第二漏极接触连接至场效应晶体管器件的第一栅极端子；源极接触，位于衬底的上方，并和源极区以及体区接触，所述源极接触连接至场效应晶体管器件的源极端子；第一栅极区，位于衬底的上方，并位于源极区和第一漏极区之间，所述第一栅极区连接至场效应晶体管器件的第一栅极端子；第二栅极区，位于衬底的上方，并位于源极区和第二漏极区之间，所述第二栅极区连接至场效应晶体管器件的第二栅极端子。
根据本发明的实施例，还提出了一种场效应晶体管器件，包括：衬底，具有第一导电类型；第一漏极区，具有第二导电类型；第一漏极接触，位于衬底的上方并和第一漏极区相接触，所述第一漏极接触连接至场效应晶体管器件的漏极端子；第二漏极区，具有第二导电类型；第二漏极接触，位于衬底的上方并个第二漏极区相接触，所述第二漏极接触连接至场效应晶体管器件的第一栅极端子；源极区，具有第二导电类型，所述源极区位于第一漏极区和第二漏极区之间；源极接触，位于衬底的上方并和源极区相接触，所述源极接触连接至场效应晶体管器件的源极端子；第一栅极区，位于源极区和第一漏极区之间，所述第一栅极区连接至场效应晶体管器件的第一栅极端子；以及第二栅极区，位于源极区和和第二漏极区之间，所述第二栅极区连接至场效应晶体管器件的第二栅极端子。
根据本发明的实施例，还提出了一种制造场效应晶体管器件的方法，包括：形成衬底；在衬底中形成体区、第一漂移区、以及第二漂移区；在第一漂移区形成第一漏极区，在第二漂移区形成第二漏极区，以及在体区形成源极区；在衬底的上方形成和源极区相接触的源极接触、和第一漏极区相接触的第一漏极接触、以及和第二漏极区相接触的第二漏极接触；在第一漏极区和源极区之间形成第一栅极区，以及在第二漏极区和源极区之间形成第二栅极区；以及形成连接至第一漏极接触的漏极端子、连接至源极接触的源极端子、连接至第一栅极区和第二漏极接触的第一栅极端子、以及连接至第二栅极区的第二栅极端子。
附图说明
为了更好的理解本发明，将根据以下附图对本发明进行详细描述。其中相同的元件具有相同的附图标记。以下附图仅用于说明，不一定按实际比例绘制。
图1示出了具有独立的栅极驱动器的场效应晶体管电路10；
图2-3示出了根据本发明一实施例的场效应晶体管器件20的剖视图；
图4示出了根据本发明一实施例的场效应晶体管器件20的电路框图；
图5-6示出了根据本发明其它实施例的场效应晶体管器件20的剖视图；
图7示出了根据本发明一实施例的制造场效应晶体管器件的方法流程图70。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。说明书和权利要求书中的术语“左”、“右”、“内”、“外”、“前”、“后”、“上”、“下”、“上”、“下”、“上”、“下”、“上”、“下”等，用于描述目的，不一定用于描述永久相对位置。应当理解，这样使用的术语在适当的情况下是可互换的，使得本文所描述的技术的实施例能够在除本文所示或以其他方式描述的以外的其他方向上操作。
为了减小场效应晶体管的栅极路径噪声引起的不利影响，根据本发明实施例的场效应晶体管器件使用相同的掩膜集和处理步骤，将功率场效应晶体管和下拉场效应晶体管集成在同一芯片上。
图2-3示出了根据本发明一实施例的场效应晶体管器件20的剖视图。
场效应晶体管器件20在具有第一导电类型的衬底201(如“P-”)中形成。场效应晶体管器件20包括条块式的布局，源极和漏极条块交替排列。通常，传统的场效应晶体管器件由相同结构的重复的漏极条块组成。然而，作为图2所示的一个实施例，本发明所示的场效应晶体管器件20包括漏极条块布局320、漏极条块布局330，以及多个重复的源极条块布局310。漏极条块布局320和漏极条块布局330具有不同的布局尺寸。至少一个源极条块布局310位于漏极条块布局320和漏极条块布局330之间。在一个实施例中，漏极条块布局330的尺寸小于漏极条块布局320的尺寸。在一个实施例中，漏极条块布局320和源极条块布局310共同形成功率场效应晶体管，并且漏极条块布局330和源极条块布局310共同形成下拉场效应管。在一个实施例中，在衬底201中形成的具有第一导电类型的掩埋层202(如“P”)，用于隔离漏极条块布局320和漏极条块布局330。
如图3所示，每个源极条块布局310包括具有第二导电类型的源极区211(如“N+”)和具有第一导电类型的体区，其中第二导电类型和第一导电类型相反。在一个实施例中，体区包括第一区域212(“P+”)、第二区域205(“P-”)、和第三区域204(“P”)。在一个实施例中，源极区211具有分别分布在体区两侧的第一部分和第二部分，例如第一区域212在中间，源极区211的第一部分和第二部分分别位于第一区域212的两侧。漏极条块布局320包括具有第二导电类型的漂移区203(“N”)和形成于漂移区203的具有第二导电类型的漏极区207(“N+”)。漏极区330包括具有第二导电类型的漂移区206(“N”)和形成于漂移区206的具有第二导电类型的漏极区217(“N+”)。在一个实施例中，漂移区203比漂移区206宽。
场效应晶体管器件20进一步包括由栅极氧化物209和栅极多晶硅210组成的第一栅极区。第一栅极区横向位于漏极区207和源极区211之间，以便在第一栅极区下建立沟道。在一个实施例中，栅极氧化物209和源极区211相接触。在一个实施例中，栅极氧化物209位于漂移区203的一部分、体区的一部分、以及源极区211的一部分之上，并且栅极多晶硅210位于栅极氧化物209的上方。场效应晶体管器件20进一步包括由栅极氧化物215和栅极多晶硅216组成的第二栅极区。第二栅极区横向位于漏极区217和源极区211之间，以便在第二栅极区下建立沟道。在一个实施例中，栅极氧化物215和源极区211相接触。在一个实施例中，栅极氧化物215位于漂移区206的一部分、体区的一部分、以及源极区211的一部分之上，并且栅极多晶硅216位于栅极氧化物215的上方。
在一个实施例中，栅极多晶硅210耦接到栅极端子Gate，以及栅极多晶硅216耦接到栅极端子GateB。漏极区207上方的漏极接触208耦接到漏极端子Drain。第一区域212和源极区211上方的源极接触214耦接到源极端子Source。漏极区217上方的漏极接触218耦接到栅极端子Gate。在一个实施例中，漏极接触208、漏极接触218和源极接触214包括硅化物。
图4示出了根据本发明一实施例的场效应晶体管器件20的电路框图。如图4所示，场效应晶体管器件20包括功率场效应管器件22和下拉场效应管器件23。功率场效应管器件22包括耦接到漏极端子Drain的漏极221、耦接到栅极端子Gate的栅极222、耦接到源极端子Source的源极223和体234。
在一个实施例中，下拉场效应晶体管23具有与功率场效应晶体管22相同的器件结构，但是下拉场效应晶体管23具有更小的器件布局。在一个实施例中，如图2所示，第二栅极区的横向宽度Lg2小于第一栅极区的横向宽度Lg1，和/或从漏极区217的边缘到栅极氧化物215的边缘的空间Ld2小于从漏极区207的边缘到栅极氧化物209的边缘的空间Ld1。
在一个实施例中，功率场效应晶体管22包括多个功率场效应晶体管单元。每个功率场效应晶体管单元由漏极区207、源极区211、体区、栅极氧化物209和栅极多晶硅210组成。下拉场效应晶体管23包括多个下拉场效应晶体管单元。每个下拉场效应晶体管单元由漏极区217、源极区211、体区、漏极接触218、源极接触214、栅极氧化物215、和栅极多晶硅216组成。功率场效应晶体管单元和下拉场效应晶体管单元具有共同的衬底和源极条块布局。
本发明实施例的场效应晶体管器件20不需要额外的掩膜，从而在一块芯片上集成功率场效应晶体管22和下拉场效应晶体管23时，对总芯片尺寸具有较小的影响，因为下拉场效应晶体管23的电导和面积通常比功率场效应管22小好几个数量级。
图5-6示出了根据本发明其它实施例的场效应晶体管器件20的剖视图。如图5-6所示，下拉场效应晶体管23分成许多小块，即许多小单元，例如分布成许多小的漏极条块布局330。每个下拉场效应晶体管单元保护功率场效应晶体管22的相应的局部部分，从而降低下拉场效应晶体管23和功率场效应晶体管22之间的内部寄生阻抗，从而获得更快的相应时间和更好的静电保护。因此，场效应晶体管器件20在快速开关和振铃期间可以具有显著不同的栅极电压和/或源极电压。
图7示出了根据本发明一实施例的制造场效应晶体管器件的方法流程图70，包括步骤S71-S76。
在步骤S71，形成衬底。在一个实施例中，在衬底中形成掩埋层。
在步骤S72，在衬底中形成体区、第一漂移区和第二漂移区。
在步骤S73，在第一漂移区中形成第一漏极区，在第二漂移区中形成第二漏极区，以及在体区中形成源极区。
在步骤S74，在衬底上方形成与源极区和体区相接触的源极接触，在衬底上方形成与第一漏极区接触的第一漏极接触，以及在衬底上方形成与第二漏极区接触的第二漏极接触。
在步骤S75,在第一漏极区和源极区之间形成第一栅极区，并且在第二漏极区和源极区之间形成第二栅极区。在一个实施例中，第一栅极区的横向宽度大于第二栅极区的横向宽度。在一个实施例中，从第一漏极区边缘到第一栅极区边缘的空间大于从第二漏极区边缘到第二栅极区边缘的空间。在一个实施例中，第一栅极区包括第一栅极氧化物和第一栅极多晶硅，并且第一栅极氧化物接触源极区。在一个实施例中，第二栅极区包括第二栅极氧化物和第二栅极多晶硅，并且第二栅极氧化物接触源极区。
在步骤S76，形成连接到第一漏极接触的漏极端子，形成连接到源极接触的源极端子，形成连接到第一栅极区和第二漏极接触的第一栅极端子，以及形成连接到第二栅极区的第二栅极端子。
注意，在上述方法中，如图7所示的步骤也可以用不同的顺序来实现。例如，可以同时执行两个连续的步骤，或者有时以相反的顺序来执行上述步骤。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (20)

1.一种场效应晶体管器件，具有漏极端子、源极端子、第一栅极端子、以及第二栅极端子，所述场效应晶体管器件包括：
衬底，具有第一导电类型；
第一漏极条块布局，包括具有第二导电类型的第一漂移区，以及具有第二导电类型的第一漏极区；
第二漏极条块布局，包括具有第二导电类型的第二漂移区，以及具有第二导电类型的第二漏极区；
多个重复的源极条块布局，每个源极条块布局包括具有第二导电类型的源极区以及具有第一导电类型的体区，所述多个重复的源极条块布局中的至少一个位于第一漏极条块布局和第二漏极条块布局之间；
第一漏极接触，位于衬底的上方，并和第一漏极区接触，所述第一漏极接触连接至场效应晶体管器件的漏极端子；
第二漏极接触，位于衬底的上方，并和第二漏极区接触，所述第二漏极接触连接至场效应晶体管器件的第一栅极端子；
源极接触，位于衬底的上方，并和源极区以及体区接触，所述源极接触连接至场效应晶体管器件的源极端子；
第一栅极区，位于衬底的上方，并位于源极区和第一漏极区之间，所述第一栅极区连接至场效应晶体管器件的第一栅极端子；
第二栅极区，位于衬底的上方，并位于源极区和第二漏极区之间，所述第二栅极区连接至场效应晶体管器件的第二栅极端子。
2.如权利要求1所述的场效应晶体管器件，其中第一漏极条块布局的尺寸小于第二漏极条块布局的尺寸。
3.如权利要求1所述的场效应晶体管器件，其中第一栅极区的横向宽度大于第二栅极区的横向宽度。
4.如权利要求1所述的所述的场效应晶体管器件，其中从第一漏极区边缘到第一栅极区边缘的空间大于从第二漏极区边缘到第二栅极区边缘的空间。
5.如权利要求1所述的场效应晶体管器件，包括多个功率场效应晶体管单元和多个下拉场效应晶体管单元，其中每个功率场效应晶体管单元包括第一漏极条块布局、源极条块布局、体区、以及第一栅极区，每个下拉场效应晶体管单元包括第二漏极条块布局、源极条块布局、体区、以及第二栅极区。
6.如权利要求1所述的场效应晶体管器件，进一步包括在衬底中形成的具有第一导电类型的掩埋层，其中第一漏极条块布局、第二漏极条块布局、以及多个重复的源极条块布局位于所述掩埋层的上方。
7.如权利要求1所述的场效应晶体管器件，其中第一栅极区包括第一栅极氧化物和第一栅极多晶硅，第二栅极区包括第二栅极氧化物和第二栅极多晶硅。
8.如权利要求7所述的场效应晶体管器件，其中所述源极区进一步包括分别分布在体区两侧的第一部分和第二部分，第一栅极氧化物和所述第一部分相接触，以及第二栅极氧化物和所述第二部分相接触。
9.一种场效应晶体管器件，包括：
衬底，具有第一导电类型；
第一漏极区，具有第二导电类型；
第一漏极接触，位于衬底的上方并和第一漏极区相接触，所述第一漏极接触连接至场效应晶体管器件的漏极端子；
第二漏极区，具有第二导电类型；
第二漏极接触，位于衬底的上方并个第二漏极区相接触，所述第二漏极接触连接至场效应晶体管器件的第一栅极端子；
源极区，具有第二导电类型，所述源极区位于第一漏极区和第二漏极区之间；
源极接触，位于衬底的上方并和源极区相接触，所述源极接触连接至场效应晶体管器件的源极端子；
第一栅极区，位于源极区和第一漏极区之间，所述第一栅极区连接至场效应晶体管器件的第一栅极端子；以及
第二栅极区，位于源极区和和第二漏极区之间，所述第二栅极区连接至场效应晶体管器件的第二栅极端子。
10.如权利要求9所述的场效应晶体管器件，其中第一栅极区的横向宽度大于第二栅极区的横向宽度。
11.如权利要求9所述的场效应晶体管器件，其中从第一漏极区边缘到第一栅极区边缘的空间大于从第二漏极区边缘到第二栅极区边缘的空间。
12.如权利要求9所述的场效应晶体管器件，其中第一栅极区包括第一栅极氧化物和第一栅极多晶硅，第二栅极区包括第二栅极氧化物和第二栅极多晶硅。
13.如权利要求12所述的场效应晶体管器件，其中所述源极区进一步包括分别分布在体区两侧的第一部分和第二部分，第一栅极氧化物和所述第一部分相接触，以及第二栅极氧化物和所述第二部分相接触。
14.如权利要求9所述的场效应晶体管器件，其中第一漏极区、源极区、和第一栅极区形成功率场效应晶体管单元，以及第二漏极区、源极区和第二栅极区形成下拉场效应晶体管单元。
15.如权利要求14所述的场效应晶体管器件，其中所述下拉场效应晶体管单元的布局小于所述功率场效应晶体管单元的布局。
16.如权利要求14所述的场效应晶体管器件，进一步包括多个重复的功率场效应晶体管单元和多个重复的下拉场效应晶体管单元，其中所述多个重复的功率场效应晶体管单元的数量大于所述多个重复的下拉场效应晶体管单元的数量。
17.一种制造场效应晶体管器件的方法，包括：
形成衬底；
在衬底中形成体区、第一漂移区、以及第二漂移区；
在第一漂移区形成第一漏极区，在第二漂移区形成第二漏极区，以及在体区形成源极区；
在衬底的上方形成和源极区相接触的源极接触、和第一漏极区相接触的第一漏极接触、以及和第二漏极区相接触的第二漏极接触；
在第一漏极区和源极区之间形成第一栅极区，以及在第二漏极区和源极区之间形成第二栅极区；以及
形成连接至第一漏极接触的漏极端子、连接至源极接触的源极端子、连接至第一栅极区和第二漏极接触的第一栅极端子、以及连接至第二栅极区的第二栅极端子。
18.如权利要求17所述的方法，其中从第一漏极区边缘到第一栅极区边缘的空间大于从第二漏极区边缘到第二栅极区边缘的空间。
19.如权利要求17所述的方法，其中其中第一栅极区的横向宽度大于第二栅极区的横向宽度。
20.如权利要求17所述的方法，其中所述源极区进一步包括分别分布在体区两侧的第一部分和第二部分，所述第一部分和第一栅极区相接触，以及所述第二部分和第二栅极区相接触。
CN202110764781.1A 2020-07-17 2021-07-07 一种场效应晶体管器件及其控制方法 Active CN113540083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/931,929 2020-07-17
US16/931,929 US11282959B2 (en) 2020-07-17 2020-07-17 FET device insensitive to noise from drive path

Publications (2)

Publication Number Publication Date
CN113540083A true CN113540083A (zh) 2021-10-22
CN113540083B CN113540083B (zh) 2023-09-05

Family

ID=78097895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110764781.1A Active CN113540083B (zh) 2020-07-17 2021-07-07 一种场效应晶体管器件及其控制方法

Country Status (2)

Country Link
US (1) US11282959B2 (zh)
CN (1) CN113540083B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107876A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置及びれを用いたイグナイタ装置
JPH0528222A (ja) * 1991-07-23 1993-02-05 Hitachi Ltd 論理回路パターン形成方法
US20070080409A1 (en) * 2005-10-12 2007-04-12 Seliskar John J Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof
CN101036231A (zh) * 2004-09-16 2007-09-12 飞兆半导体公司 具有堆叠的异质－掺杂缘及缓变漂移区的增强的resurf hvpmos器件
CN104299993A (zh) * 2013-04-25 2015-01-21 成都芯源系统有限公司 高压场效应晶体管器件
US20190199336A1 (en) * 2017-12-21 2019-06-27 Globalfoundries Inc. Comparator having differential fdsoi transistor pair with gate connected to back-gate to reduce rts noise
CN110165912A (zh) * 2019-06-04 2019-08-23 成都芯源系统有限公司 一种同步整流器件的驱动电路
CN110518065A (zh) * 2019-09-07 2019-11-29 电子科技大学 低功耗高可靠性的沟槽型碳化硅mosfet器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877976A (en) * 1987-03-13 1989-10-31 Gould Inc. Cascade FET logic circuits
JP4565879B2 (ja) * 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
CN105552075B (zh) 2016-01-22 2018-06-22 成都芯源系统有限公司 一种减少系统环路寄生电感的半导体器件
CN105702668B (zh) 2016-03-03 2018-06-22 成都芯源系统有限公司 同步开关变换器及用于同步开关变换器的集成半导体开关器件
US10930644B2 (en) * 2016-03-04 2021-02-23 Monolithic Power Systems, Inc. Bi-directional snapback ESD protection circuit
US9893146B1 (en) 2016-10-04 2018-02-13 Monolithic Power Systems, Inc. Lateral DMOS and the method for forming thereof
US9941171B1 (en) 2016-11-18 2018-04-10 Monolithic Power Systems, Inc. Method for fabricating LDMOS with reduced source region
CN107275402B (zh) 2017-03-31 2020-04-21 成都芯源系统有限公司 半导体器件及其制造方法
TWI676260B (zh) * 2017-12-28 2019-11-01 禾瑞亞科技股份有限公司 應用於ｃｍｏｓ製程中之靜電放電保護元件結構
US10665712B2 (en) 2018-09-05 2020-05-26 Monolithic Power Systems, Inc. LDMOS device with a field plate contact metal layer with a sub-maximum size
JP2021078329A (ja) * 2019-11-13 2021-05-20 富士電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107876A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置及びれを用いたイグナイタ装置
JPH0528222A (ja) * 1991-07-23 1993-02-05 Hitachi Ltd 論理回路パターン形成方法
CN101036231A (zh) * 2004-09-16 2007-09-12 飞兆半导体公司 具有堆叠的异质－掺杂缘及缓变漂移区的增强的resurf hvpmos器件
US20070080409A1 (en) * 2005-10-12 2007-04-12 Seliskar John J Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof
CN104299993A (zh) * 2013-04-25 2015-01-21 成都芯源系统有限公司 高压场效应晶体管器件
US20190199336A1 (en) * 2017-12-21 2019-06-27 Globalfoundries Inc. Comparator having differential fdsoi transistor pair with gate connected to back-gate to reduce rts noise
CN110165912A (zh) * 2019-06-04 2019-08-23 成都芯源系统有限公司 一种同步整流器件的驱动电路
CN110518065A (zh) * 2019-09-07 2019-11-29 电子科技大学 低功耗高可靠性的沟槽型碳化硅mosfet器件

Also Published As

Publication number Publication date
CN113540083B (zh) 2023-09-05
US20220020878A1 (en) 2022-01-20
US11282959B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
US11069805B2 (en) Embedded JFETs for high voltage applications
US10483255B2 (en) Semiconductor device
US6084255A (en) Gate array semiconductor device
US9536881B2 (en) Semiconductor devices having fin shaped channels
JP5172671B2 (ja) デュアルゲートｃｍｏｓ構造体を製造する方法、キャパシタ、及び、デュアルゲート・キャパシタ
US20110241126A1 (en) Rf cmos transistor design
US20010025991A1 (en) Silicon-on-insulator (SOI) substrate, method for fabricating SOI substrate and SOI mosfet using the SOI substrate
US10157922B2 (en) Interconnect metal layout for integrated circuit
US9941280B2 (en) Semiconductor device using three dimensional channel
US9640526B2 (en) Semiconductor device
US10211205B2 (en) Field effect transistor structure for reducing contact resistance
US5744843A (en) CMOS power device and method of construction and layout
US9368629B2 (en) Diode structure compatible with FinFET process
US9035389B2 (en) Layout schemes for cascade MOS transistors
US9614516B2 (en) Devices for shielding a signal line over an active region
US7002210B2 (en) Semiconductor device including a high-breakdown voltage MOS transistor
US11183576B2 (en) Gate electrode layout with expanded portions over active and isolation regions
CN113540083B (zh) 一种场效应晶体管器件及其控制方法
US20230009677A1 (en) Body contact fet
US7102197B2 (en) Semiconductor device including first and second transistor groups and semiconductor integrated circuit device
US7009263B2 (en) Field-effect transistor
US8648425B2 (en) Resistors formed based on metal-oxide-semiconductor structures
US20070075368A1 (en) CMOS inverter cell
US6285227B1 (en) Latch ratio circuit with plural channels
JP2001257360A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant