CN113505564A - 一种基于深度学习的resurf横向功率器件最优漂移区浓度设计方法 - Google Patents

一种基于深度学习的resurf横向功率器件最优漂移区浓度设计方法 Download PDF

Info

Publication number
CN113505564A
CN113505564A CN202110731873.XA CN202110731873A CN113505564A CN 113505564 A CN113505564 A CN 113505564A CN 202110731873 A CN202110731873 A CN 202110731873A CN 113505564 A CN113505564 A CN 113505564A
Authority
CN
China
Prior art keywords
drift region
concentration
neural network
deep neural
optimal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110731873.XA
Other languages
English (en)
Other versions
CN113505564B (zh
Inventor
郭宇锋
郭小博
陈静
张珺
张茂林
姚清
姚佳飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd, Nanjing University of Posts and Telecommunications filed Critical Nanjing University Of Posts And Telecommunications Nantong Institute Co ltd
Priority to CN202110731873.XA priority Critical patent/CN113505564B/zh
Publication of CN113505564A publication Critical patent/CN113505564A/zh
Application granted granted Critical
Publication of CN113505564B publication Critical patent/CN113505564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/50—Systems or methods supporting the power network operation or management, involving a certain degree of interaction with the load-side end user applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Biophysics (AREA)
  • Computing Systems (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种基于深度神经网络的RESURF横向功率器件最优漂移区浓度设计方法，包括：S1：设定器件结构参数范围，获取不同结构参数下最优漂移区浓度的数据集，并对数据集进行预处理；S2：构建和训练由器件结构参数预测器件最优漂移区浓度的深度神经网络模型；S3：将器件结构参数输入预先训练好的深度神经网络模型，获得器件最优漂移区浓度。本发明能够实现对RESURF横向功率器件最优漂移区浓度的预测，其预测误差为5％左右，精准度较高，与传统方法比，快捷高效。

Description

一种基于深度学习的RESURF横向功率器件最优漂移区浓度设 计方法
技术领域
本发明涉及半导体集成电路领域的器件结构设计，尤其涉及降低表面电场(Reduced SURface Field，简称RESURF)横向功率器件漂移区浓度设计方法。
背景技术
近年来我国集成电路技术由于国内急剧增加的市场需求和国家的大力支持，得到了高速有效的发展。作为集成电路技术的重要分支，功率集成技术也得到了迅速发展，功率集成技术的核心器件——横向功率器件对整个功率集成系统的成本、性能和可靠性起着至关重要的作用。特别是如今在高压集成电路的巨大市场的驱动下，对横向功率器件快速、低成本的设计一直是国内外业界和学界共同热追的方向。
在横向功率器件设计中，漂移区浓度对器件性能具有较大影响。漂移区浓度的设计需要和器件其他结构参数所匹配，即符合体硅RESURF判据或者SOI RESURF判据。合适的漂移区浓度设计可获得最佳的击穿电压以及最大的工艺容差。但是RESURF判据的理论计算较为复杂，计算过程中特定参数选取需要依靠经验值，计算误差较大。若采用软件仿真，需要不断地人工调试，以获取最优的漂移区浓度，过程耗费大量人工成本且耗时。因此迫切需要一种高效且准确的方法实现漂移区浓度的设计。
发明内容
发明目的：针对以上问题，本发明提出一种基于深度学习的RESURF横向功率器件最优漂移区浓度设计方法，快速、有效且结果准确，使得器件漂移区浓度设计更加快捷，提高了设计效率。
技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种基于深度学习的RESURF横向功率器件最优漂移区浓度设计方法，包括如下步骤：
步骤1：设定器件结构参数范围，获取不同结构参数下最优漂移区浓度的数据集，并对数据集进行预处理；
步骤2：构建和训练由器件结构参数预测器件最优漂移区浓度的深度神经网络模型；
步骤3：将器件结构参数输入训练好的深度神经网络模型，获得器件最优漂移区浓度。
进一步的，所述步骤1具体包括如下内容：
步骤11：设定器件结构参数范围，器件结构参数包括SOI器件的顶层硅厚度，漂移区长度和埋氧层厚度，或者体硅器件的外延层厚度，漂移区长度和衬底浓度；
步骤12：随机设定器件结构参数，获取对应漂移区浓度从低到高的一组击穿电压数据；
步骤13：在步骤12所得的一组数据中选取最高击穿电压对应的漂移区浓度为最优漂移区浓度，与步骤12所随机设定的器件结构参数形成一组样本数据，即最优漂移区浓度为标签值，其余器件结构参数为特征值；
步骤14：重复步骤12-13，收集样本数据形成不同结构参数下最优漂移区浓度的数据集；
步骤15：对数据集进行预处理，包括排出错误数据和特征值数据归一化。
进一步的，所述步骤2具体包括如下内容：
步骤21：构建深度神经网络模型，分为七层，包括输入、输出层和五层隐藏层；其中，输入层有3个神经元，第一层隐藏层有64个神经元，第二隐藏层有32个神经元，第三隐藏层有16个神经元，第四隐藏层有8个神经元，第五隐藏层有2个神经元，输出层有一个神经元；上述深度神经网络模型隐藏层的激活函数采用Rule函数，输出层激活函数为线性函数；
步骤22：将数据集的器件结构参数作为模型的输入，器件结构参数对应的最优漂移区浓度作为模型的输出，利用样本数据集对深度神经网络模型进行训练，当模型的输出结果和实际最优漂移区浓度的误差小于一定阈值时，深度神经网络模型训练完成。
进一步的，所述步骤3具体包括如下内容：
将SOI横向功率器件的顶层硅厚度、漂移区长度和埋氧层厚度输入预先训练好的深度神经网络模型，获得SOI横向功率器件的最优漂移区浓度；或者将体硅横向功率器件的外延层厚度、漂移区长度和衬底浓度输入预先训练好的深度神经网络模型，获得体硅横向功率器件的最优漂移区浓度。
进一步的，实施所述RESURF横向功率器件最优漂移区浓度设计方法的RESURF功率器件，包括SOI LDMOS、体硅LDMOS、横向功率二极管、体硅LIGBT、SOI LIGBT。
有益效果：与现有技术相比，本发明的技术方案具有以下有益的技术效果：本发明通过深度神经网络模型预测器件的最优漂移区浓度，使得器件漂移区浓度设计更加快捷，提高了设计效率。本发明方法的预测误差为5％左右，与传统方法相比，本发明精准度较高，快捷高效。
附图说明
图1是本发明实施例中深度神经网络模型基本结构示意图；
图2是本发明实施例中所测SOI LDMOS结构示意图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
本实施例结合附图说明对功率器件典型实例即绝缘衬底上的硅(silicon-on-insulator，简写SOI)横向双扩散金属氧化物半导体场效应管(lateral double-diffusedmetal oxide semiconductor，简写LDMOS)的漂移区浓度进行优化的方法。
本发明所述的基于深度学习的RESURF横向功率器件最优漂移区浓度设计方法，包括如下步骤：
步骤1：设定器件结构参数范围，获取不同结构参数下最优漂移区浓度的数据集，并对数据集进行预处理；
步骤11：根据器件结构设计需要，设定合理的器件结构参数范围，器件结构参数可以是SOI器件的顶层硅厚度，漂移区长度和埋氧层厚度，或者是体硅器件的外延层厚度，漂移区长度和衬底浓度；例如，设定SOI器件的漂移区长度20～60μm、顶层硅厚度0.1～10μm、埋氧层厚度0.1～4μm；
步骤12：随机设定器件结构参数，本实施例中设置漂移区浓度从1e14cm-3开始，以梯度1e14cm-3增加直到2e16cm-3，通过仿真或者实验获取对应漂移区浓度从低到高的一组击穿电压数据；
步骤13：在步骤12所得的一组数据中选取最高击穿电压对应的漂移区浓度为最优漂移区浓度，与步骤12所随机设定的器件结构参数形成一组样本数据，即最优漂移区浓度为标签值，其余器件结构参数(即漂移区长度、顶层硅厚度、埋氧层厚度)为特征值；
步骤14：重复步骤12-13，收集样本数据形成不同结构参数下最优漂移区浓度的数据集；
步骤15：对数据集进行预处理，包括排出错误数据(如明显偏离设计实践的样本数据)和特征值数据归一化。
步骤2：构建和训练由器件结构参数预测器件最优漂移区浓度的深度神经网络模型；
步骤21：构建深度神经网络模型，如图1所示，该模型分为七层，包括输入、输出层和五层隐藏层；其中，输入层有3个神经元，第一层隐藏层有64个神经元，第二隐藏层有32个神经元，第三隐藏层有16个神经元，第四隐藏层有8个神经元，第五隐藏层有2个神经元，输出层有一个神经元；上述深度神经网络模型隐藏层的激活函数采用Rule函数，输出层激活函数为线性函数；
步骤22：将数据集的器件结构参数作为模型的输入，器件结构参数对应的最优漂移区浓度作为模型的输出，利用样本数据集对深度神经网络模型进行训练；损失函数可以选用平均绝对误差函数，其中采用反向传播算法对模型各层的权重值和偏差值进行不断的修正，从而使深度神经网络模型的损失函数减小，直到收敛为止；当模型的输出结果和实际最优漂移区浓度的误差小于一定阈值时，深度神经网络模型训练完成。
步骤3：将器件结构参数输入训练好的深度神经网络模型，获得器件最优漂移区浓度。比如：将SOI器件的顶层硅厚度、漂移区长度和埋氧层厚度输入预先训练好的深度神经网络模型，获得SOI器件的最优漂移区浓度，或者将体硅器件的外延层厚度、漂移区长度和衬底浓度输入预先训练好的深度神经网络模型，获得体硅器件的最优漂移区浓度。
本发明通过深度神经网络模型预测器件的最优漂移区浓度，使得器件漂移区浓度设计更加快捷，提高了设计效率。表1给出了三组根据器件结构参数，运用训练好的深度神经网络模型，可在不超过1秒的时间内，给出器件最优漂移区浓度的数据。
表1不同器件结构参数下预测的最优漂移区浓度
Figure BDA0003140104490000041
实施所述RESURF横向功率器件最优漂移区浓度设计方法的RESURF功率器件，包括SOI LDMOS、体硅LDMOS、横向功率二极管、体硅LIGBT、SOI LIGBT。
SOI LDMOS是RESURF功率器件的一种类型，得到了广泛的关注与应用。图2给出了SOI LDMOS的结构示意图，1为具有第二导电类型的重掺杂区，2为位于绝缘埋层上具有第二导电类型的顶层硅漂移区，3为位于绝缘埋层上具有第一导电类型的沟道区，4为位于沟道区内具有第二导电类型的重掺杂区，5为位于沟道区内具有第一导电类型的重掺杂区，6为位于支撑衬底上的绝缘埋层，7为支撑衬底，8为栅介质，9为与位于沟道区内具有第二导电类型的重掺杂区和位于沟道区内具有第一导电类型的重掺杂区的表面接金属化源极，10为栅介质表面接金属化栅极，11为与具有第二导电类型的重掺杂区1的表面接金属化漏极。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (5)

1.一种基于深度学习的RESURF横向功率器件最优漂移区浓度设计方法，其特征在于，所述方法包括如下步骤：
步骤1：设定器件结构参数范围，获取不同结构参数下最优漂移区浓度的数据集，并对数据集进行预处理；
步骤2：构建和训练由器件结构参数预测器件最优漂移区浓度的深度神经网络模型；
步骤3：将器件结构参数输入训练好的深度神经网络模型，获得器件最优漂移区浓度。
2.根据权利要求1所述的漂移区浓度设计方法，其特征在于，所述步骤1具体包括如下内容：
步骤11：设定器件结构参数范围，器件结构参数包括SOI器件的顶层硅厚度，漂移区长度和埋氧层厚度，或者体硅器件的外延层厚度，漂移区长度和衬底浓度；
步骤12：随机设定器件结构参数，获取对应漂移区浓度从低到高的一组击穿电压数据；
步骤13：在步骤12所得的一组数据中选取最高击穿电压对应的漂移区浓度为最优漂移区浓度，与步骤12所随机设定的器件结构参数形成一组样本数据，即最优漂移区浓度为标签值，其余器件结构参数为特征值；
步骤14：重复步骤12-13，收集样本数据形成不同结构参数下最优漂移区浓度的数据集；
步骤15：对数据集进行预处理，包括排出错误数据和特征值数据归一化。
3.根据权利要求1所述的漂移区浓度设计方法，其特征在于，所述步骤2具体包括如下内容：
步骤21：构建深度神经网络模型，分为七层，包括输入、输出层和五层隐藏层；其中，输入层有3个神经元，第一层隐藏层有64个神经元，第二隐藏层有32个神经元，第三隐藏层有16个神经元，第四隐藏层有8个神经元，第五隐藏层有2个神经元，输出层有一个神经元；上述深度神经网络模型隐藏层的激活函数采用Rule函数，输出层激活函数为线性函数；
步骤22：将数据集的器件结构参数作为模型的输入，器件结构参数对应的最优漂移区浓度作为模型的输出，利用样本数据集对深度神经网络模型进行训练，当模型的输出结果和实际最优漂移区浓度的误差小于一定阈值时，深度神经网络模型训练完成。
4.根据权利要求1所述的漂移区浓度设计方法，其特征在于，所述步骤3具体包括如下内容：
将SOI横向功率器件的顶层硅厚度、漂移区长度和埋氧层厚度输入预先训练好的深度神经网络模型，获得SOI横向功率器件的最优漂移区浓度；或者将体硅横向功率器件的外延层厚度、漂移区长度和衬底浓度输入预先训练好的深度神经网络模型，获得体硅横向功率器件的最优漂移区浓度。
5.一种实施如权利要求1-4任一所述RESURF横向功率器件最优漂移区浓度设计方法的RESURF功率器件，其特征在于：所述RESURF功率器件包括SOI LDMOS、体硅LDMOS、横向功率二极管、体硅LIGBT、SOI LIGBT。
CN202110731873.XA 2021-06-30 2021-06-30 一种基于深度学习的resurf横向功率器件最优漂移区浓度设计方法 Active CN113505564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110731873.XA CN113505564B (zh) 2021-06-30 2021-06-30 一种基于深度学习的resurf横向功率器件最优漂移区浓度设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110731873.XA CN113505564B (zh) 2021-06-30 2021-06-30 一种基于深度学习的resurf横向功率器件最优漂移区浓度设计方法

Publications (2)

Publication Number Publication Date
CN113505564A true CN113505564A (zh) 2021-10-15
CN113505564B CN113505564B (zh) 2023-04-18

Family

ID=78011023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110731873.XA Active CN113505564B (zh) 2021-06-30 2021-06-30 一种基于深度学习的resurf横向功率器件最优漂移区浓度设计方法

Country Status (1)

Country Link
CN (1) CN113505564B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959728A (zh) * 2018-06-12 2018-12-07 杭州法动科技有限公司 基于深度学习的射频器件参数优化方法
CN111428422A (zh) * 2020-03-31 2020-07-17 南京邮电大学 一种基于器件性能的resurf功率器件结构自动优化方法
CN112685958A (zh) * 2020-12-30 2021-04-20 西南交通大学 一种基于神经网络的SiC MOSFET阻断电压确定方法
CN112884234A (zh) * 2021-03-04 2021-06-01 电子科技大学 大功率毫米波回旋行波管功率模块最优工作参数搜索方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959728A (zh) * 2018-06-12 2018-12-07 杭州法动科技有限公司 基于深度学习的射频器件参数优化方法
CN111428422A (zh) * 2020-03-31 2020-07-17 南京邮电大学 一种基于器件性能的resurf功率器件结构自动优化方法
CN112685958A (zh) * 2020-12-30 2021-04-20 西南交通大学 一种基于神经网络的SiC MOSFET阻断电压确定方法
CN112884234A (zh) * 2021-03-04 2021-06-01 电子科技大学 大功率毫米波回旋行波管功率模块最优工作参数搜索方法

Also Published As

Publication number Publication date
CN113505564B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
CN103441147B (zh) 一种横向soi功率半导体器件
US9240469B2 (en) Transverse ultra-thin insulated gate bipolar transistor having high current density
CN103579351A (zh) 一种具有超结埋层的横向扩散金属氧化物半导体器件
CN104808126A (zh) Mos晶体管的测试结构及测试方法
CN113505564B (zh) 一种基于深度学习的resurf横向功率器件最优漂移区浓度设计方法
CN114188410A (zh) 屏蔽栅沟槽型功率mosfet器件
CN104103522B (zh) 一种高耐压超结终端结构的制备方法
CN101807603B (zh) Vdmos晶体管测试结构
CN102623345B (zh) 一种内嵌多n岛p沟道超结器件及其制备方法
CN113536661A (zh) 基于神经网络的tfet器件结构优化和性能预测方法
CN108511527A (zh) 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法
US9570547B2 (en) Monolithic DMOS transistor in junction isolated process
CN105070754A (zh) 横向高压器件及其制造方法
CN101667598B (zh) 一种垂直双扩散mos晶体管测试结构
CN106328688A (zh) 一种超结器件终端分压区的结构和制作方法
CN111599866A (zh) 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法
Lho et al. Design of 100‐V Super‐Junction Trench Power MOSFET with Low On‐Resistance
CN203631565U (zh) 恒流二极管
CN104716190B (zh) P型埋层覆盖型半超结横向双扩散金属氧化物半导体场效应管
Wang et al. Fabrication and optimization of a high speed deep-trench super-junction MOSFET with improved EMI performance
CN116562173B (zh) 基于模拟退火算法的半导体器件结终端几何参数设计方法
Cui et al. Impact Ionization Coefficient Prediction of a Lateral Power Device Using Deep Neural Network. Micromachines 2023, 14, 522
CN100490172C (zh) 沟槽栅型半导体装置
CN107799600A (zh) 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管
Zhang et al. Numerical Study of the VDMOS with an Integrated High-K Gate Dielectric and High-K Dielectric Trench

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant