CN113492592A - 狭长型喷墨头芯片的制造方法 - Google Patents

Abstract

一种狭长型喷墨头芯片的制造方法，包含以下步骤：S1.准备硅基板；S2.使用第一类型光罩于至少二高精度区布设主动元件层；S3.使用第二类型光罩于主动元件层上布设被动元件层；以及S4.对硅基板进行切割，以产生多个狭长型喷墨头芯片。

Description

狭长型喷墨头芯片的制造方法

技术领域

本案是关于一种喷墨头芯片的制造方法，尤指一种使用不同倍率的光罩来制造狭长型喷墨头芯片的制造方法。

背景技术

随着科技的日新月异，喷墨头的尺寸以及形状也随着不同客户的需求(例如，更快的打印速度)而改变。然而，喷墨头的尺寸及形状的变化会受到制程中光罩尺寸的限制，并且增加生产成本。

请参阅图1，现有的喷墨头芯片9具有多个电极垫片91、多个静电防护单元92、多个加热器93、多个加热器开关94、多个编码器95、多个编码器开关96以及多个放电保护单元97。多个电极垫片91相邻设置于喷墨头芯片9的一相对两侧。多个静电防护单元92分别紧邻电极垫片91而设置。多个加热器93相邻且对称设置于喷墨头芯片9的另一相对两侧。多个加热器开关94分别紧邻加热器93设置。多个编码器95相邻设置于喷墨头芯片9的一处。多个编码器开关96分别紧邻编码器95设置。以及多个放电保护单元97相邻设置于喷墨头芯片9的另一处。

请参阅图1以及图2，欲驱动加热器93时，举例来说，对电极垫片91通以适当电压可开启加热器开关94，同时再对电极垫片91通以适当电压即可驱动所属加热器93。

然而，现有的喷墨头芯片9中，由于静电防护单元92需紧邻电极垫片91而设置，以及加热器开关94需紧邻加热器93而设置，在配置上的灵活度较低。再者，受到光罩尺寸限制，也难以因应客制化需求，制成狭长型的工业用喷墨头。

发明内容

本案的主要目的在于提供一种喷墨头芯片的制造方法，包含互补式金属氧化物半导体(CMOS)或N型金属氧化物半导体(NMOS)等电路，其不受光罩尺寸限制，只需改变部分光罩即可形成各种长度及形状的喷墨头，活用性高且生产成本低。

为达上述目的，本案的一实施态样为提供一种狭长型喷墨头芯片的制造方法，包含以下步骤：

S1.提供一硅基板，该硅基板上具有多个喷墨芯片区域，该多个喷墨芯片区域皆呈狭长型，且皆分别具有至少二高精度区；

S2.使用一第一类型光罩分别于该至少第二高精度区上布设一主动元件层，该主动元件层具有多个静电防护单元、多个编码器开关、多个放电保护单元以及多个加热器开关，该至少二高精度区的该多个静电防护单元、该多个编码器开关、该多个放电保护单元以及该多个加热器开关其数量及相对位置皆相同；

S3.使用一第二类型光罩于该多个主动元件层上布设一被动元件层，该被动元件层具有多个电极垫片、多个加热器、多个编码器以及多个电路走线；以及

S4.以该多个喷墨芯片区域为基准对该硅基板切割，以产生多个狭长型喷墨头芯片。

附图说明

图1为传统喷墨头芯片的布局示意图。

图2为传统喷墨头芯片的部分电路示意图。

图3为本案狭长型喷墨头芯片的制造步骤示意图。

图4为本案狭长型喷墨头芯片于硅基板上示意图。

图5为本案狭长型喷墨头芯片的主动元件层其元件示意图。

图6为本案狭长型喷墨头芯片的剖面示意图。

图7为本案狭长型喷墨头芯片的被动元件层其元件示意图。

图8为本案狭长型喷墨头芯片的示意图。

附图标记说明

10：狭长型喷墨头

1：硅基板

10：狭长型喷墨头芯片

1A：喷墨芯片区域

1a：第一高精度区

1b：第二高精度区

111：第一长边

112：第二长边

113：第一短边

114：第二短边

12：主动元件层

121：静电防护单元

122：编码器开关

123：放电保护单元

124：加热器开关

13：被动元件层

131：加热器

132：电极垫片

133：电路走线

134：编码器

9：喷墨头芯片

91：电极垫片

92：静电防护单元

93：加热器

94：加热器开关

95：编码器

96：编码器开关

97：放电保护单元

具体实施方式

体现本案特征与优点的实施态样将在后段的说明中详细叙述。应理解的是本案能够在不同的态样上具有各种的变化，其皆不脱离本案的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本案。

请参阅图3所示，狭长型喷墨头芯片10的制作方法包含以下步骤：

S1.提供一硅基板1，硅基板1上具有多个喷墨芯片区域1A，喷墨芯片区域1A皆呈狭长型，且皆分别具有至少二高精度区；

S2.使用一第一类型光罩分别于至少二高精度区上布设一主动元件层12，该主动元件12层具有多个静电防护单元121、多个编码器开关122、多个放电保护单元123以及多个加热器开关124，至少二高精度区的该多个静电防护单元121、该多个编码器开关122、该多个放电保护单元123以及该多个加热器开关124其数量及相对位置皆相同；

S3.使用一第二类型光罩于主动元件层12上布设一被动元件层13，被动元件层13具有多个加热器131、多个电极垫片132、多个电路走线133以及多个编码器134；以及

S4.以喷墨芯片区域1A为基准对该硅基板1切割，以产生多个狭长型喷墨头芯片10。

请参阅图3及图4，于步骤S1中，提供硅基板1，硅基板1可为一硅晶圆，于本实施例中，为6吋硅晶圆，但不以此为限；硅基板1上具有多个喷墨芯片区域1A，喷墨芯片区域1A皆为狭长型且彼此相邻，而如图5所示，喷墨芯片区域1A具有一第一长边111、一第二长边112、一第一短边113及一第二短边114，第一长边111、第二长边112相互对应，第一短边113与第二短边114相互对应且分别与第一长边111、第二长边112相连；其中，每一喷墨芯片区域1A皆分别具有至少二高精度区，于本实施例中，以第一高精度区1a及第二高精度区1b为例。

步骤S2请参考图5及图6所示，使用第一类型光罩于硅基板1上的每一喷墨芯片区域1A的第一高精度区1a及第二高精度区1b布设主动元件层12，主动元件层具有静电防护单元121、编码器开关122、放电保护单元123以及多个加热器开关124，静电防护单元121邻近于第一长边111且沿第一长边111排列设置，编码器开关122同样邻近于第一长边111及沿第一长边111排列设置，放电保护单元123亦邻近于第一长边111及沿第一长边111排列设置。于本实施例中静电防护单元121、编码器开关122、放电保护单元123沿第一长边111排成一行，但不以此为限，加热器开关124位于喷墨芯片区域1A的中间处，并与静电防护单元121、编码器开关122、放电保护单元123并排排列，其中，第一高精度区1a及第二高精度区1b内主动元件层12的静电防护单元121、编码器开关122、放电保护单元123、多个加热器开关124的数量及其排列相对位置都相同。

值得注意的是，于本案实施态样中，放电保护单元123为一下拉电阻保护装置(Pull Down,RPD)，但不以此为限；于本案中，静电防护单元121、编码器开关122、放电保护单元123、加热器开关124分别为一N型金属氧化物半导体(NMOS)元件，但不以此为限。于其他实施态样中，静电防护单元121、编码器开关122、放电保护单元123、加热器开关124可分别为一互补式金属氧化物半导体(CMOS)元件或一双极性(Bipolar)元件，而主动元件层12的元件对于精确度的要求较高，因此第一类型光罩为一1/5倍缩步进光罩，使用1/5倍缩步进光罩逐一对第一高精度区1a以及第二高精度区1b进行曝光，来保证主动元件层12的精确度。

此外，主动元件层12主要由多层材料依序堆叠所形成，故于制程中需要使用多个第一类型光罩，以光罩a1、a2、a3、a4、a5举例，依序使用光罩a1～a5分别对各层做曝光的动作，来完成多层材料堆叠，值得注意是，喷墨头芯片1包含至少二高精度区，如第一高精度区1a及第二高精度区1b，由于第一高精度区1a及第二高精度区1b内的元件数量及其排列位置都相同，故在第一高精度区1a及第二高精度区1b做曝光动作时，可使用同组光罩(如光罩a1～a5)来做曝光动作，堆叠第一高精度区1a及第二高精度区1b的主动元件层12，本案将高精度区(如第一高精度区1a、第二高精度区1b)内的元件的排列皆相同的安排，可有效减少制程时间与成本，反之，若第一高精度区1a与的第二高精度区1b内的元件数量与排列不同时，此时第一高精度区1a所使用光罩可能为光罩a1～a5，第二高精度区1b所使用的光罩可能为b1～b5，会产生必须要先使用光罩a1～a5完成第一高精度区1a，再使用光罩b1～b5完成第二高精度区1b的情况，不仅需求多一倍的光罩，也增加曝光制程时间。

请同时参阅图6及图7，为了详细说明本步骤，先前步骤完成的元件于图7中皆以虚线表示，步骤S3，使用第二类型光罩于主动元件层12上布设被动元件层13，被动元件层13具有加热器131、电极垫片132、电路走线133及编码器134；加热器131沿硅基板11的第二长边112排列设置，且呈行排列，电极垫片132沿第一短边113及第二短边114排列设置，于本实施例中，部分电极垫片132沿第一短边113成列排列，部分电极垫片132沿第二短边114成列排列，但不以此为限，编码器134沿第一长边111排列设置且分别邻接其对应的编码器开关122，电路走线133则用于电连接静电防护单元121、编码器开关122、放电保护单元123、加热器开关124、加热器131、电极垫片132，其中，电路走线133分别设置于不同金属层，如此，可减少繁复的电路跳线动作，被动元件层13材料可为金、铝、钽的其中之一或其组合，不以此为限。

再参考图3及图8，步骤S4，以每一喷墨芯片区域1A的边界为基准对硅基板1进行切割，切割后，每一喷墨芯片区域1A皆可形成一狭长型喷墨头芯片10(如图8)，以产生多个狭长型喷墨头芯片10。

上述被动元件层13可为加热器131、电极垫片132、电路走线133及编码器134，其精确度要求较低，故第二类型光罩为一1倍对准光罩，直接对整个硅基板1(如图4)进行曝光步骤。

此外，以第一高精度区1a为例，第一高精度区1a内的元件排列可为部分放电保护单元123、部分静电防护单元121、编码器开关122、部分静电防护单元121、部分放电保护单元123等顺序沿第一长边111依序成行排列，而加热器开关124则与其并排排列，但不以此为限，其中，各高精度区内的元件位置排列与数量皆相同，故当第一高精度区1a内的元件依上列方式排列时，其第二高精度区1b内的主动元件层23的元件同样依照部分放电保护单元123、部分静电防护单元121、编码器开关122、部分静电防护单元121、部分放电保护单元123等顺序沿第一长边111依序成行排列的方式设置，加热器开关124则与其并排排列。

综上所述，本案于需要高精度的主动元件层的制程中，通过步进光罩逐步曝光，于精度需求较低的被动元件层的制程中，采用一般光罩一次曝光显影，此外，于高精度区内的主动元件层其元件数量位置皆固定，使得前段制程中可使用相同图案的光罩，即可组成任意尺寸等级的喷墨头芯片，在不同需求下，如1.5吋、2吋狭长型喷墨头芯片，也可组成1吋的三喷墨头芯片或是多色宽幅喷墨头芯片，都无须再重新开设前段制程的光罩，且在不同的高精度区布设主动元件层时，亦无更换光罩的必要，仅需调整被动元件层的光罩，调整被动元件层的加热器、电极垫片、电路走线的位置及布设即可完成，无须改动主动元件层的光罩，既省时又节省成本，极具产业利用性及进步性。

本案得由熟习此技术的人士任施匠思而为诸般修饰，然皆不脱如附申请专利范围所欲保护者。

Claims (7)

1.一种狭长型喷墨头芯片的制造方法，包含：

S1.提供一硅基板，该硅基板上具有多个喷墨芯片区域，该多个喷墨芯片区域皆呈狭长型，且皆分别具有至少二高精度区；

S2.使用一第一类型光罩分别于该至少二高精度区上布设一主动元件层，该主动元件层具有多个静电防护单元、多个编码器开关、多个放电保护单元以及多个加热器开关，该至少二高精度区的该多个静电防护单元、该多个编码器开关、该多个放电保护单元以及该多个加热器开关其数量及相对位置皆相同；

S3.使用一第二类型光罩于该多个主动元件层上布设一被动元件层，该被动元件层具有多个电极垫片、多个加热器、多个编码器以及多个电路走线；以及

S4.以该多个喷墨芯片区域为基准对该硅基板切割，以产生多个狭长型喷墨头芯片。

2.如权利要求1所述的狭长型喷墨头芯片的制造方法，其特征在于，该第一类型光罩为一1/5倍缩步进光罩。

3.如权利要求2所述的狭长型喷墨头芯片的制造方法，其特征在于，该第二类型光罩为一1倍对准光罩。

4.如权利要求1所述的狭长型喷墨头芯片的制造方法，其特征在于，该硅基板为一硅晶圆。

5.如权利要求4所述的狭长型喷墨头芯片的制造方法，其特征在于，该硅晶圆为一6吋硅晶圆。

6.如权利要求1所述的狭长型喷墨头芯片的制造方法，其特征在于，该多个静电防护单元、该多个编码器开关、该多个放电保护单元以及该多个加热器开关分别为一N型金属氧化物半导体(NMOS)元件。

7.如权利要求1所述的狭长型喷墨头芯片的制造方法，其特征在于，该被动元件层的材料为金、铝、钽的其中之一或其组合。

Images