CN113486525A - 一种低冗余率的稀疏阵列构型设计方法 - Google Patents

一种低冗余率的稀疏阵列构型设计方法 Download PDF

Info

Publication number
CN113486525A
CN113486525A CN202110788746.3A CN202110788746A CN113486525A CN 113486525 A CN113486525 A CN 113486525A CN 202110788746 A CN202110788746 A CN 202110788746A CN 113486525 A CN113486525 A CN 113486525A
Authority
CN
China
Prior art keywords
array
epsilon
sparse
common
continuous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110788746.3A
Other languages
English (en)
Other versions
CN113486525B (zh
Inventor
赵嫔姣
胡国兵
陈正宇
王利伟
陈恺
蒋凌瑕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinling Institute of Technology
Original Assignee
Jinling Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinling Institute of Technology filed Critical Jinling Institute of Technology
Priority to CN202110788746.3A priority Critical patent/CN113486525B/zh
Publication of CN113486525A publication Critical patent/CN113486525A/zh
Application granted granted Critical
Publication of CN113486525B publication Critical patent/CN113486525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种低冗余率的稀疏阵列构型设计方法，包括以下步骤：（1）确定两级稀疏子阵列的阵元数目及阵元间距；（2）设计稀疏阵列构型并推导阵元位置分布的解析表达式；（3）推导稀疏阵列在差分共阵域、求和共阵域及求和差分共阵域的连续区间；（4）基于步骤3中的连续区间，计算求和差分虚拟阵的连续自由度；（5）推导求和共阵与差分共阵重叠度的表达式；（6）计算该稀疏阵列构型的共阵冗余率。本发明通过减少求和虚拟阵与差分虚拟阵之间的阵元重叠率，解决了现有同类阵列设计方法存在的共阵冗余度过高的问题，在相同阵元数的情况下，具有更高的阵列利用率与自由度，从设计层面提升了角度估计性能。

Description

一种低冗余率的稀疏阵列构型设计方法
技术领域
本发明属于阵列天线设计领域，具体涉及一种低冗余率的稀疏阵列构型设计方法。
背景技术
稀疏阵列是指将天线接收阵列中的阵元按照一定的规则进行稀疏摆放组成的阵列构型，相比于传统的均匀阵列，稀疏阵列突破了空间奈奎斯特采样定理的限制，具有阵列孔径扩展、自由度提升、阵元间互耦效应降低等诸多优势，有助于从阵列设计层面提升测角性能。
稀疏阵列的构型设计主要可以分为差分共阵类和求和差分共阵类。差分共阵类代表阵列有：最小冗余阵列、最小孔洞阵列、互质阵列、嵌套阵列以及这些阵列的衍生阵列，该类阵列设计方法的局限性在于构建的虚拟阵列中自由度数目不能超过物理孔径的两倍。基于求和差分共阵的稀疏阵列设计方法目前研究较少，并且其构建的求和虚拟阵与差分虚拟阵之间的阵元重叠率较大，共阵冗余度较高，限制了共阵自由度。
发明内容
本发明针对现有技术中的不足，提供一种低冗余率的稀疏阵列构型设计方法，从阵列构型设计层面减少差分共阵与求和共阵的阵元重叠率，以降低共阵冗余度，提高阵列自由度，进而提升测角性能。
为实现上述目的，本发明采用以下技术方案：
一种低冗余率的稀疏阵列构型设计方法，包括以下步骤：
步骤1：确定两级稀疏子阵列的阵元数目及阵元间距；
步骤2：基于步骤1中设定的参数，设计稀疏阵列构型并推导阵元位置分布的解析表达式；
步骤3：根据步骤2中设计的稀疏阵列构型及阵元位置分布的解析表达式，推导稀疏阵列在差分共阵域、求和共阵域及求和差分共阵域的连续区间；
步骤4：基于步骤3中推导的连续区间，计算求和差分虚拟阵的连续自由度及其最优解；
步骤5：基于步骤3中推导的连续区间，推导求和共阵与差分共阵重叠度的表达式；
步骤6：根据步骤4与步骤5的结果，计算该稀疏阵列构型的共阵冗余率。
进一步地，在所述步骤1中，定义两级稀疏子阵列
Figure BDA0003160026690000011
和
Figure BDA0003160026690000012
子阵列
Figure BDA0003160026690000013
中的阵元数为N1且阵元间距为N1d，子阵列
Figure BDA0003160026690000014
中的阵元数为N2且阵元间距为N2d，其中N1≤N2，d＝λ/2，λ为入射信号波长，总阵元数N＝N1+N2+1。
进一步地，步骤2中，所述稀疏阵列构型中阵元位置分布
Figure BDA0003160026690000021
满足
Figure BDA0003160026690000022
其中
Figure BDA0003160026690000023
进一步地，所述步骤3中，稀疏阵列在整个差分共阵域连续且连续区间为(-S1,S1)，其中
Figure BDA0003160026690000024
稀疏阵列在求和共阵域的连续区间为(-S2,S3)，其中
Figure BDA0003160026690000025
N2-N1＝ε，
当0≤ε＜3时，
Figure BDA0003160026690000026
当ε＝3时，
Figure BDA0003160026690000027
当ε＝4时，
Figure BDA0003160026690000028
当ε＞4andε≠6时，
Figure BDA0003160026690000029
当ε＝6时，
Figure BDA00031600266900000210
稀疏阵列在整个求和差分共阵域连续且连续区间为(-S3,S3)。
进一步地，步骤4中，所述求和差分虚拟阵的连续自由度DOF为
Figure BDA0003160026690000031
且DOF的最优解求解问题可以转化为下式的优化问题：
Figure BDA0003160026690000032
其中DOFmax表示DOF的最优解，N0＝N-1，根据AM-GM不等式，上式优化问题的解为：
Figure BDA0003160026690000033
进一步地，步骤5中所述求和共阵与差分共阵重叠度Ω的表达式为Ω＝2(S1-S2+1)，根据步骤3，
当0≤ε＜3时，
Figure BDA0003160026690000034
当ε＝3时，
Figure BDA0003160026690000035
当ε＝4时，
Figure BDA0003160026690000036
当ε＞4andε≠6时，
Figure BDA0003160026690000037
当ε＝6时，
Figure BDA0003160026690000038
进一步地，步骤6中所述共阵冗余率η定义为
Figure BDA0003160026690000041
当0≤ε＜3时，
Figure BDA0003160026690000042
当ε＝3时，
Figure BDA0003160026690000043
当ε＝4时，
Figure BDA0003160026690000044
当ε＞4andε≠6时，
Figure BDA0003160026690000045
当ε＝6时，
Figure BDA0003160026690000051
当连续自由度达到最优时，根据步骤4，
当
Figure BDA0003160026690000052
时，η＝0.16；
当
Figure BDA0003160026690000053
时，ε＝0，
Figure BDA0003160026690000054
η对N0的一阶导数
Figure BDA0003160026690000055
且最大冗余率
Figure BDA0003160026690000056
Figure BDA0003160026690000057
和
Figure BDA0003160026690000058
分别表示N0＝8和N0＝10时对应的共阵冗余率；
当N1＝2,N2＝3时，η＝0.2424；
当
Figure BDA0003160026690000059
时，ε＝1，
Figure BDA00031600266900000510
且最大冗余率
Figure BDA00031600266900000511
Figure BDA00031600266900000512
表示N0＝7时对应的共阵冗余率；
在满足2＜N1≤N2条件下，当
Figure BDA00031600266900000513
时，共阵冗余率η≤0.0496，当
Figure BDA00031600266900000514
时，共阵冗余率η≤0.105。
不同于传统的基于差分共阵的稀疏阵列设计方法和现有的基于求和差分共阵的稀疏阵列设计方法，本发明公开的一种低冗余率的稀疏阵列构型设计方法在实现过程中通过减少求和虚拟阵与差分虚拟阵之间的阵元重叠率降低共阵冗余率，在相同阵元数的情况下具有更高的阵列利用率与阵列自由度，从设计层面提升了稀疏阵列的角度估计性能。
附图说明
图1为本发明的流程示意图。
图2为本发明不同ε下共阵冗余度随N1取值变化的曲线图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。
参照图1，本发明的一种低冗余率的稀疏阵列构型设计方法，包括：
步骤1：确定两级稀疏子阵列的阵元数目及阵元间距，具体如下：
定义两级稀疏子阵列
Figure BDA0003160026690000061
和
Figure BDA0003160026690000062
子阵列
Figure BDA0003160026690000063
中各阵元间距为N1d且阵元数为N1，子阵列
Figure BDA0003160026690000064
中阵元间距为N2d且阵元数为N2，N1≤N2，总阵元数为N1+N2+1，其中，d＝λ/2，λ表示入射信号波长。
步骤2：基于步骤1中设定的参数，设计稀疏阵列构型并计算阵元位置分布的解析表达式，稀疏阵列构型中阵元位置分布
Figure BDA0003160026690000065
满足：
Figure BDA0003160026690000066
其中，
Figure BDA0003160026690000067
步骤3：根据步骤2中设计的阵列构型及阵元位置分布的解析表达式，推导该稀疏阵列在差分共阵域、求和共阵域以及求和差分共阵域的连续区间，具体如下：
(1)差分共阵的连续区间：
本发明公开的稀疏阵列在整个差分共阵域是连续的，连续区间为：(-S1,S1)，其中，
Figure BDA0003160026690000068
(2)求和共阵的连续区间：
本发明公开的稀疏阵列在求和共阵域的连续区间为：(-S2,S3)，其中，定义N2-N1＝ε，
1)求解S2的取值
当0≤ε＜3，
Figure BDA0003160026690000069
当ε＝3，
Figure BDA00031600266900000610
当ε＝4，
Figure BDA00031600266900000611
当ε＞4andε≠6，
Figure BDA00031600266900000612
当ε＝6，
Figure BDA0003160026690000071
2)求解S3的取值
Figure BDA0003160026690000072
(3)求和差分共阵的连续区间：
本发明公开的稀疏阵列在整个求和差分共阵域是连续的，连续区间为：(-S3,S3)，其中，
Figure BDA0003160026690000073
步骤4：基于步骤3中推导的连续区间表达式，计算求和差分虚拟阵的连续自由度及其最优解，具体如下：
(1)计算求和差分虚拟阵的连续自由度：
Figure BDA0003160026690000074
(2)DOF的最优解：
DOF的最优解求解问题可以转化成下式的优化问题：
Figure BDA0003160026690000075
根据AM-GM不等式，上述优化问题的解为：
Figure BDA0003160026690000076
步骤5：推导求和共阵与差分共阵重叠度的表达式，具体如下：
根据步骤3，推导求和共阵与差分共阵中虚拟阵元的重叠度Ω＝2(S1-S2+1)的表达式，
当0≤ε＜3，
Figure BDA0003160026690000077
当ε＝3，
Figure BDA0003160026690000078
当ε＝4，
Figure BDA0003160026690000081
当ε＞4andε≠6，
Figure BDA0003160026690000082
当ε＝6，
Figure BDA0003160026690000083
步骤6：计算该阵列构型的共阵冗余率，具体如下：
(1)定义共阵冗余率
Figure BDA0003160026690000084
推导本发明阵列构型的共阵冗余率：
当0≤ε＜3，
Figure BDA0003160026690000085
当ε＝3，
Figure BDA0003160026690000086
当ε＝4，
Figure BDA0003160026690000087
当ε＞4andε≠6，
Figure BDA0003160026690000088
当ε＝6，
Figure BDA0003160026690000091
(2)当自由度达到最优时的共阵冗余率：
根据步骤4，推导连续自由度取得最大值时对应的共阵冗余度：
1)当
Figure BDA0003160026690000092
时，η＝0.16，
当
Figure BDA0003160026690000093
时，即ε＝0时，
Figure BDA0003160026690000094
Figure BDA0003160026690000095
2)当N1＝2,N2＝3时，η＝0.2424
当
Figure BDA0003160026690000096
时，即ε＝1时，
Figure BDA0003160026690000097
Figure BDA0003160026690000098
综上，在满足2＜N1≤N2条件下，当
Figure BDA0003160026690000099
时，本发明公开稀疏阵列构型的共阵冗余率η≤0.0496，当
Figure BDA00031600266900000910
时，本发明公开稀疏阵列构型的共阵冗余率η≤0.105。
图2是本发明低冗余度稀疏阵列在不同ε取值下的共阵冗余度随N1取值变化的曲线图，由图可知，在其他条件相同的情况下，ε＝0时的共阵冗余度达到最小，
Figure BDA00031600266900000911
综上，本发明公开的一种低冗余率的稀疏阵列构型设计方法，在实现过程中通过减少求和虚拟阵与差分虚拟阵之间的阵元重叠率，解决了现有同类阵列设计方法存在共阵冗余度过高的问题，在相同阵元数的情况下，具有更高的阵列利用率与自由度，从阵列设计层面提升了角度估计性能。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (7)

1.一种低冗余率的稀疏阵列构型设计方法，其特征在于，包括以下步骤：
步骤1：确定两级稀疏子阵列的阵元数目及阵元间距；
步骤2：基于步骤1中设定的参数，设计稀疏阵列构型并推导阵元位置分布的解析表达式；
步骤3：根据步骤2中设计的稀疏阵列构型及阵元位置分布的解析表达式，推导稀疏阵列在差分共阵域、求和共阵域及求和差分共阵域的连续区间；
步骤4：基于步骤3中推导的连续区间，计算求和差分虚拟阵的连续自由度及其最优解；
步骤5：基于步骤3中推导的连续区间，推导求和共阵与差分共阵重叠度的表达式；
步骤6：根据步骤4与步骤5的结果，计算该稀疏阵列构型的共阵冗余率。
2.如权利要求1所述的一种低冗余率的稀疏阵列构型设计方法，其特征在于，在所述步骤1中，定义两级稀疏子阵列
Figure FDA0003160026680000011
和
Figure FDA0003160026680000012
子阵列
Figure FDA0003160026680000013
中的阵元数为N1且阵元间距为N1d，子阵列
Figure FDA0003160026680000014
中的阵元数为N2且阵元间距为N2d，其中N1≤N2，d＝λ/2，λ为入射信号波长，总阵元数N＝N1+N2+1。
3.如权利要求2所述的一种低冗余率的稀疏阵列构型设计方法，其特征在于，步骤2中，所述稀疏阵列构型中阵元位置分布
Figure FDA0003160026680000015
满足
Figure FDA0003160026680000016
其中
Figure FDA0003160026680000017
4.如权利要求3所述的一种低冗余率稀疏阵列构型设计方法，其特征在于，所述步骤3中，稀疏阵列在整个差分共阵域连续且连续区间为(-S1,S1)，其中
Figure FDA0003160026680000018
稀疏阵列在求和共阵域的连续区间为(-S2,S3)，其中
Figure FDA0003160026680000019
N2-N1＝ε，
当0≤ε＜3时，
Figure FDA00031600266800000110
当ε＝3时，
Figure FDA00031600266800000111
当ε＝4时，
Figure FDA0003160026680000021
当ε＞4andε≠6时，
Figure FDA0003160026680000022
当ε＝6时，
Figure FDA0003160026680000023
稀疏阵列在整个求和差分共阵域连续且连续区间为(-S3,S3)。
5.如权利要求4所述的一种低冗余率的稀疏阵列构型设计方法，其特征在于，步骤4中，所述求和差分虚拟阵的连续自由度DOF为
Figure FDA0003160026680000024
将DOF的最优解求解问题转化为下式的优化问题：
Figure FDA0003160026680000025
其中DOFmax表示DOF的最优解，N0＝N-1，根据AM-GM不等式，上式优化问题的解为：
Figure FDA0003160026680000026
6.如权利要求4所述的一种低冗余率的稀疏阵列构型设计方法，其特征在于，步骤5中所述求和共阵与差分共阵重叠度Ω的表达式为Ω＝2(S1-S2+1)，根据步骤3，
当0≤ε＜3时，
Figure FDA0003160026680000027
当ε＝3时，
Figure FDA0003160026680000031
当ε＝4时，
Figure FDA0003160026680000032
当ε＞4andε≠6时，
Figure FDA0003160026680000033
当ε＝6时，
Figure FDA0003160026680000034
7.如权利要求5或6所述的一种低冗余率的稀疏阵列构型设计方法，其特征在于，步骤6中所述共阵冗余率η定义为
Figure FDA0003160026680000035
当0≤ε＜3时，
Figure FDA0003160026680000036
当ε＝3时，
Figure FDA0003160026680000037
当ε＝4时，
Figure FDA0003160026680000041
当ε＞4andε≠6时，
Figure FDA0003160026680000042
当ε＝6时，
Figure FDA0003160026680000043
当连续自由度达到最优时，根据步骤4，
当
Figure FDA0003160026680000044
时，η＝0.16；
当
Figure FDA0003160026680000045
时，ε＝0，
Figure FDA0003160026680000046
η对N0的一阶导数
Figure FDA0003160026680000047
且最大冗余率
Figure FDA0003160026680000048
Figure FDA0003160026680000049
和
Figure FDA00031600266800000410
分别表示N0＝8和N0＝10时对应的共阵冗余率；
当N1＝2,N2＝3时，η＝0.2424；
当
Figure FDA00031600266800000411
时，ε＝1，
Figure FDA00031600266800000412
且最大冗余率
Figure FDA00031600266800000413
Figure FDA00031600266800000414
表示N0＝7时对应的共阵冗余率；
在满足2＜N1≤N2条件下，当
Figure FDA0003160026680000051
时，共阵冗余率η≤0.0496，当
Figure FDA0003160026680000052
时，共阵冗余率η≤0.105。
CN202110788746.3A 2021-07-13 2021-07-13 一种低冗余率的稀疏阵列构型设计方法 Active CN113486525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110788746.3A CN113486525B (zh) 2021-07-13 2021-07-13 一种低冗余率的稀疏阵列构型设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110788746.3A CN113486525B (zh) 2021-07-13 2021-07-13 一种低冗余率的稀疏阵列构型设计方法

Publications (2)

Publication Number Publication Date
CN113486525A true CN113486525A (zh) 2021-10-08
CN113486525B CN113486525B (zh) 2023-04-28

Family

ID=77939024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110788746.3A Active CN113486525B (zh) 2021-07-13 2021-07-13 一种低冗余率的稀疏阵列构型设计方法

Country Status (1)

Country Link
CN (1) CN113486525B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100033377A1 (en) * 2008-08-11 2010-02-11 The Government of the United States as represented by the U. S. Navy Sparse Interferometric Array for Radio Frequency Azimuth Direction Finding
CN111708026A (zh) * 2019-03-18 2020-09-25 恩智浦美国有限公司 具有前向和后向差分共阵列处理的高分辨率汽车雷达系统
CN112733327A (zh) * 2020-12-22 2021-04-30 南京航空航天大学 一种面向非高斯信号的连续和阵稀疏阵列及其设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100033377A1 (en) * 2008-08-11 2010-02-11 The Government of the United States as represented by the U. S. Navy Sparse Interferometric Array for Radio Frequency Azimuth Direction Finding
CN111708026A (zh) * 2019-03-18 2020-09-25 恩智浦美国有限公司 具有前向和后向差分共阵列处理的高分辨率汽车雷达系统
CN112733327A (zh) * 2020-12-22 2021-04-30 南京航空航天大学 一种面向非高斯信号的连续和阵稀疏阵列及其设计方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PIN-JIAO ZHAO等: "A Novel Sparse Array Configuration with Low Coarray Redundancy for DOA Estimation in Mobile Wireless Sensor Network" *
SHUANG LI等: "A New Approach to Construct Virtual Array With Increased Degrees of Freedom for Moving Sparse Arrays" *
李小琳;张文俊;: "Nested阵列宽带LFM信号二维DOA估计" *
陈璐;毕大平;潘继飞;: "平滑重构稀疏贝叶斯学习测向算法" *

Also Published As

Publication number Publication date
CN113486525B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
CN107561484A (zh) 基于内插互质阵列协方差矩阵重建的波达方向估计方法
CN113032989B (zh) 一种约束方向性系数的最小化阵元数目的稀布阵优化方法
CN109376329B (zh) 一种基于量子鸟群演化机制的阵列幅相误差校正方法
CN109669156B (zh) 冲击噪声下基于量子帝王蝶的圆阵模式空间动态测向方法
CN111736118B (zh) 一种线列阵阵列扩展方法
CN108051782A (zh) 基于子阵划分的大规模相控阵差波束形成系统
CN113970718A (zh) 一种阵列超分辨波达方向估计方法
CN113486525A (zh) 一种低冗余率的稀疏阵列构型设计方法
Gu et al. Distributed convex optimization compressed sensing method for sparse planar array synthesis in 3-D imaging sonar systems
CN111162878B (zh) 一种基于子阵降维带约束的多域联合抗干扰方法
CN110095749B (zh) 基于非圆信号的多重孔径嵌套阵列设置及doa估计方法
CN110364829B (zh) 一种稀疏直线阵天线
CN114510879B (zh) 一种任意间隔直线阵列端射增强的相位配置方法
CN114609580A (zh) 一种基于非圆信号的无孔互质阵列设计方法
CN110927663A (zh) 近场声源参数估计的三维压缩感知降维方法
CN115616478A (zh) 一种基于混合远近场的新型对称稀疏阵列的设计方法
CN110333504B (zh) 一种空时二维滤波的快速宽带波束形成方法
CN109932681B (zh) 一种基于空-时信息的降冗余嵌套阵列设置方法
Zhao et al. Pruned distributed and parallel subarray beamforming for 3-D underwater imaging with fine-grid sparse arrays
CN111431575A (zh) 基于常规波束形成的来波方向稀疏重构方法
CN117276916A (zh) 一种零共阵冗余的稀疏阵列构型天线及其设计方法
CN115621747A (zh) 一种通用嵌套阵列构型族天线及其设计方法
CN115436872A (zh) 一种基于非圆信号的新型移位阵列设计方法
Chitre et al. Optimisation and beamforming of a two dimensional sparse array
CN115372893A (zh) 一种新型稀疏阵列的doa估计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant