CN113485953A - 多核嵌入式系统及其基于串口虚拟化实现通信的方法 - Google Patents

多核嵌入式系统及其基于串口虚拟化实现通信的方法 Download PDF

Info

Publication number
CN113485953A
CN113485953A CN202110577999.6A CN202110577999A CN113485953A CN 113485953 A CN113485953 A CN 113485953A CN 202110577999 A CN202110577999 A CN 202110577999A CN 113485953 A CN113485953 A CN 113485953A
Authority
CN
China
Prior art keywords
serial port
core
embedded
port controller
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110577999.6A
Other languages
English (en)
Inventor
项智
杨明华
韦天保
徐华丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Celestica Technology Consultancy Shanghai Co Ltd
Original Assignee
Celestica Technology Consultancy Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Celestica Technology Consultancy Shanghai Co Ltd filed Critical Celestica Technology Consultancy Shanghai Co Ltd
Priority to CN202110577999.6A priority Critical patent/CN113485953A/zh
Publication of CN113485953A publication Critical patent/CN113485953A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本发明提供一种多核嵌入式系统及其基于串口虚拟化实现通信的方法，所述多核嵌入式系统包括：片上系统，所述片上系统包括多核异构嵌入式处理器系统和可编程逻辑模块；所述可编程逻辑模块包括：通信模块，所述通信模块通过通信接口建立可编程逻辑模块与服务器系统之间的通信连接；串口控制器，所述串口控制器基于局部总线连接于多核异构嵌入式处理器系统和通信模块之间，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统。本发明可以有效解决多核嵌入式系统在没有实际的物理串口链路的情况下无法实现串口数据通信的技术问题。

Description

多核嵌入式系统及其基于串口虚拟化实现通信的方法
技术领域
本发明属于嵌入式系统技术领域，特别是涉及一种多核嵌入式系统及其基于串口虚拟化实现通信的方法。
背景技术
MPSoC(Multi Processor System on Chip，多核处理器片上系统)是赛灵思公司公司推出的第二代多处理SoC系统(System on Chip，片上系统)，MPSoC包括先进的电源管理系统，高密度片上静态存储器，单通道速率高达32Gbps的高速收发器，PCI-Express接口以及高性能可编程逻辑等。
传统的MPSoC平台固件一般需要外置UART、Ethernet或USB接口，并且需要相关的线缆，用于软件调试和人机交互。但是在数据中心领域往往是不存在这些外置接口，只有PCI-Express接口。未配置UART，Ethernet，USB接口的情况下，不便于MPSoC平台的软件调试和人机交互。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多核嵌入式系统及其基于串口虚拟化实现通信的方法，用于解决现有技术中多核嵌入式系统在没有实际的物理串口链路的情况下无法实现串口数据通信的技术问题。
本发明的实施例提供一种多核嵌入式系统，所述多核嵌入式系统包括：片上系统，所述片上系统包括多核异构嵌入式处理器系统和可编程逻辑模块；所述通信模块通过通信接口建立所述可编程逻辑模块与服务器系统之间的通信连接；所述可编程逻辑模块包括：通信模块，所述通信模块通过通信接口建立所述可编程逻辑模块与所述服务器系统之间的通信连接；串口控制器，所述串口控制器基于局部总线连接于所述多核异构嵌入式处理器系统和所述通信模块之间，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统。
于本申请的一实施例中，所述可编程逻辑模块为FPGA，所述多核异构嵌入式处理器系统为多核异构嵌入式ARM处理器系统；所述服务器系统为X86服务器系统。
于本申请的一实施例中，所述多核异构嵌入式处理器系统采用MPSoC异构芯片。
于本申请的一实施例中，所述通信模块为PCI-Express通信模块；所述通信接口为PCI-Express接口；所述局部总线为AXI4总线。
于本申请的一实施例中，所述多核异构嵌入式处理器系统中包括双倍速率内存颗粒或者是内存芯片，嵌入式多媒体存储器，基于队列串行外围接口协议的闪存器。
于本申请的一实施例中，所述串口控制器为异步收发串口控制器。
本申请的实施例还提供一种多核嵌入式系统基于串口虚拟化实现通信的方法，包括：将多核嵌入式系统的可编程逻辑模块与服务器系统通过通信模块相连；于所述可编程逻辑模块内配置基于局部总线的串口控制器；所述串口控制器连接于所述多核异构嵌入式处理器系统和所述通信模块之间，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统。
于本申请的一实施例中，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统包括：所述多核异构嵌入式处理器系统通过串口驱动将多核异构嵌入式处理器系统要发送的数据通过局部总线发送至串口控制器，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换将数据发送至所述通信模块，所述通信模块通过PCI-Express接口将所述多核异构嵌入式处理器系统的要发送的数据发送至服务器系统；所述多核异构嵌入式处理器系统通过串口驱动从所述串口控制器接收来自服务器系统的数据，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换将接收的服务器系统的数据传入所述多核异构嵌入式处理器系统。
于本申请的一实施例中，所述可编程逻辑模块为FPGA，所述多核异构嵌入式处理器系统为多核异构嵌入式ARM处理器系统；所述服务器系统为X86服务器系统；所述多核异构嵌入式处理器系统采用MPSoC异构芯片。
于本申请的一实施例中，所述串口控制器为异步收发串口控制器。
如上所述，本发明的多核嵌入式系统的在线升级方法及系统，具有以下有益效果：
1、本发明通过片上系统的可编程逻辑模块中设置串口控制器，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统，使得MPSoC处理器系统中多核异构嵌入式ARM处理器系统的串口(ARM的串口)与可编程逻辑模块(FPGA)的串口通信，可编程逻辑模块(FPGA)的串口通过PCIe总线与服务器系统(X86 Server)通信来实现异构处理器串口数据通信、数据交互的目的，有效解决现有技术中多核嵌入式系统在没有实际的物理串口链路的情况下无法实现串口数据通信的技术问题。
2、本发明中多核嵌入式系统实现方式简单，MPSoC平台无需额外的硬件接口和线缆即可实现软件调试和人机交互。
附图说明
图1显示为本发明的多核嵌入式系统的原理结构示意图。
图2显示为本发明的多核嵌入式系统的原理框架结构示意图。
图3显示为本发明的多核嵌入式系统的通信原理示意图。
图4显示为本发明的多核嵌入式系统的软件框架示意图。
图5显示为本发明的多核嵌入式系统的通信流程示意图。
图6显示为本发明中服务器系统具体的通信流程示意图。
图7显示为本发明的多核嵌入式系统的在线升级方法的流程示意图。
元件标号说明
10 服务器系统
20 多核嵌入式系统
200 片上系统
210 多核异构嵌入式处理器系统
201 MPSoC异构芯片
211 内存模块
212 存储器
213 闪存模块
214 通用异步收发传输器
215 扩展的多功能IO接口
216 嵌入式多媒体存储控制器
217 嵌入式多媒体存储器
220 嵌入可编程逻辑模块
221 串口控制器
222 通信模块
S100～S200 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
本实施例的目的在于提供一种多核嵌入式系统及其基于串口虚拟化实现通信的方法，用于解决现有技术中多核嵌入式系统在没有实际的物理串口链路的情况下无法实现串口数据通信的技术问题。
以下将详细阐述本实施例的多核嵌入式系统的在线升级方法及系统的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的多核嵌入式系统的在线升级方法及系统。
实施例1
本实施例提供一种多核嵌入式系统20。图1显示为本发明的多核嵌入式系统20的原理结构示意图。如图1所示，本实施例中，所述多核嵌入式系统20包括：片上系统200，所述片上系统200包括多核异构嵌入式处理器系统210和嵌入可编程逻辑模块220。
本实施例中的所述多核嵌入式系统20实现异构虚拟机串口采用的技术手段是异构处理器串口数据通信。通过将多核嵌入式系统20中多核异构嵌入式处理器系统210(ARM)的串口与嵌入可编程逻辑模块220(FPGA)的串口通信，嵌入可编程逻辑模块220(FPGA)的串口通过PCIe总线与服务器系统10(例如X86 Server)通信来达到数据的交互。
其中，于本实施例中，所述服务器系统10用于提供所述多核嵌入式系统20的软件调试和人机交互等上位机功能。具体地，所述服务器系统10为但不限于X86服务器系统10。
图2显示为本实施例的多核嵌入式系统20的原理框架结构示意图。如图2所示，于本实施例中，所述多核异构嵌入式处理器系统210采用MPSoC异构芯片201。进一步地，于本实施例中，所述嵌入可编程逻辑模块220为FPGA(Field Programmable Gate Array，现场可编程门阵列)，所述多核异构嵌入式处理器系统210为多核异构嵌入式ARM处理器系统。
于本实施例中，所述嵌入可编程逻辑模块220为FPGA，所述嵌入可编程逻辑模块220通过局部总线将所述嵌入可编程逻辑模块220的可编程逻辑寻址单元映射存映射到服务器系统10中。其中，所述局部总线为但不限于AXI4-LITE总线。
也就是说，于本实施例中，所述嵌入可编程逻辑模块220通过AXI4-LITE总线实现地址映射。具体地，在所述嵌入可编程逻辑模块220(FPGA)内部通过AXI4-LITE总线将可编程逻辑寻址单元映射到服务器系统10(X86 server系统)中，服务器系统10(X86 server系统)通过PCI-Express总线访问可编程逻辑寻址单元。其中，本实施例中，AXI4-LITE总线的数据位宽为32bit，地址位宽为32位。
于本实施例中，所述可编程逻辑模块包括：通信模块222，所述通信模块222通过通信接口建立所述可编程逻辑模块220与所述服务器系统10之间的通信连接。于本实施例中，所述通信模块222优选为PCI-Express通信模块；所述通信接口为PCI-Express接口。
为实现异构虚拟机串口，于本实施例中，所述嵌入可编程逻辑模块220包括：串口控制器221；所述串口控制器221基于局部总线(AXI4-LITE总线)连接于所述多核异构嵌入式处理器系统210和所述通信模块222之间，所述串口控制器221基于局部总线地址域和所述通信模块222的地址域的转换从而实现将所述串口控制器221虚拟化连接到所述服务器系统10。
于本实施例中，所述串口控制器221为异步收发串口控制器，所述嵌入可编程逻辑模块220通过异步收发串口控制器与多核异构嵌入式ARM处理器系统实现异步收发数据通信。即在所述嵌入可编程逻辑模块220(FPGA)内部通过将基于AXI4-LITE总线接口的串口控制器221虚拟化连接到所述服务器系统，实现服务器系统10(X86 server系统)与多核异构嵌入式ARM处理器系统之间数据通信的桥接。
具体地，服务系统10和所述可编程逻辑模块220(FPGA)之间的PCI-Express总线数据传输是基于PCI-Express总线地址域，所述可编程逻辑模块220(FPGA)与多核嵌入式ARM处理器系统之间的AXI4-LITE总线数据传输是基于AXI4-LITE总线地址域，这两个地址域不能直接进行数据传输，所述串口控制器221进行AXI4-LITE总线地址域到PCI-Express总线地址域的转换，所述串口控制器221通过进行AXI4-LITE总线地址域到PCI-Express总线地址域的转换即对应于实现将所述串口控制器221虚拟化连接到所述PCI-Express接口，实现所述多核嵌入式处理器系统210与所述服务系统10之间的通信桥接。
也就是说，所述嵌入可编程逻辑模块220中的串口控制器221通过AXI4-LITE总线与所述多核异构嵌入式ARM处理器系统的串口相连，所述嵌入可编程逻辑模块220中的串口控制器221通过PCIe总线与所述服务器系统10(X86 server系统)通信，进而实现所述多核嵌入式系统20在没有实际的物理串口链路的情况下实现串口数据通信的目的。
如图2所示，于本实施例中，所述多核异构嵌入式处理器系统210采用MPSoC异构芯片201，所述多核异构嵌入式处理器系统210还包括与MPSoC异构芯片201相连的内存模块211，存储器212和闪存模块213等。更进一步地，于本实施例中，所述多内存模块211为但不限于双倍速率内存颗粒或者是内存芯片，所述存储器212为但不限于嵌入式多媒体存储器(eMMC，Embedded Multi Media Card)，所述闪存模块213为但不限于基于队列串行外围接口协议(QSPI)的闪存器。其中双倍速率内存颗粒或者是内存芯片优选采用第四代双倍速率动态内存颗粒或者是动态内存芯片(DDR4)。
此外，如图3所示，所述多核异构嵌入式处理器系统210设有嵌入式多媒体存储器217、控制嵌入式多媒体存储器217的嵌入式多媒体存储控制器216以及通用异步收发传输器214(UART)。所述通用异步收发传输器214通过扩展的多功能IO接口215(EMIO)与所述嵌入可编程逻辑模块220(FPGA)的串口控制器221相连，所述嵌入可编程逻辑模块220(FPGA)的串口控制器221通过AXI4_数据线与通信模块222(PCIE通信模块)相连，通信模块222(PCIE通信模块)经通信接口和PCIE_数据线与服务器系统10(X86 server系统)进行通信相连。
图4显示为本实施例的多核嵌入式系统20的软件框架示意图。如图4所示，所述服务器系统10(X86 server系统)包括应用程序和通信设备驱动(即PCIE设备驱动)；其中应用程序将设备终端输入的字符转为ASCII码后下发至PCIE设备驱动，所述应用程序从PCIE设备驱动程序接收ASCII码，将ASCII码转为字符，并输出至设备终端。PCIE设备驱动程序用于实现服务器系统10(X86 server系统)与嵌入可编程逻辑模块220(FPGA)PCIe设备的交互功能，以及实现与多核嵌入式系统20中的PCIE设备驱动的交互功能。
多核异构嵌入式处理器系统210包括运行于嵌入式Linux系统的应用程序(ARM应用程序)、通用异步收发传输器设备驱动程序、以及由所述通用异步收发传输器设备驱动程序进行驱动的通用异步收发传输器214，其中嵌入式Linux系统的应用程序在启动和运行后，由所述通用异步收发传输器设备驱动程序驱动所述通用异步收发传输器214，通过所述通用异步收发传输器214将输出的信息发送至嵌入可编程逻辑模块220(FPGA)的串口控制器221。
于本实施例中，所述多核嵌入式系统20与服务器系统10具体的通信过程如下：
所述多核异构嵌入式处理器系统210通过串口驱动将多核异构嵌入式处理器系统要发送的数据发送至串口控制器221，所述串口控制器221基于局部总线地址域和所述通信模块的地址域的转换将数据发送至PCI-Express接口，PCI-Express接口将所述多核异构嵌入式处理器系统的发送数据发送至服务器系统10；所述多核异构嵌入式处理器系统210通过串口驱动从所述串口控制器221接收来自服务器系统10的数据，所述串口控制器221基于局部总线地址域和所述通信模块的地址域的转换将接收的服务器系统10的数据传入所述多核异构嵌入式处理器系统。
具体地，本实施例中，所述多核嵌入式系统20与服务器系统10具体的通信过程如下：
1)如图5所示，对于多核异构嵌入式ARM处理器系统：
多核异构嵌入式ARM处理器系统的Linux系统启动，多核异构嵌入式ARM处理器系统的通用异步收发传输器214设备串口驱动发送数据至嵌入可编程逻辑模块220(FPGA)的串口控制器221，然后监测Linux系统数据通信，在Linux系统发送数据时，串口驱动发送数据至嵌入可编程逻辑模块220(FPGA)的串口控制器221，在Linux系统接收数据时，串口驱动接收来自嵌入可编程逻辑模块220(FPGA)的串口控制器221的数据，并将数据发送至Linux系统。
2)如图6所示，对于服务器系统10(X86 server系统)：
服务器系统10(例如为X86 server系统)的PCIE设备驱动程序初始化，服务器系统10同时监测来自嵌入可编程逻辑模块220(FPGA)的串口控制器221的数据和终端设备的数据。在监测到串口控制器221的接收端有数据时，读取串口控制器221的数据，然后将读取的数据转为字符输出至终端设备显示。在监测到终端设备有数据输入时，将终端设备输入的字符转为ASCII码到串口控制器221的发送端。
由此可见，本实施例中的多核嵌入式系统20通过片上系统200的嵌入可编程逻辑模块220中设置串口控制器221，使得MPSoC处理器系统中多核异构嵌入式ARM处理器系统的串口(ARM的串口)与嵌入可编程逻辑模块220(FPGA)的串口通信，嵌入可编程逻辑模块220(FPGA)的串口通过PCIe总线与服务器系统10(X86 Server)通信来实现异构处理器串口数据通信、数据交互的目的，有效解决现有技术中多核嵌入式系统20在没有实际的物理串口链路的情况下无法实现串口数据通信的技术问题，而且MPSoC平台无需额外的硬件接口和线缆即可实现软件调试和人机交互。
实施例2
如图7所示，本实施例提供一种多核嵌入式系统的在线升级方法，应用于MPSoC平台，所述多核嵌入式系统的在线升级方法包括以下步骤：
步骤S100，将多核嵌入式系统的可编程逻辑模块与服务器系统通过通信模块相连；
步骤S200，于所述可编程逻辑模块内配置基于局部总线的串口控制器；所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统。
于本实施例中，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统包括：所述多核异构嵌入式处理器系统通过串口驱动将多核异构嵌入式处理器系统要发送的数据通过局部总线发送至串口控制器，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换将数据发送至所述通信模块，所述通信模块通过PCI-Express接口将所述多核异构嵌入式处理器系统的要发送的数据发送至服务器系统；所述多核异构嵌入式处理器系统通过串口驱动从所述串口控制器接收来自服务器系统的数据，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换将接收的服务器系统的数据传入所述多核异构嵌入式处理器系统。
其中，于本实施例中，所述可编程逻辑模块为FPGA，所述串口控制器为异步收发串口控制器，所述多核异构嵌入式处理器系统为多核异构嵌入式ARM处理器系统；所述服务器系统为X86服务器系统；所述多核异构嵌入式处理器系统采用MPSoC异构芯片。
本实施例中多核嵌入式系统的在线升级方法与的实现原理与实施例1中的多核嵌入式系统20的实现原理相同，实施例间相似或相同的技术特征不再赘述。
综上所述，本发明通过片上系统的可编程逻辑模块中设置串口控制器，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统，使得MPSoC处理器系统中多核异构嵌入式ARM处理器系统的串口(ARM的串口)与可编程逻辑模块(FPGA)的串口通信，可编程逻辑模块(FPGA)的串口通过PCIe总线与服务器系统(X86 Server)通信来实现异构处理器串口数据通信、数据交互的目的，有效解决现有技术中多核嵌入式系统在没有实际的物理串口链路的情况下无法实现串口数据通信的技术问题；本发明中多核嵌入式系统实现方式简单，MPSoC平台无需额外的硬件接口和线缆即可实现软件调试和人机交互。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种多核嵌入式系统，其特征在于：所述多核嵌入式系统包括：
片上系统，所述片上系统包括多核异构嵌入式处理器系统和可编程逻辑模块；
所述可编程逻辑模块包括：
通信模块，所述通信模块通过通信接口建立所述可编程逻辑模块与服务器系统之间的通信连接；
串口控制器，所述串口控制器基于局部总线连接于所述多核异构嵌入式处理器系统和所述通信模块之间，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统。
2.根据权利要求1所述的多核嵌入式系统，其特征在于：所述可编程逻辑模块为FPGA，所述多核异构嵌入式处理器系统为多核异构嵌入式ARM处理器系统；所述服务器系统为X86服务器系统。
3.根据权利要求1或2所述的多核嵌入式系统，其特征在于：所述多核异构嵌入式处理器系统采用MPSoC异构芯片。
4.根据权利要求1所述的多核嵌入式系统，其特征在于：所述通信模块为PCI-Express通信模块；所述通信接口为PCI-Express接口；所述局部总线为AXI4总线。
5.根据权利要求1或2所述的多核嵌入式系统，其特征在于：所述多核异构嵌入式处理器系统中包括双倍速率内存颗粒或者是内存芯片，嵌入式多媒体存储器，基于队列串行外围接口协议的闪存器。
6.根据权利要求1所述的多核嵌入式系统，其特征在于：所述串口控制器为异步收发串口控制器。
7.一种多核嵌入式系统基于串口虚拟化实现通信的方法，其特征在于：包括：
将多核嵌入式系统的可编程逻辑模块与服务器系统通过通信模块相连；
于所述可编程逻辑模块内配置基于局部总线的串口控制器；所述串口控制器连接于所述多核异构嵌入式处理器系统和所述通信模块之间，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统。
8.根据权利要求7所述的多核嵌入式系统基于串口虚拟化实现通信的方法，其特征在于：所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换从而实现将所述串口控制器虚拟化连接到所述服务器系统包括：
所述多核异构嵌入式处理器系统通过串口驱动将多核异构嵌入式处理器系统要发送的数据通过局部总线发送至串口控制器，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换将数据发送至所述通信模块，所述通信模块通过PCI-Express接口将所述多核异构嵌入式处理器系统的要发送的数据发送至服务器系统；
所述多核异构嵌入式处理器系统通过串口驱动从所述串口控制器接收来自服务器系统的数据，所述串口控制器基于局部总线地址域和所述通信模块的地址域的转换将接收的服务器系统的数据传入所述多核异构嵌入式处理器系统。
9.根据权利要求7或8所述的多核嵌入式系统基于串口虚拟化实现通信的方法，其特征在于：所述可编程逻辑模块为FPGA，所述多核异构嵌入式处理器系统为多核异构嵌入式ARM处理器系统；所述服务器系统为X86服务器系统；所述多核异构嵌入式处理器系统采用MPSoC异构芯片。
10.根据权利要求9所述的多核嵌入式系统基于串口虚拟化实现通信的方法，其特征在于：所述串口控制器为异步收发串口控制器。
CN202110577999.6A 2021-05-26 2021-05-26 多核嵌入式系统及其基于串口虚拟化实现通信的方法 Pending CN113485953A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110577999.6A CN113485953A (zh) 2021-05-26 2021-05-26 多核嵌入式系统及其基于串口虚拟化实现通信的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110577999.6A CN113485953A (zh) 2021-05-26 2021-05-26 多核嵌入式系统及其基于串口虚拟化实现通信的方法

Publications (1)

Publication Number Publication Date
CN113485953A true CN113485953A (zh) 2021-10-08

Family

ID=77933129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110577999.6A Pending CN113485953A (zh) 2021-05-26 2021-05-26 多核嵌入式系统及其基于串口虚拟化实现通信的方法

Country Status (1)

Country Link
CN (1) CN113485953A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114443517A (zh) * 2021-12-30 2022-05-06 苏州浪潮智能科技有限公司 一种交互式可编程逻辑器件互联服务器系统
CN115412394A (zh) * 2022-08-22 2022-11-29 奥特酷智能科技(南京)有限公司 基于AutoSar的异构域控制器核间通信方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030167144A1 (en) * 2002-03-01 2003-09-04 Nec Usa, Inc. Re-configurable embedded core test protocol for system-on-chips (SOC) and circuit boards
CN103345461A (zh) * 2013-04-27 2013-10-09 电子科技大学 基于fpga的带有加速器的多核处理器片上网络系统
KR20140064375A (ko) * 2012-11-20 2014-05-28 한국항공우주산업 주식회사 임무컴퓨터에 탑재되는 멀티코어 프로세서장치 및 그 제어방법
CN104820657A (zh) * 2015-05-14 2015-08-05 西安电子科技大学 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型
CN108536635A (zh) * 2018-04-02 2018-09-14 郑州云海信息技术有限公司 一种基于soc fpga的sol底层逻辑构架系统
CN112580295A (zh) * 2020-11-24 2021-03-30 北京智芯微电子科技有限公司 多核SoC芯片的自动化验证方法、系统及装置
CN112783818A (zh) * 2020-12-30 2021-05-11 加弘科技咨询(上海)有限公司 一种多核嵌入式系统的在线升级方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030167144A1 (en) * 2002-03-01 2003-09-04 Nec Usa, Inc. Re-configurable embedded core test protocol for system-on-chips (SOC) and circuit boards
KR20140064375A (ko) * 2012-11-20 2014-05-28 한국항공우주산업 주식회사 임무컴퓨터에 탑재되는 멀티코어 프로세서장치 및 그 제어방법
CN103345461A (zh) * 2013-04-27 2013-10-09 电子科技大学 基于fpga的带有加速器的多核处理器片上网络系统
CN104820657A (zh) * 2015-05-14 2015-08-05 西安电子科技大学 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型
CN108536635A (zh) * 2018-04-02 2018-09-14 郑州云海信息技术有限公司 一种基于soc fpga的sol底层逻辑构架系统
CN112580295A (zh) * 2020-11-24 2021-03-30 北京智芯微电子科技有限公司 多核SoC芯片的自动化验证方法、系统及装置
CN112783818A (zh) * 2020-12-30 2021-05-11 加弘科技咨询(上海)有限公司 一种多核嵌入式系统的在线升级方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114443517A (zh) * 2021-12-30 2022-05-06 苏州浪潮智能科技有限公司 一种交互式可编程逻辑器件互联服务器系统
CN114443517B (zh) * 2021-12-30 2023-05-26 苏州浪潮智能科技有限公司 一种交互式可编程逻辑器件互联服务器系统
CN115412394A (zh) * 2022-08-22 2022-11-29 奥特酷智能科技(南京)有限公司 基于AutoSar的异构域控制器核间通信方法
CN115412394B (zh) * 2022-08-22 2023-08-18 奥特酷智能科技(南京)有限公司 基于AutoSar的异构域控制器核间通信方法

Similar Documents

Publication Publication Date Title
US20080071962A1 (en) Device connection system and device connection method
US11899612B2 (en) Online upgrading method and system for multi-core embedded system
CN113485953A (zh) 多核嵌入式系统及其基于串口虚拟化实现通信的方法
KR20120092176A (ko) 멀티프로세서 완전 상호접속 방법 및 시스템
CN103873489A (zh) 具有PCIe接口的装置共享系统及方法
CN103827841A (zh) 可配置带宽的io连接器
CN116069711B (zh) 直接内存访问控制器、异构设备、内存访问方法及介质
CN103309830A (zh) VxWorks操作系统下CPCI总线CAN通信模块的驱动器及驱动方法
CN109062834B (zh) 基于dma的spi通讯方法、电子设备、存储介质、装置
JP4444101B2 (ja) バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース
US20070293984A1 (en) Method for command transmission between systems
US20200358637A1 (en) Information processing system, and platform
US10176133B2 (en) Smart device with no AP
US20170344511A1 (en) Apparatus assigning controller and data sharing method
CN109491949B (zh) 基于Zynq的动态可重构框架及方法
US20230098298A1 (en) Scalable secure speed negotiation for time-sensitive networking devices
CN116401065A (zh) 一种服务器、异构设备及其数据处理装置
CN111679995B (zh) 一种基于1553b总线的空间计算机嵌入式管理执行单元
CN203658990U (zh) 一种中央处理器调试装置
CN115114202A (zh) 基于光纤通信接口扩展的嵌入式web服务器
CN109923528A (zh) 一种数据访问的方法和装置
WO2007088967A1 (ja) 外部デバイス、電子機器システム及び制御方法
Zuquim et al. An embedded converter from RS232 to Universal Serial Bus
CN113946537A (zh) 一种加速装置及服务器
RU158939U1 (ru) Контроллер периферийных интерфейсов (кпи-2)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination