CN109062834B - 基于dma的spi通讯方法、电子设备、存储介质、装置 - Google Patents

基于dma的spi通讯方法、电子设备、存储介质、装置 Download PDF

Info

Publication number
CN109062834B
CN109062834B CN201810631312.0A CN201810631312A CN109062834B CN 109062834 B CN109062834 B CN 109062834B CN 201810631312 A CN201810631312 A CN 201810631312A CN 109062834 B CN109062834 B CN 109062834B
Authority
CN
China
Prior art keywords
data
dma
processor
main program
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810631312.0A
Other languages
English (en)
Other versions
CN109062834A (zh
Inventor
刘润稼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Xingyu Photoelectric Equipment Co ltd
Original Assignee
Guangzhou Xingyu Photoelectric Equipment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Xingyu Photoelectric Equipment Co ltd filed Critical Guangzhou Xingyu Photoelectric Equipment Co ltd
Priority to CN201810631312.0A priority Critical patent/CN109062834B/zh
Publication of CN109062834A publication Critical patent/CN109062834A/zh
Application granted granted Critical
Publication of CN109062834B publication Critical patent/CN109062834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)

Abstract

本发明提供基于DMA的SPI通讯方法，包括步骤：处理器上电后，对SPI接口进行初始化；处理器初始化DMA的接收与发送配置；处理器主程序循环检测SPI接口，当处理器主程序检测到待发送数据时，启动DMA对待发送数据进行并行发送，当待发送数据发送完毕时，DMA生成发送完成中断；处理器主程序循环检测SPI接口，当处理器主程序检测到待接收数据时，启动DMA对待接收数据进行并行接收，当待接收数据接收完毕时，DMA生成接收完成中断。本发明涉及电子设备与可读存储介质，用于执行上述方法；本发明还涉及基于DMA的SPI通讯装置。本发明采用DMA技术和DMA产生的中断，使处理器主程序在中断服务程序中快速地将数据取走并进行处理，明显降低占用单片机的时间资源。

Description

基于DMA的SPI通讯方法、电子设备、存储介质、装置
技术领域
本发明涉及计算机技术领域，尤其涉及基于DMA的SPI通讯方法、电子设备、存储介质、装置。
背景技术
在单片机系统中，通常有许多的外部芯片与单片机相连，这些外部芯片可以实现单片机无法实现的某一特定功能，如数据存储器、温度传感器、以太网网络通讯等。单片机通过特定的接口协议与外部芯片进行通讯，如SPI接口协议，从而达到控制外部芯片的目的。因此与外部芯片进行通讯的接口协议的速度与效率非常重要。
目前大多数单片机没有集成DMA功能，与外部芯片的SPI通讯方式通常是程序采用IO口模拟的SPI协议，即通过程序手动的判断引脚是否为高电平或低电平进行移位读入，输出时也是采用程序手动的方法进行置高电平或置低电平于IO口进行输出。这种方法的程序通讯速度与效率很低，占用单片机的大量时间资源，造成单片机的运行速度变慢，当产品的功能比较复杂或需要处理的事务比较多时无法实现与外部芯片的SPI通讯。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供基于DMA的SPI通讯方法、电子设备、存储介质、装置，采用DMA技术和DMA产生的中断，使处理器主程序在中断服务程序中快速地将数据取走并进行处理。
本发明提供基于DMA的SPI通讯方法，包括以下步骤：
初始化SPI接口，处理器上电后，对SPI接口进行初始化；
初始化DMA程序，所述处理器初始化DMA的接收与发送配置；
发送数据，所述处理器主程序循环检测所述SPI接口，当所述处理器主程序检测到待发送数据时，启动DMA对所述待发送数据进行并行发送，当所述待发送数据发送完毕时，DMA生成发送完成中断；
接收数据，所述处理器主程序循环检测所述SPI接口，当所述处理器主程序检测到待接收数据时，启动DMA对所述待接收数据进行并行接收，当所述待接收数据接收完毕时，DMA生成接收完成中断。
进一步地，还包括步骤数据处理，DMA通过所述发送完成中断或所述接收完成中断向所述处理器请求中断，所述处理器主程序对所述待发送数据或所述待接收数据进行处理。
进一步地，初始化SPI接口中，所述处理器配置所述SPI接口的传输模式、工作方式、数据位、传输速度。
进一步地，初始化DMA程序中，所述处理器初始化DMA的数据位，将DMA的发送与接收指针配置为内部RAM数组地址，将DMA的外设地址配置为SPI数据寄存器。
一种电子设备，包括：处理器；
存储器；以及程序，其中所述程序被存储在所述存储器中，并且被配置成由处理器执行，所述程序包括用于执行上述基于DMA的SPI通讯方法。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行上述基于DMA的SPI通讯方法。
基于DMA的SPI通讯装置，包括：
初始化SPI接口模块：用于处理器上电后，对SPI接口进行初始化；
初始化DMA程序模块：用于初始化DMA的接收与发送配置；
发送数据模块：用于当所述处理器主程序检测到待发送数据时，启动DMA对所述待发送数据进行并行发送，当所述待发送数据发送完毕时，DMA生成发送完成中断；
接收数据模块：用于当所述处理器主程序检测到待接收数据时，启动DMA对所述待接收数据进行并行接收，当所述待接收数据接收完毕时，DMA生成接收完成中断。
进一步地，还包括数据处理模块，用于DMA通过所述发送完成中断或所述接收完成中断向所述处理器请求中断，所述处理器主程序对所述待发送数据或所述待接收数据进行处理。
进一步地，所述初始化SPI接口模块还包括配置所述SPI接口的传输模式、工作方式、数据位、传输速度。
进一步地，所述初始化DMA程序模块还包括初始化DMA的数据位，将DMA的发送与接收指针配置为内部RAM数组地址，将DMA的外设地址配置为SPI数据寄存器。
相比现有技术，本发明的有益效果在于：
本发明提供基于DMA的SPI通讯方法，包括以下步骤：初始化SPI接口，处理器上电后，对SPI接口进行初始化；初始化DMA程序，处理器初始化DMA的接收与发送配置；发送数据，处理器主程序循环检测SPI接口，当处理器主程序检测到待发送数据时，启动DMA对待发送数据进行并行发送，当待发送数据发送完毕时，DMA生成发送完成中断；接收数据，处理器主程序循环检测SPI接口，当处理器主程序检测到待接收数据时，启动DMA对待接收数据进行并行接收，当待接收数据接收完毕时，DMA生成接收完成中断。本发明涉及电子设备与可读存储介质，用于执行上述方法；本发明还涉及基于DMA的SPI通讯装置。本发明采用DMA技术和DMA产生的中断，使处理器主程序在中断服务程序中快速地将数据取走并进行处理，明显降低占用单片机的时间资源，大大提高了单片机的运行速度，无需采用更高级的控制芯片或者采用多个芯片来进行分工合作，节省了成本，同时也增加了产品的稳定性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明的基于DMA的SPI通讯方法流程图；
图2为本发明的基于DMA的SPI通讯装置结构示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
基于DMA的SPI通讯方法，如图1所示，包括以下步骤：
初始化SPI接口，处理器上电后，对SPI接口进行初始化；本实施例中，处理器具体为单片机，优选的，初始化SPI接口中，处理器配置SPI接口的传输模式、工作方式、数据位、传输速度，具体的，处理器配置SPI接口为主机双向双线模式，工作方式为0，数据位为8位，传输速度为10M。
初始化DMA程序，处理器初始化DMA的接收与发送配置；DMA(Direct memoryaccess)即直接内存访问，是一种并行的读写方式机制。优选的，初始化DMA程序中，处理器初始化DMA的数据位，将DMA的发送与接收指针配置为内部RAM数组地址，将DMA的外设地址配置为SPI数据寄存器，具体的，处理器初始化DMA的数据位为8位。
发送数据，处理器主程序循环检测SPI接口，当处理器主程序检测到待发送数据时，启动DMA对待发送数据进行并行发送，当待发送数据发送完毕时，DMA生成发送完成中断；
接收数据，处理器主程序循环检测SPI接口，当处理器主程序检测到待接收数据时，启动DMA对待接收数据进行并行接收，当待接收数据接收完毕时，DMA生成接收完成中断。
处理器主程序循环不断地运行，判断是否有数据需要发送与接收或其它事务，根据需求做相对应的工作。大量的数据移位动作全部由DMA并行执行，处理器处理其他事务。当数据移动完成时处理器主程序产生中断对接收到的数据进行处理。优选的，还包括步骤数据处理，DMA通过发送完成中断或接收完成中断向处理器请求中断，处理器主程序对待发送数据或待接收数据进行处理。
在一实施例中，在时间要求苛刻的场合，如以太网网络数据转化成串口数据的转换器上的外部芯片接收以太网网络上的Artnet数据，程序对其进行转换成DMX512协议以供常规舞台灯光灯具控制使用。常规以太网通讯中，每秒的数据发送量可以到达100M，数据吞吐量非常大，如果不及时地将接收到的数据从以太网接收芯片中取走会造成接收芯片内存被占满溢出而产生死机或复位，采用常规方法会占用大量的单片机时间资源，使产品无法实现。通过上述步骤，采用DMA技术和DMA产生的中断技术，在主程序执行过程中，若DMA接收或发送完数则马上产生中断，打断主程序的运行，主程序在中断服务程序中快速地把数据取走并进行处理，与外部以太网网络芯片进行SPI通讯时，占用单片机的时间资源大大减少，节省了大量的时间，使其有足够的时间将网络数据转换成DMX512串口输出的数据。
一种电子设备，包括：处理器；
存储器；以及程序，其中程序被存储在存储器中，并且被配置成由处理器执行，程序包括用于执行上述基于DMA的SPI通讯方法。
一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行上述基于DMA的SPI通讯方法。
基于DMA的SPI通讯装置，如图2所示，包括：
初始化SPI接口模块：用于处理器上电后，对SPI接口进行初始化；本实施例中，处理器具体为单片机，优选的，初始化SPI接口模块还包括配置SPI接口的传输模式、工作方式、数据位、传输速度，具体的，配置SPI接口为主机双向双线模式，工作方式为0，数据位为8位，传输速度为10M。
初始化DMA程序模块：用于初始化DMA的接收与发送配置；DMA(Direct memoryaccess)即直接内存访问，是一种并行的读写方式机制。优选的，初始化DMA程序模块还包括初始化DMA的数据位，将DMA的发送与接收指针配置为内部RAM数组地址，将DMA的外设地址配置为SPI数据寄存器，具体的，初始化DMA的数据位为8位。
发送数据模块：用于当处理器主程序检测到待发送数据时，启动DMA对待发送数据进行并行发送，当待发送数据发送完毕时，DMA生成发送完成中断；
接收数据模块：用于当处理器主程序检测到待接收数据时，启动DMA对待接收数据进行并行接收，当待接收数据接收完毕时，DMA生成接收完成中断。
在一实施例中，处理器主程序循环不断地运行，判断是否有数据需要发送与接收或其它事务，根据需求做相对应的工作。大量的数据移位动作全部由DMA并行执行，处理器处理其他事务。当数据移动完成时处理器主程序产生中断对接收到的数据进行处理。优选的，还包括数据处理模块，用于DMA通过发送完成中断或接收完成中断向处理器请求中断，处理器主程序对待发送数据或待接收数据进行处理。
本发明提供基于DMA的SPI通讯方法，包括以下步骤：初始化SPI接口，处理器上电后，对SPI接口进行初始化；初始化DMA程序，处理器初始化DMA的接收与发送配置；发送数据，处理器主程序循环检测SPI接口，当处理器主程序检测到待发送数据时，启动DMA对待发送数据进行并行发送，当待发送数据发送完毕时，DMA生成发送完成中断；接收数据，处理器主程序循环检测SPI接口，当处理器主程序检测到待接收数据时，启动DMA对待接收数据进行并行接收，当待接收数据接收完毕时，DMA生成接收完成中断。本发明涉及电子设备与可读存储介质，用于执行上述方法；本发明还涉及基于DMA的SPI通讯装置。本发明采用DMA技术和DMA产生的中断，使处理器主程序在中断服务程序中快速地将数据取走并进行处理，明显降低占用单片机的时间资源，大大提高了单片机的运行速度，无需采用更高级的控制芯片或者采用多个芯片来进行分工合作，节省了成本，同时也增加了产品的稳定性。
以上，仅为本发明的较佳实施例而已，并非对本发明作任何形式上的限制；凡本行业的普通技术人员均可按说明书附图所示和以上而顺畅地实施本发明；但是,凡熟悉本专业的技术人员在不脱离本发明技术方案范围内，利用以上所揭示的技术内容而做出的些许更动、修饰与演变的等同变化，均为本发明的等效实施例；同时,凡依据本发明的实质技术对以上实施例所作的任何等同变化的更动、修饰与演变等，均仍属于本发明的技术方案的保护范围之内。

Claims (4)

1.基于DMA的SPI通讯方法，其特征在于包括以下步骤：
初始化SPI接口，处理器上电后，对SPI接口进行初始化；
初始化DMA程序，所述处理器初始化DMA的接收与发送配置；
发送数据，所述处理器主程序循环检测所述SPI接口，当所述处理器主程序检测到待发送数据时，启动DMA对所述待发送数据进行并行发送，当所述待发送数据发送完毕时，DMA生成发送完成中断；
接收数据，所述处理器主程序循环检测所述SPI接口，当所述处理器主程序检测到待接收数据时，启动DMA对所述待接收数据进行并行接收，当所述待接收数据接收完毕时，DMA生成接收完成中断；
还包括数据处理步骤，DMA通过所述发送完成中断或所述接收完成中断向所述处理器请求中断，所述处理器主程序对所述待发送数据或所述待接收数据进行处理；
初始化SPI接口中，所述处理器配置所述SPI接口的传输模式、工作方式、数据位、传输速度；
初始化DMA程序中，所述处理器初始化DMA的数据位，将DMA的发送与接收指针配置为内部RAM数组地址，将DMA的外设地址配置为SPI数据寄存器；
所述处理器主程序循环不断地运行，判断是否有数据需要发送与接收或其它事务，根据需求做相对应的工作；数据移位动作全部由DMA并行执行，处理器处理其它事务，当数据移动完成时处理器主程序产生中断对接收到的数据进行处理；
采用DMA技术和DMA产生的中断技术，在处理器主程序执行过程中，若DMA接收或发送完数据则马上产生中断，打断处理器主程序的运行，处理器主程序在中断服务程序中快速地将数据取走并进行处理，与外部以太网网络芯片进行SPI通讯时，使其有足够的时间将网络数据转换成DMX512串口输出的数据。
2.一种电子设备，其特征在于包括：处理器；
存储器；以及程序，其中所述程序被存储在所述存储器中，并且被配置成由处理器执行，所述程序包括用于执行权利要求1所述的方法。
3.一种计算机可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行如权利要求1所述的方法。
4.基于DMA的SPI通讯装置，其特征在于，包括：
初始化SPI接口模块：用于处理器上电后，对SPI接口进行初始化；
初始化DMA程序模块：用于初始化DMA的接收与发送配置；
发送数据模块：用于当所述处理器主程序检测到待发送数据时，启动DMA对所述待发送数据进行并行发送，当所述待发送数据发送完毕时，DMA生成发送完成中断；
接收数据模块：用于当所述处理器主程序检测到待接收数据时，启动DMA对所述待接收数据进行并行接收，当所述待接收数据接收完毕时，DMA生成接收完成中断；
还包括数据处理模块，用于DMA通过所述发送完成中断或所述接收完成中断向所述处理器请求中断，所述处理器主程序对所述待发送数据或所述待接收数据进行处理；
所述初始化SPI接口模块还包括配置所述SPI接口的传输模式、工作方式、数据位、传输速度；
所述初始化DMA程序模块还包括初始化DMA的数据位，将DMA的发送与接收指针配置为内部RAM数组地址，将DMA的外设地址配置为SPI数据寄存器；
所述处理器主程序循环不断地运行，判断是否有数据需要发送与接收或其它事务，根据需求做相对应的工作；数据移位动作全部由DMA并行执行，处理器处理其它事务，当数据移动完成时处理器主程序产生中断对接收到的数据进行处理；
采用DMA技术和DMA产生的中断技术，在处理器主程序执行过程中，若DMA接收或发送完数则马上产生中断，打断处理器主程序的运行，处理器主程序在中断服务程序中快速地将数据取走并进行处理，与外部以太网网络芯片进行SPI通讯时，使其有足够的时间将网络数据转换成DMX512串口输出的数据。
CN201810631312.0A 2018-06-19 2018-06-19 基于dma的spi通讯方法、电子设备、存储介质、装置 Active CN109062834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810631312.0A CN109062834B (zh) 2018-06-19 2018-06-19 基于dma的spi通讯方法、电子设备、存储介质、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810631312.0A CN109062834B (zh) 2018-06-19 2018-06-19 基于dma的spi通讯方法、电子设备、存储介质、装置

Publications (2)

Publication Number Publication Date
CN109062834A CN109062834A (zh) 2018-12-21
CN109062834B true CN109062834B (zh) 2022-03-11

Family

ID=64820593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810631312.0A Active CN109062834B (zh) 2018-06-19 2018-06-19 基于dma的spi通讯方法、电子设备、存储介质、装置

Country Status (1)

Country Link
CN (1) CN109062834B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112231266B (zh) * 2020-10-15 2023-03-24 天津津航计算技术研究所 一种基于查找表的arinc 429总线控制方法
CN113515475B (zh) * 2021-04-30 2024-08-02 深圳市杰理微电子科技有限公司 数据传输方法、装置和系统
CN114754924A (zh) * 2022-04-29 2022-07-15 东风电驱动系统有限公司 一种传感器标定中断的处理方法、装置、设备及存储介质
CN115098424B (zh) * 2022-06-06 2024-08-13 北京航空航天大学 基于dma的阵列memsimu的数据同步采集方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7478186B1 (en) * 2004-06-03 2009-01-13 Integrated Device Technology, Inc. Interrupt coalescer for DMA channel
CN102567253A (zh) * 2010-12-13 2012-07-11 深圳市硅格半导体有限公司 基于dma的spi数据传输方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014209625B4 (de) * 2014-05-21 2016-01-07 Technisat Digital Gmbh Übertragen der Zeichen einer Zeichenkette aus einem ersten elektronischen Modul in ein zweites elektronisches Modul
CN106874226B (zh) * 2015-12-10 2020-05-12 重庆川仪自动化股份有限公司 基于stm32f4芯片的串口数据接收、发送、传输装置及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7478186B1 (en) * 2004-06-03 2009-01-13 Integrated Device Technology, Inc. Interrupt coalescer for DMA channel
CN102567253A (zh) * 2010-12-13 2012-07-11 深圳市硅格半导体有限公司 基于dma的spi数据传输方法及装置

Also Published As

Publication number Publication date
CN109062834A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN109062834B (zh) 基于dma的spi通讯方法、电子设备、存储介质、装置
US8156253B2 (en) Computer system, device sharing method, and device sharing program
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
US20180357199A1 (en) Slave-to-slave communication in i3c bus topology
CN108107827B (zh) 一种基于zynq平台软核的srio控制方法
CN101937412B (zh) 一种片上系统及其访问方法
CN107562672B (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
US10572410B2 (en) Function-specific communication on a multi-drop bus for coexistence management
WO2019074906A1 (en) I3C INTRABAND INTERRUPTIONS DIRECTED TO MULTIPLE EXECUTION ENVIRONMENTS
CN107066413B (zh) 一种用于处理多个总线设备数据的方法及其总线系统
CN1811480A (zh) 一种电平信号的实时监测方法及装置
US20200201804A1 (en) I3c device timing adjustment to accelerate in-band interrupts
CN101937413B (zh) 一种i2c总线的通信方法
CN110247936B (zh) 一种通讯协议转换卡及通讯协议转换系统
US20160077986A1 (en) Electronic apparatus providing real-time switching and sharing of usb electronic devices among hosts
CN210155653U (zh) 基于zynq芯片实现m-lvds总线数据交互装置
CN110888836A (zh) 一种在飞腾平台使用bmc实现中断响应的方法
US20070293984A1 (en) Method for command transmission between systems
CN111722916B (zh) 一种通过映射表处理msi-x中断的方法
CN113485953A (zh) 多核嵌入式系统及其基于串口虚拟化实现通信的方法
WO2019037527A1 (zh) Usb接口请求调度方法、装置及设备
CN113098955A (zh) 一种数据传输方法、装置、设备及计算机可读存储介质
CN102708079B (zh) 应用于微控制器的控制数据传输的方法及系统
US20230153153A1 (en) Task processing method and apparatus
CN106372019B (zh) 一种系统总线设备响应超时的处理方法及超时处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant