CN113471302A - 一种带内外电位保护环的肖特基二极管 - Google Patents
一种带内外电位保护环的肖特基二极管 Download PDFInfo
- Publication number
- CN113471302A CN113471302A CN202110777557.6A CN202110777557A CN113471302A CN 113471302 A CN113471302 A CN 113471302A CN 202110777557 A CN202110777557 A CN 202110777557A CN 113471302 A CN113471302 A CN 113471302A
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- layer
- temperature
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002441 reversible effect Effects 0.000 claims abstract description 85
- 230000001681 protective effect Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 238000001465 metallisation Methods 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 230000002829 reductive effect Effects 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 238000001259 photo etching Methods 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000004458 analytical method Methods 0.000 claims description 7
- 239000013077 target material Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 6
- 230000000670 limiting effect Effects 0.000 claims description 6
- 239000005360 phosphosilicate glass Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000005070 sampling Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000002294 plasma sputter deposition Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011435 rock Substances 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种带内外电位保护环的肖特基二极管，包括：重掺杂硅衬底、轻掺杂外延层、轻掺杂区域以及保护介电层；其中，轻掺杂外延层与重掺杂硅衬底具有相同导电性，且在轻掺杂外延层与所述重掺杂硅衬底中通过预设方法生成所述轻掺杂区域；其中，在保护介电层中打开窗口，通过保护介电层形成与肖特基电极势垒层的阳极金属化，同时，保护介电层形成与肖特基电极势垒层的阴极金属化；其中，轻掺杂区域包括：内部保护环、外部电势环以及内部保护环平行条纹，且在外部电势环的外延层还包括：附加电势环和N型限制环；基于上述方法使得肖特基二极管的反向电压增加且降低了反向电流值，从而增加了肖特二极管的产品良率。
Description
技术领域
本发明涉及电子工程技术领域，特别涉及一种带内外电位保护环的肖特基二极管。
背景技术
目前，已知的肖特基二极管，包含一个n型导电性的重掺杂硅衬底，一个已形成的具有相同导电性的轻掺杂外延层和一个相反导电性类型的重掺杂保护环，一个保护性电介质薄膜层，在保护性电介质层中开窗口，与肖特基电极的势垒层阳极金属化，阴极的金属化；
然而，由于掺杂剂的高浓度，具有外延层的保护环形成具有低击穿电压的PN结。因此，肖特基二极管的反向电压不能超过几十伏。另外，使用氧化硅作为保护性介电涂层材料导致在外延层的表面上存在电荷状态，这导致保护环出现额外的反向电流，使反向电压降低，并且肖特基二极管的成品良率降低，因此，本发明提供了一种带内外电位保护环的肖特二极管。
发明内容
本发明提供一种一种带内外电位保护环的肖特二极管，用以基于重掺杂硅衬底、轻掺杂外岩层、轻掺杂区域以及保护介电层，同时增加了附加电势环和N型限制换，使得肖特基二极管的反向电压增加且降低了反向电流值，从而增加了肖特二极管的产品良率。
一种带内外电位保护环的肖特基二极管，包括：
重掺杂硅衬底、轻掺杂外延层、轻掺杂区域以及保护介电层；
其中，所述轻掺杂外延层与所述重掺杂硅衬底具有相同导电性，且在所述轻掺杂外延层与所述重掺杂硅衬底中通过预设方法生成所述轻掺杂区域，其中，所述轻掺杂区域与所述重掺杂硅衬底具有相反导电性；
其中，在所述保护介电层中打开窗口，通过所述保护介电层形成与肖特基电极势垒层的阳极金属化，同时，所述保护介电层形成与肖特基电极势垒层的阴极金属化；
其中，所述轻掺杂区域包括：内部保护环、外部电势环以及内部保护环平行条纹，且在所述外部电势环的外延层还包括：附加电势环和N型限制环。
优选的，一种带内外电位保护环的肖特基二极管，所述保护介电质层由厚度为0.05-0.5μm、氧浓度为5-15wt％的半绝缘多晶硅层，厚度为0.05-0.2μm的氮化硅和厚度为0.5-2.0μm以及磷浓度为2-7wt％的中温磷硅酸盐玻璃依次沉积而成。
优选的，一种带内外电位保护环的肖特基二极管，所述附加电势环的工作过程，包括：
当所述肖特基二极管处于反向偏置时，所述附加电势环扩大表面结构，并基于扩大结果生成PN结耗尽区；
基于所述PN结耗尽区，降低所述肖特基二极管的横向电场强度，同时，增加所述肖特二极管的反向电压。
优选的，一种带内外电位保护环的肖特基二极管，
所述保护介电质层种的半绝缘多晶硅层，用于用作电阻板，当肖特二极管处于反向偏置时，基于所述电阻板将所述肖特二极管的结构区域中的反向偏置电压均匀分布。
优选的，一种带内外电位保护环的肖特基二极管，
所述保护介电层包括：半绝缘多晶硅层、氮化硅层、温磷硅玻璃层；
通过所述保护介电层形成与肖特基电极势垒层的阳极金属化，同时，所述保护介电层形成与肖特基电极势垒层的阴极金属化的具体工作步骤，包括：
S101、根据化学气相沉积工艺形成所述半绝缘多晶硅层以及所述氮化硅层，并基于光刻法第一次淀积所述温磷硅玻璃层；
S102、蚀刻所述半绝缘多晶硅层以及所述氮化硅层，同时基于光刻与局部蚀刻去除第一次积淀的所述温磷硅玻璃层；
S103、根据光刻与蚀刻，去除目标氮化硅层以及目标半绝缘多晶硅层；
S104、根据所述光刻法第二次积淀所述温磷硅玻璃层，并继续通过光刻与局部蚀刻去除第二次积淀的所述温磷硅玻璃层，获取目标材料；
S105、基于等离子体溅射法，对所述目标材料进行光刻与离子刻蚀处理，并基于处理结果，形成与所述肖特基二极管势垒层阳极金属化欧姆接触以及与所述肖特基二极管势垒层阴极金属化欧姆接触。
优选的，一种带内外电位保护环的肖特基二极管，在所述轻掺杂区域中获取所述肖特二极管的反向电流的工作过程，包括：
设定温度获取时间点，并根据所述温度获取时间点分别记录所述肖特二极管在反向偏置时的工作温度值；
将所述工作温度值与所述肖特二极管的载流子浓度进行一一对应，同时，对所述工作温度值与所述载流子浓度进行分析，并获取分析结果；
基于所述分析结果确定所述肖特二极管在反向偏置时的反向电流的曲线趋势；
根据所述反向电流的曲线趋势确定反向电流曲线方程，同时，基于所述反向电流方程绘制反向电流曲线；
读取所述反向电流曲线，并确定所述反向电流的饱和值；
将所述反向电流的饱和值与预设电流值进行比较，确定所述肖特二极管成品良率的程度；
当所述反向电流的饱和值小于所述预设电流值时，则判定所述肖特二极管成品良率的程度为强；
当所述反向电流的饱和值等于所述预设电流值时，则判定所述肖特二极管的成品良率的程度为中等；
反之，则判定所述肖特二极管的成品良率为弱，同时，对所述N型限制环进行调整，降低所述肖特基二极管的反向电流的饱和值，直至所述特效二极管的反向电流的饱和值小于或等于所述预设电流值。
优选的，一种带内外电位保护环的肖特二极管，在所述保护介电层中打开窗口后，还包括：
根据温度传感器获取所述肖特二极管的周围温度，同时，根据预设采样时间点获取所述肖特二极管的升温系数；
将所述周围温度以及所述升温系数转换为预设格式的信息数据，并基于所述信息数据生成信号串；
将所述信号串进行编码，并基于编码结果生成温度信号，并进行记录；
基于记录结果，确定所述温度信号的信号延时，同时，基于所述信号延时确定所述温度信号的时间窗；
根据所述时间窗确定所述温度信号在所述正交频率下的幅度值，并将所述幅度值与预设幅度阈值进行比较；
当所述幅度值小于或等于所述预设幅度阈值时，则判定所述肖特二极管的工作温度正常；
否则，根据所述温度信号启动预设自保护措施对所述肖特二极管进行降温，直至所述幅度值小于或等于所述预设幅度阈值。
优选的，一种带内外电位保护环的肖特二极管，获取所述温度信号后，还包括：
获取所述温度信号的第一信号特征函数，同时，获取目标温度信号的第二信号特征函数；
其中，所述目标温度信号为系统预先设定的；
根据所述第一信号特征函数与所述第二信号特征函数确定信号滤波矩阵；
基于所述信号滤波矩阵对所述温度信号进行信号滤波，并输出第一温度信号；
对所述第一温度信号进行反相处理，获取所述第一温度信号的差分放大值；
根据所述差分放大值确定放大输出节点，并基于所述放大输出节点对所述第一温度信号进行放大处理；
同时，基于处理结果生成第二温度信号，并将所述第二温度信号作为最终的温度信号。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种新型肖特二极管的结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1：
本实施例提供了一种带内外电位保护环的肖特基二极管，如图1所示，包括：
重掺杂硅衬底1、轻掺杂外延层2、轻掺杂区域以及保护介电层；
其中，所述轻掺杂外延层与所述重掺杂硅衬底具有相同导电性，且在所述轻掺杂外延层与所述重掺杂硅衬底中通过预设方法生成所述轻掺杂区域，其中，所述轻掺杂区域与所述重掺杂硅衬底具有相反导电性；
其中，在所述保护介电层7中打开窗口，通过所述保护介电层形成与肖特基电极势垒层的阳极金属化5，同时，所述保护介电层形成与肖特基电极势垒层的阴极金属化6；
其中，所述轻掺杂区域包括：内部保护环3、外部电势环4以及内部保护环平行条纹5，且在所述外部电势环4的外延层还包括：附加电势环41和N型限制环42。
该实施例中，预设方法可以是在重掺杂硅衬底与轻掺杂外延层中，使用标准的热氧化、光刻和热扩散方法形成轻掺杂区域。
该实施例中，沿着二极管结构的周边形成N型限制环，该限制环可以按照器件设计性能的需要设计以设置表面上的耗尽区的所需宽度，消除器件结构的局部击穿点的出现，从而稳定了反向电压并降低了肖特基二极管的反向电流。
上述技术方案的工作原理为：高掺杂硅衬底是具有最小串联电阻的二极管结构的支撑基底。低掺杂外延层是二极管结构的阴极，并限制了其最大反向电压。内部保护环和一组平行的P型掺杂带形成阳极的一部分，该阳极负责在反向偏压期间形成耗尽区。阳极的另一部分由肖特基二极管组成，该肖特基二极管由阳极和低掺杂外延层的金属化层之间的金属-硅接触形成。当对二极管结构施加反向偏压时，平行带的耗尽区被组合起来，并且整流触点的耗尽区的宽度随着P区深度的增加而增加。这导致肖特基势垒下的电场强度降低，并导致其最大反向电压增加，反向电流减小以及肖特基二极管的产量增加。外部电势环和附加电势环在横向上提供耗尽区的“拉伸”，以使反向偏置二极管结构的主要特性由外延层的大部分区域而不是其表面上所发生的过程确定。N型导电性的限制环可以使沿二极管结构周围的表面电势均匀，确定其在预击穿区域中的最高击穿电场，并且还形成对外延层的杂质和结构缺陷的吸附区。保护性电介质涂层由依次淀积的SIPOS薄膜，氮化硅薄膜和STFSS薄膜组成，可保护p-n结及其耗尽区的表面部分。阳极金属化的作用是提供与P型导电区域的欧姆接触，与外延层的整流接触以及在进一步组装晶体时连接外部引线。阴极金属化可以与衬底形成欧姆接触，并且可以在组装过程中将肖特基二极管晶体安装在壳体的底部。
上述技术方案的有益效果是：基于重掺杂硅衬底、轻掺杂外岩层、轻掺杂区域以及保护介电层，同时增加了附加电势环和N型限制换，使得肖特基二极管的反向电压增加且降低了反向电流值，从而增加了肖特二极管的产品良率。
实施例2：
在实施例1的基础上，本实施例提供了一种带内外电位保护环的肖特基二极管，如图1所示，所述保护介电质层7由厚度为0.05-0.5μm、氧浓度为5-15wt％的半绝缘多晶硅层71，厚度为0.05-0.2μm的氮化硅72和厚度为0.5-2.0μm以及磷浓度为2-7wt％的中温磷硅酸盐玻璃73依次沉积而成。
该实施例中，保护介电质层中的半绝缘多晶硅层用作电阻板，可在器件结构区域上提供反向偏置电压的均匀分布。
该实施例中，确定了氮化硅层厚度的最佳范围，当氮化硅层的厚度小于0.05μm时，不能确保半绝缘多晶硅层免受水分，活动离子和氧，氮，氢分子的扩散的影响，这导致击穿电压的降低，肖特基二极管的反向电流增加。当氮化硅层的厚度大于0.2μm时，将在结构中观察到显著的内部机械应力。
该实施例中，在氮化硅层的顶部形成一层中温磷硅酸盐玻璃层，以防止水分扩散到下面的层，并排除污染物进入氮化硅表面，温磷硅酸盐玻璃层的厚度范围是大于0.5μm，小于2.0μm，而磷含量的范围在2wt％至7.0wt％。
上述技术方案中的有益效果是：保护介电层可以有效提供反向偏置电压的均匀分布，同时，避免了击穿电压的降低以及肖特基二极管的反向电流增加。
实施例3：
在实施例1的基础上，本实施例提供了一种带内外电位保护环的肖特基二极管，其特征在于，所述附加电势环的工作过程，包括：
当所述肖特基二极管处于反向偏置时，所述附加电势环扩大表面结构，并基于扩大结果生成PN结耗尽区；
基于所述PN结耗尽区，降低所述肖特基二极管的横向电场强度，同时，增加所述肖特二极管的反向电压。
上述技术方案的有益效果是：通过附加电势环降低表面与横向电场强度，并因此增加肖特基二极管的反向电压。
实施例4：
在实施例1的基础上，本实施例提供了一种带内外电位保护环的肖特二极管，
所述保护介电层包括：半绝缘多晶硅层、氮化硅层、温磷硅玻璃层；
通过所述保护介电层形成与肖特基电极势垒层的阳极金属化，同时，所述保护介电层形成与肖特基电极势垒层的阴极金属化的具体工作步骤，包括：
S101、根据化学气相沉积工艺形成所述半绝缘多晶硅层以及所述氮化硅层，并基于光刻法第一次淀积所述温磷硅玻璃层；
S102、蚀刻所述半绝缘多晶硅层以及所述氮化硅层，同时基于光刻与局部蚀刻去除第一次积淀的所述温磷硅玻璃层；
S103、根据光刻与蚀刻，去除目标氮化硅层以及目标半绝缘多晶硅层；
S104、根据所述光刻法第二次积淀所述温磷硅玻璃层，并继续通过光刻与局部蚀刻去除第二次积淀的所述温磷硅玻璃层，获取目标材料；
S105、基于等离子体溅射法，对所述目标材料进行光刻与离子刻蚀处理，并基于处理结果，形成与所述肖特基二极管势垒层阳极金属化欧姆接触以及与所述肖特基二极管势垒层阴极金属化欧姆接触。
该实施例中，目标材料可以是基于对半绝缘多晶硅层、氮化硅层、温磷硅玻璃层进行光刻与蚀刻等处理获得的最终剩余的材料为目标材料。
上述技术方案的有益效果是：通过对半绝缘多晶硅层、氮化硅层、温磷硅玻璃层的处理，从而有利于实现保护介质层与肖特基二极管势垒层阳极金属化、阴极金属化。
实施例5：
在实施例1的基础上，本实施例提供了一种带内外电位保护环的肖特二极管，在所述轻掺杂区域中获取所述肖特二极管的反向电流的工作过程，包括：
设定温度获取时间点，并根据所述温度获取时间点分别记录所述肖特二极管在反向偏置时的工作温度值；
将所述工作温度值与所述肖特二极管的载流子浓度进行一一对应，同时，对所述工作温度值与所述载流子浓度进行分析，并获取分析结果；
基于所述分析结果确定所述肖特二极管在反向偏置时的反向电流的曲线趋势；
根据所述反向电流的曲线趋势确定反向电流曲线方程，同时，基于所述反向电流方程绘制反向电流曲线；
读取所述反向电流曲线，并确定所述反向电流的饱和值；
将所述反向电流的饱和值与预设电流值进行比较，确定所述肖特二极管成品良率的程度；
当所述反向电流的饱和值小于所述预设电流值时，则判定所述肖特二极管成品良率的程度为强；
当所述反向电流的饱和值等于所述预设电流值时，则判定所述肖特二极管的成品良率的程度为中等；
反之，则判定所述肖特二极管的成品良率为弱，同时，对所述N型限制环进行调整，降低所述肖特基二极管的反向电流的饱和值，直至所述特效二极管的反向电流的饱和值小于或等于所述预设电流值。
该实施例中，载流子浓度可以是肖特二极管中的半导体的电子与空穴的浓度。
该实施例中，电流趋势可以是反向电流的增减趋势。
该实施例中，读取反向电流曲线，并确定反向电流的饱和值可以是根据反向电流曲线确定电流击穿值，其中电流击穿值即为反向电流的饱和值。
该实施例中，预设电流值可以是当加上N型限制环时，系统进行演练后得到的理论电流值。
上述技术方案的有益效果是：通过确定反向电流的曲线，从而可以准确获取反向电流的饱和值，进而通过与预设电流值进行比较确定肖特二极管的成品良率，大大提高了对反向电流监控的准确性，从而有利于提升肖特二极管的成品良率。
实施例6：
在实施例1的基础上，本实施例提供了一种带内外电位保护环的肖特二极管，在所述保护介电层中打开窗口后，还包括：
根据温度传感器获取所述肖特二极管的周围温度，同时，根据预设采样时间点获取所述肖特二极管的升温系数；
将所述周围温度以及所述升温系数转换为预设格式的信息数据，并基于所述信息数据生成信号串；
将所述信号串进行编码，并基于编码结果生成温度信号，并进行记录；
基于记录结果，确定所述温度信号的信号延时，同时，基于所述信号延时确定所述温度信号的时间窗；
根据所述时间窗确定所述温度信号在所述正交频率下的幅度值，并将所述幅度值与预设幅度阈值进行比较；
当所述幅度值小于或等于所述预设幅度阈值时，则判定所述肖特二极管的工作温度正常；
否则，根据所述温度信号启动预设自保护措施对所述肖特二极管进行降温，直至所述幅度值小于或等于所述预设幅度阈值。
该实施例中，预设采样时间点是提前设定好的，例如可以是上午十点、下午两点以及下午五点。
该实施例中，升温系数用来描述肖特二极管温度升高程度的一种参数，系数越大表明肖特二极管温度升高越大。
该实施例中，预设格式是提前设定好的，例如可以将周围温度以及升温系数同时转换为二进制数。
该实施例中，时间窗是观察温度信号的一种工具，可以分析得到温度信号的内在规律。
该实施例中，预设幅度阈值是提前设定好的，用于衡量温度信号的幅度值是否正常，是经过多次训练得到的。
上述技术方案的有益效果是：通过获取温度信号并且对温度信号进行分析获取温度信号的幅度值，进而有利于实现对温度的监控，从而避免了肖特二极管处于高温状态时的危险，极大的提高了肖特二极管的使用性能。
实施例7：
在实施例6的基础上，本实施例提供了一种带内外电位保护环的肖特二极管，获取所述温度信号后，还包括：
获取所述温度信号的第一信号特征函数，同时，获取目标温度信号的第二信号特征函数；
其中，所述目标温度信号为系统预先设定的；
根据所述第一信号特征函数与所述第二信号特征函数确定信号滤波矩阵；
基于所述信号滤波矩阵对所述温度信号进行信号滤波，并输出第一温度信号；
对所述第一温度信号进行反相处理，获取所述第一温度信号的差分放大值；
根据所述差分放大值确定放大输出节点，并基于所述放大输出节点对所述第一温度信号进行放大处理；
同时，基于处理结果生成第二温度信号，并将所述第二温度信号作为最终的温度信号。
该实施例中，目标温度信号可以是系统预先设定的，用来对获取的温度信号提供参考的。
该实施例中，根据第一信号特征函数与第二信号特征函数确定信号滤波矩阵，例如可以是，第一信号特征函数与第二信号特征函数之间的函数差距所对应的数据组成的矩阵即为滤波矩阵。
上述技术方案的有益效果是：通过对温度信号进行滤波及放大处理有利于获取更标准的温度信号，从而有利于提高对肖特二极管进行保护的效率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种带内外电位保护环的肖特基二极管，其特征在于，包括：
重掺杂硅衬底、轻掺杂外延层、轻掺杂区域以及保护介电层；
其中，所述轻掺杂外延层与所述重掺杂硅衬底具有相同导电性，且在所述轻掺杂外延层与所述重掺杂硅衬底中通过预设方法生成所述轻掺杂区域，其中，所述轻掺杂区域与所述重掺杂硅衬底具有相反导电性；
其中，在所述保护介电层中打开窗口，通过所述保护介电层形成与肖特基电极势垒层的阳极金属化，同时，所述保护介电层形成与肖特基电极势垒层的阴极金属化；
其中，所述轻掺杂区域包括：内部保护环、外部电势环以及内部保护环平行条纹，且在所述外部电势环的外延层还包括：附加电势环和N型限制环。
2.根据权利要求1所述的一种带内外电位保护环的肖特基二极管，其特征在于，所述保护介电质层由厚度为0.05-0.5μm、氧浓度为5-15wt％的半绝缘多晶硅层，厚度为0.05-0.2μm的氮化硅和厚度为0.5-2.0μm以及磷浓度为2-7wt％的中温磷硅酸盐玻璃依次沉积而成。
3.根据权利要求1所述的一种带内外电位保护环的肖特基二极管，其特征在于，所述附加电势环的工作过程，包括：
当所述肖特基二极管处于反向偏置时，所述附加电势环扩大表面结构，并基于扩大结果生成PN结耗尽区；
基于所述PN结耗尽区，降低所述肖特基二极管的横向电场强度，同时，增加所述肖特二极管的反向电压。
4.根据权利要求2所述的一种带内外电位保护环的肖特二极管，其特征在于，
所述保护介电质层种的半绝缘多晶硅层，用于用作电阻板，当肖特二极管处于反向偏置时，基于所述电阻板将所述肖特二极管的结构区域中的反向偏置电压均匀分布。
5.根据权利要求1所述的一种带内外电位保护环的肖特二极管，其特征在于，
所述保护介电层包括：半绝缘多晶硅层、氮化硅层、温磷硅玻璃层；
通过所述保护介电层形成与肖特基电极势垒层的阳极金属化，同时，所述保护介电层形成与肖特基电极势垒层的阴极金属化的具体工作步骤，包括：
S101、根据化学气相沉积工艺形成所述半绝缘多晶硅层以及所述氮化硅层，并基于光刻法第一次淀积所述温磷硅玻璃层；
S102、蚀刻所述半绝缘多晶硅层以及所述氮化硅层，同时基于光刻与局部蚀刻去除第一次积淀的所述温磷硅玻璃层；
S103、根据光刻与蚀刻，去除目标氮化硅层以及目标半绝缘多晶硅层；
S104、根据所述光刻法第二次积淀所述温磷硅玻璃层，并继续通过光刻与局部蚀刻去除第二次积淀的所述温磷硅玻璃层，获取目标材料；
S105、基于等离子体溅射法，对所述目标材料进行光刻与离子刻蚀处理，并基于处理结果，形成与所述肖特基二极管势垒层阳极金属化欧姆接触以及与所述肖特基二极管势垒层阴极金属化欧姆接触。
6.根据权利要求1所述的一种带内外电位保护环的肖特二极管，其特征在于，在所述轻掺杂区域中获取所述肖特二极管的反向电流的工作过程，包括：
设定温度获取时间点，并根据所述温度获取时间点分别记录所述肖特二极管在反向偏置时的工作温度值；
将所述工作温度值与所述肖特二极管的载流子浓度进行一一对应，同时，对所述工作温度值与所述载流子浓度进行分析，并获取分析结果；
基于所述分析结果确定所述肖特二极管在反向偏置时的反向电流的曲线趋势；
根据所述反向电流的曲线趋势确定反向电流曲线方程，同时，基于所述反向电流方程绘制反向电流曲线；
读取所述反向电流曲线，并确定所述反向电流的饱和值；
将所述反向电流的饱和值与预设电流值进行比较，确定所述肖特二极管成品良率的程度；
当所述反向电流的饱和值小于所述预设电流值时，则判定所述肖特二极管成品良率的程度为强；
当所述反向电流的饱和值等于所述预设电流值时，则判定所述肖特二极管的成品良率的程度为中等；
反之，则判定所述肖特二极管的成品良率为弱，同时，对所述N型限制环进行调整，降低所述肖特基二极管的反向电流的饱和值，直至所述特效二极管的反向电流的饱和值小于或等于所述预设电流值。
7.根据权利要求1所述的一种带内外电位保护环的肖特二极管，其特征在于，在所述保护介电层中打开窗口后，还包括：
根据温度传感器获取所述肖特二极管的周围温度，同时，根据预设采样时间点获取所述肖特二极管的升温系数；
将所述周围温度以及所述升温系数转换为预设格式的信息数据，并基于所述信息数据生成信号串；
将所述信号串进行编码，并基于编码结果生成温度信号，并进行记录；
基于记录结果，确定所述温度信号的信号延时，同时，基于所述信号延时确定所述温度信号的时间窗；
根据所述时间窗确定所述温度信号在所述正交频率下的幅度值，并将所述幅度值与预设幅度阈值进行比较；
当所述幅度值小于或等于所述预设幅度阈值时，则判定所述肖特二极管的工作温度正常；
否则，根据所述温度信号启动预设自保护措施对所述肖特二极管进行降温，直至所述幅度值小于或等于所述预设幅度阈值。
8.根据权利要求7所述的一种带内外电位保护环的肖特二极管，其特征在于，获取所述温度信号后，还包括：
获取所述温度信号的第一信号特征函数，同时，获取目标温度信号的第二信号特征函数；
其中，所述目标温度信号为系统预先设定的；
根据所述第一信号特征函数与所述第二信号特征函数确定信号滤波矩阵；
基于所述信号滤波矩阵对所述温度信号进行信号滤波，并输出第一温度信号；
对所述第一温度信号进行反相处理，获取所述第一温度信号的差分放大值；
根据所述差分放大值确定放大输出节点，并基于所述放大输出节点对所述第一温度信号进行放大处理；
同时，基于处理结果生成第二温度信号，并将所述第二温度信号作为最终的温度信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110777557.6A CN113471302B (zh) | 2021-07-09 | 2021-07-09 | 一种带内外电位保护环的肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110777557.6A CN113471302B (zh) | 2021-07-09 | 2021-07-09 | 一种带内外电位保护环的肖特基二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113471302A true CN113471302A (zh) | 2021-10-01 |
| CN113471302B CN113471302B (zh) | 2022-10-14 |
Family
ID=77879455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110777557.6A Active CN113471302B (zh) | 2021-07-09 | 2021-07-09 | 一种带内外电位保护环的肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113471302B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101101A (ja) * | 1998-09-21 | 2000-04-07 | Hitachi Ltd | ＳｉＣショットキーダイオード |
| US20010015445A1 (en) * | 1999-12-13 | 2001-08-23 | Michio Nemoto | Semiconductor device |
| US20030096464A1 (en) * | 2001-11-21 | 2003-05-22 | Frederic Lanois | Method for forming a schottky diode on a silicon carbide substrate |
| JP2003298072A (ja) * | 2002-04-02 | 2003-10-17 | Toshiba Corp | 半導体装置 |
| JP2006245237A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードおよびその製造方法 |
| CN101350369A (zh) * | 2007-07-22 | 2009-01-21 | 万国半导体股份有限公司 | 底部阳极肖特基二极管的结构和制造方法 |
| JP2010074058A (ja) * | 2008-09-22 | 2010-04-02 | Nippon Inter Electronics Corp | Ｊｂｓの製造方法 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| FR2963985A1 (fr) * | 2010-08-18 | 2012-02-24 | St Microelectronics Tours Sas | Diode schottky verticale au nitrure de gallium |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN103730430A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 |
| US20150008551A1 (en) * | 2012-01-04 | 2015-01-08 | Commissariat A L'energie Atomique Et Aux Ene Alt | Semiconductor structure, device comprising such a structure, and method for producing a semiconductor structure |
| CN108346688A (zh) * | 2018-01-25 | 2018-07-31 | 中国科学院微电子研究所 | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 |
| CN112289848A (zh) * | 2020-10-29 | 2021-01-29 | 沈阳工业大学 | 一种低功耗高性能超级结jbs二极管及其制造方法 |
-
2021
- 2021-07-09 CN CN202110777557.6A patent/CN113471302B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101101A (ja) * | 1998-09-21 | 2000-04-07 | Hitachi Ltd | ＳｉＣショットキーダイオード |
| US20010015445A1 (en) * | 1999-12-13 | 2001-08-23 | Michio Nemoto | Semiconductor device |
| US20030096464A1 (en) * | 2001-11-21 | 2003-05-22 | Frederic Lanois | Method for forming a schottky diode on a silicon carbide substrate |
| JP2003298072A (ja) * | 2002-04-02 | 2003-10-17 | Toshiba Corp | 半導体装置 |
| JP2006245237A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードおよびその製造方法 |
| CN101350369A (zh) * | 2007-07-22 | 2009-01-21 | 万国半导体股份有限公司 | 底部阳极肖特基二极管的结构和制造方法 |
| JP2010074058A (ja) * | 2008-09-22 | 2010-04-02 | Nippon Inter Electronics Corp | Ｊｂｓの製造方法 |
| FR2963985A1 (fr) * | 2010-08-18 | 2012-02-24 | St Microelectronics Tours Sas | Diode schottky verticale au nitrure de gallium |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| US20150008551A1 (en) * | 2012-01-04 | 2015-01-08 | Commissariat A L'energie Atomique Et Aux Ene Alt | Semiconductor structure, device comprising such a structure, and method for producing a semiconductor structure |
| CN103346083A (zh) * | 2013-07-09 | 2013-10-09 | 苏州捷芯威半导体有限公司 | 氮化镓肖特基二极管及其制造方法 |
| CN103730430A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 |
| CN108346688A (zh) * | 2018-01-25 | 2018-07-31 | 中国科学院微电子研究所 | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 |
| CN112289848A (zh) * | 2020-10-29 | 2021-01-29 | 沈阳工业大学 | 一种低功耗高性能超级结jbs二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113471302B (zh) | 2022-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Metal–oxide–semiconductor devices using Ga 2 O 3 dielectrics on n-type GaN | |
| CN107957299B (zh) | 一种碳化硅线性温度传感器及其测温方法和制造方法 | |
| US8269262B2 (en) | Vertical junction field effect transistor with mesa termination and method of making the same | |
| JP5054255B2 (ja) | シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造 | |
| US20150021742A1 (en) | Methods of Forming Junction Termination Extension Edge Terminations for High Power Semiconductor Devices and Related Semiconductor Devices | |
| CN116995099B (zh) | 一种电压钳位型碳化硅槽栅mosfet器件及其制造方法 | |
| CN110854180B (zh) | 终端结构的制造方法、终端结构及半导体器件 | |
| Boutchich et al. | Amorphous silicon diamond based heterojunctions with high rectification ratio | |
| CN117334746A (zh) | 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法 | |
| US20230123112A1 (en) | Method of manufacturing super junction, and super junction schottky diode using same | |
| CN102779858A (zh) | 一种功率二极管器件及其制备方法 | |
| CN112038412B (zh) | 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法 | |
| CN113471302B (zh) | 一种带内外电位保护环的肖特基二极管 | |
| EP4156304A1 (en) | Silicon carbide semiconductor device and manufacturing method | |
| CN115483104A (zh) | 一种变容二极管的制作方法 | |
| US9202935B2 (en) | Zener diode haviing a polysilicon layer for improved reverse surge capability and decreased leakage current | |
| US10910501B2 (en) | Stucture and method for SIC based protection device | |
| CN117153892B (zh) | 抗辐射加固肖特基二极管及其制作方法 | |
| US12057316B2 (en) | Semiconductor device fabricated using channeling implant | |
| CN114709138A (zh) | 一种氧化镓肖特基二极管及其制备方法和制备系统 | |
| JP6903942B2 (ja) | 半導体装置の製造方法 | |
| CN116130432A (zh) | 具有温度传感器的芯片封装结构及其制造方法 | |
| Wensheng et al. | p+− n−− n+-type power diode with crystalline/nanocrystalline Si mosaic electrodes | |
| CN116230742A (zh) | 一种SiC SBD结构及其制作方法 | |
| CN112071873A (zh) | 一种硅漂移探测器与结型场效应晶体管集成芯片及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220920 Address after: 518000 room 210, 2nd floor, building A3, Hangcheng innovation and entrepreneurship Park, 159 Hangcheng Avenue, Sanwei community, Hangcheng street, Bao'an District, Shenzhen City, Guangdong Province Applicant after: Hongda Xinyuan (Shenzhen) Semiconductor Co.,Ltd. Applicant after: Jinxin Electronics Manufacturing (Shanxi) Co.,Ltd. Applicant after: Jinxin Advanced Technology Research Institute (Shanxi) Co.,Ltd. Address before: 518000 room 210, 2nd floor, building A3, Hangcheng innovation and entrepreneurship Park, 159 Hangcheng Avenue, Sanwei community, Hangcheng street, Bao'an District, Shenzhen City, Guangdong Province Applicant before: Hongda Xinyuan (Shenzhen) Semiconductor Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |