CN113454765A - 半导体装置和固态摄像元件 - Google Patents

半导体装置和固态摄像元件 Download PDF

Info

Publication number
CN113454765A
CN113454765A CN202080013353.9A CN202080013353A CN113454765A CN 113454765 A CN113454765 A CN 113454765A CN 202080013353 A CN202080013353 A CN 202080013353A CN 113454765 A CN113454765 A CN 113454765A
Authority
CN
China
Prior art keywords
substrate
terminal
insulating layer
semiconductor device
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080013353.9A
Other languages
English (en)
Inventor
新田阳介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN113454765A publication Critical patent/CN113454765A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据本公开的半导体装置(50)包括：第一基板(20)，其被构造为被单片化并且具有包括第一端子(25)的第一半导体电路(LOG)；和第二基板(10)，其被构造为具有包括第二端子(16)的第二半导体电路(PIX)，其中，所述第一端子(25)和所述第二端子(16)接合。所述第二基板(10)包括：第一绝缘层(13)，其布置在所述第二基板(10)的上方；和第二绝缘层(14)，其布置在所述第一绝缘层(13)的至少一部分上方并且在所述第二绝缘层(14)中布置有所述第二端子(16)。

Description

半导体装置和固态摄像元件
技术领域
本公开涉及半导体装置和固态摄像元件。
背景技术
存在用于层叠多个基板的三维安装技术。此时，存在将面积不同的基板彼此接合的情况(例如，参见专利文献1)。
引用文献列表
专利文献
专利文献1：JP 2017-73436A
发明内容
发明要解决的技术问题
在专利文献1所公开的结构中，对基板之间的接合没有贡献的虚设端子等可能成为金属污染源。
因此，本公开公开提出了能够抑制对基板之间的接合没有贡献的虚设端子等成为金属污染源的半导体装置和固态摄像元件。
技术问题的解决方案
根据本公开，提供了一种半导体装置，其具有：第一基板，其被构造为被单片化并且具有包括第一端子的第一半导体电路；和第二基板，其被构造为具有包括第二端子的第二半导体电路，其中，所述第一端子和所述第二端子接合，并且所述第二基板具有：第一绝缘层，其布置在所述第二基板的上方；和第二绝缘层，其至少部分地布置在所述第一绝缘层的上方，并且在所述第二绝缘层中布置有所述第二端子。
附图说明
图1是示出了根据本公开实施方案的固态摄像元件的构造示例的示意图。
图2是示出了根据本公开实施方案的固态摄像元件的制造处理的过程的示例的流程图。
图3是示出了根据本公开实施方案的固态摄像元件的制造处理的过程的示例的流程图。
图4是示出了在根据本公开实施方案的固态摄像元件的制造处理中接合之前的各基板的构造的示意图。
图5是示出了根据本公开实施方案的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
图6是示出了根据本公开的比较例的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
图7是示出了根据本公开实施方案的第一变形例的固态摄像元件的构造示例的示意图。
图8是示出了根据本公开实施方案的第一变形例的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
图9是示出了根据本公开实施方案的第二变形例的固态摄像元件的构造示例的示意图。
图10是示出了根据本公开实施方案的第二变形例的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
图11是示出了根据本公开实施方案的第三变形例的固态摄像元件的构造示例的示意图。
图12是示出了根据本公开实施方案的第三变形例的固态摄像元件的制造处理中清洁处理的过程的示例的流程图。
具体实施方案
下面将根据附图详细说明本公开的实施方案。注意，在以下所述的各个实施方案中，相同的部件由相同的附图标记表示，并且将省略重复的说明。
[实施方案]
将参照图1至图12说明实施方案的固态摄像元件。
(固态摄像元件的构造示例)
图1是示出了根据本公开实施方案的固态摄像元件50的一部分的示意图。如图1所示，作为本实施方案的半导体装置的固态摄像元件50包括：作为单片化的第一基板的逻辑基板20；作为单片化的第一基板的存储基板30；以及作为单片化的第二基板的像素基板10。
像素基板10包括已经被单片化为芯片的基板11。例如，在基板11中布置有未示出的光电转换元件。在基板11的一个面上布置有彩色滤光片CF和芯片上透镜OCL。在基板11的另一面上布置有作为包括像素晶体管等的第二半导体电路的像素电路PIX。然而，像素电路PIX可以包括光电转换元件等。
芯片上透镜OCL收集发射的光，并且所收集的光经由彩色滤光片CF被引导至光电转换元件。光电转换元件通过光电转换将所接收的光转换成与所接收的光量相对应的电信号。像素电路PIX读取来自光电转换元件的电信号并且将该电信号输出到逻辑基板20侧。
在像素电路PIX上布置有氧化硅(SiO2)层12。在氧化硅层12上布置有作为第一绝缘层的氮化硅(SiN)层13。在氮化硅层13的至少一部分上布置有作为第二绝缘层的氧化硅层14。
在氧化硅层14中，布置有在氧化硅层14的表面上露出的作为第二端子的端子16。换言之，在氮化硅层13上布置有端子16。
端子16通过延伸穿过氮化硅层13和氧化硅层12的插塞15电连接至像素电路PIX中的像素晶体管等。端子16和插塞15例如包括铜(Cu)。在端子16、插塞15与氧化硅层12、14和氮化硅层13之间插入有作为衬垫的阻挡金属(未示出)。端子16和插塞15也包括在像素电路PIX中。
逻辑基板20包括已经被单片化为芯片的基板21。在基板21的一个面上布置有作为第三绝缘层的氮化硅层22。在氮化硅层22上布置有作为第四绝缘层的氧化硅层23。然而，如稍后将说明的那样，也可以不布置氮化硅层22。
在氧化硅层23中，布置有作为例如包括逻辑晶体管的第一半导体电路的逻辑电路LOG。逻辑电路LOG对从像素基板30输出的电信号进行处理。
此外，在氧化硅层23中，布置有在氧化硅层23的表面上露出的作为第一端子的端子25。端子25通过延伸穿过氧化硅层23的插塞24电连接至逻辑电路LOG中的逻辑晶体管等。端子25和插塞24例如包括铜。在端子25、插塞24与氧化硅层23、氮化硅层22之间插入有作为衬垫的阻挡金属(未示出)。端子25和插塞24也包含在逻辑电路LOG中。
存储基板30包括已经被单片化为芯片的基板31。在基板31的一个面上布置有作为第三绝缘层的氮化硅层32。在氮化硅层32上布置有作为第四绝缘层的氧化硅层33。然而，如稍后将说明的那样，也可以不布置氮化硅层32。
在氧化硅层33中，布置有作为例如包括存储晶体管的第一半导体电路的存储电路MEM。存储电路MEM保持固态摄像元件1的功能所需的各种数据。
此外，在氧化硅层33中，布置有在氧化硅层33的表面上露出的作为第一端子的端子35。端子35通过延伸穿过氧化硅层33的插塞34电连接至存储电路MEM中的存储晶体管等。端子35和插塞34例如包括铜。在端子35、插塞34与氧化硅层33、氮化硅层32之间插入有作为衬垫的阻挡金属(未示出)。端子35与插塞34也包含在存储电路MEM中。
像素基板10和逻辑基板20通过包括在像素基板10中的端子16和包括在逻辑基板20中的端子25接合。端子16和25的接合是所谓的Cu-Cu接合。
像素基板10和存储基板30通过包括在像素基板10中的端子16和包括在存储基板30中的端子35接合。端子16和35的接合是所谓的Cu-Cu接合。
像素基板10的逻辑基板20侧和存储基板30侧的表面包括接合面JS和非接合面NS。非接合面NS相对于接合面JS布置在基板11侧。在像素基板10中，氧化硅层14的包括端子16的表面是接合面JS。此外，在氮化硅层13等上未布置氧化硅层14的一部分的区域中，至少氮化硅层13的表面是非接合面NS。
氧化硅层14、23和33的面向作为非接合面NS的氮化硅层13的端面具有向各层14、23和33的内侧弯曲的凹陷形状。
逻辑基板20的像素基板10侧的表面仅包括接合面JS。即，在逻辑基板20中，包括端子25的氧化硅层23的整个表面为接合面JS。
存储基板30的像素基板10侧的表面仅包括接合面JS。即，在存储基板30中，包括端子35的氧化硅层33的整个表面为接合面JS。
在像素基板10、逻辑基板20和存储基板30上，布置有绝缘层17，该绝缘层17覆盖整个逻辑基板20、整个存储基板30以及像素基板10的非接合面NS。绝缘层17例如是包含聚酰亚胺等的树脂层或包含氧化硅等的无机层。
在逻辑基板20和存储基板30的与各电路LOG和MEM相反的表面侧上布置有单片化的支撑基板51。支撑基板51经由绝缘层17接合至像素基板10、逻辑基板20和存储基板30。
(固态摄像元件的制造处理的概述)
接下来，将结合图2和图3说明本实施方案的固态摄像元件50的制造处理的概况。图2和图3是示出了根据本公开实施方案的固态摄像元件50的制造处理的过程的示例的流程图。
如图2(a)所示，准备其中形成有逻辑电路LOG的单片化前的逻辑基板20w和其中形成有存储电路MEM的单化片前的存储基板30w。
如图2(b)所示，分别将逻辑基板20w和存储基板30w单片化以获得逻辑基板20和存储基板30。即，用切割锯或激光等对逻辑基板20w和存储基板30w进行切割，以分别提供具有芯片形状的逻辑基板20和存储基板30。
如图2(c)所示，准备其中形成有像素电路PIX的单片化前的像素基板10w。
如图2(d)所示，通过端子16、25和35将逻辑基板20、存储基板30和像素基板10w接合。
如图2(e)所示，逻辑基板20和存储基板30的背面被研磨并减薄。
如图2(f)所示，清洁逻辑基板20和存储基板30的研磨粉。
如图2(g)所示，形成覆盖逻辑基板20、存储基板30和像素基板10w的非接合面NS的绝缘层17，从而得到包括逻辑基板20、存储基板30和像素基板10w的接合基板40w。
如图3(a)所示，准备单片化前的支撑基板51w。
如图3(b)所示，经由绝缘层17将支撑基板51w和接合基板40w接合。
如图3(c)所示，从像素基板10w侧减薄接合基板40w并进行清洁。
如图3(d)所示，在像素基板10w上形成彩色滤光片CF和芯片上透镜OCL等，以获得单片化前的固态摄像元件50w。
如图3(e)所示，将固态摄像元件50w单片化。即，用切割锯或激光等对固态摄像元件50w进行切割，以提供具有芯片形状的固态摄像元件50。
如图3(f)所示，获得单片化的固态摄像元件50。
以此方式，完成了本实施方案的固态摄像元件50的制造处理。
(固态摄像元件的清洁处理的示例)
接下来，将结合图4和图5说明本实施方案的固态摄像元件50的制造处理中清洁处理的示例。图4是示出了在根据本公开实施方案的固态摄像元件50的制造处理中接合之前的各基板10w、20和30的构造的示意图。
如图4(a)所示，接合之前的逻辑基板20的单片化端面具有直线形状。在固态摄像元件50的制造处理之后的逻辑基板20中，由于稍后将述的清洁处理，氧化硅层23的端面具有向氧化硅层23的内侧弯曲的凹陷形状。
如图4(b)所示，接合之前的存储基板30的单片化端面具有直线形状。在固态摄像元件50的制造处理之后的存储基板30中，由于稍后将述的清洁处理，氧化硅层33的端面具有向氧化硅层33的内侧弯曲的凹陷形状。
如图4(c)所示，在接合之前的像素基板10w中，氧化硅层14布置在氮化硅层13的整个表面上。在固态摄像元件50的制造处理之后的像素基板10中，氧化硅层14的一部分由于稍后将述的清洁处理而缺失。
此外，在接合之前的像素基板10w中，在氧化硅层14的表面上露出的作为第三端子的端子16d可以布置在氧化硅层14中。换言之，端子16d布置在氮化硅层13上。
端子16d不具有插塞15等，并且不与像素电路PIX中的像素晶体管等电连接。即，端子16d是不包括在像素电路PIX中的虚设端子。端子16d被设置成使得例如在形成另一端子16时的处理中不会发生图案依赖性等。
这样的端子16d可以布置在逻辑基板20、存储基板30和像素基板10w之间的接合面JS之外的位置处。在这种情况下，在将逻辑基板20和存储基板30接合至像素基板10w之后，端子16d处于在氧化硅层14的表面上露出的状态。在这种状态下，对与逻辑基板20和存储基板30接合的像素基板10w进行逻辑基板20和存储基板30的研磨处理和清洁处理。
图5是示出了根据本公开实施方案的固态摄像元件50的制造处理中清洁处理的过程的示例的流程图。图5(Aa)至图5(Da)示出了在逻辑基板20和像素基板10w之间的接合面JS之外并且不存在在氧化硅层14的表面上露出的端子16d的区域。图5(Ab)至图5(Db)示出了在逻辑基板20和像素基板10w之间的接合面JS之外并且存在在氧化硅层14的表面上露出的端子16d的区域。
首先，将说明针对不存在露出的端子16d的区域的清洁处理。
如图5(Aa)所示，例如，在研磨逻辑基板20之后，在逻辑基板20和像素基板10w的周围存在诸如硅等的研磨粉D。
如图5(Ba)所示，为了去除研磨粉D，使用诸如氢氟酸-过氧化氢(FPM)的水溶液等清洁液进行清洁处理。
此时，在逻辑基板20与像素基板10w之间的接合面JS之外的区域中，氧化硅层14的露出表面暴露于清洁液中。
因此，氧化硅层14被溶解。例如，调节清洁时间、清洁温度和清洁液的浓度等中的至少一项，并且继续清洁处理直到在层厚度方向上完全去除氧化硅层14为止。这里，清洁液导致的氮化硅层13的溶解速度比清洁液导致的氧化硅层14的溶解速度低。即，与氧化硅层14相比，氮化硅层13在对清洁液的耐受性上更优异。因此，氮化硅层13用作阻挡层并且抑制对氮化硅层13下层的像素电路PIX等的腐蚀。
此外，此时，单片化的逻辑基板20的端面也暴露在清洁液中。
因此，氧化硅层23的端面被溶解并且被各向同性地向氧化硅层23的内侧侵蚀以具有凹陷形状。因此，在与氧化硅层23的端面的裙部相对应的部分中，氧化硅层14也被各向同性地向氧化硅层14的内侧侵蚀以具有凹陷形状。
在完成清洁处理之后，形成了包括通过氧化硅层14的侵蚀而露出的氮化硅层13的表面的非接合面NS。由于清洁液等的侵蚀，非接合面NS相对于接合面JS布置在基板11侧。
如图5(Ca)所示，形成覆盖整个逻辑基板20和像素基板10w的非接合面NS的绝缘层17。在该阶段，绝缘层17具有与逻辑基板20的厚度和接合面JS与非接合面NS之间的高度差相对应的台阶。
如图5(Da)所示，使绝缘层17平坦化。
接下来，将说明针对存在露出的端子16d的区域的清洁处理。
如图5(Ab)所示，例如，在研磨逻辑基板20之后，在逻辑基板20和像素基板10w的周围存在诸如硅等的研磨粉D。
如图5(Bb)所示，为了去除研磨粉D，使用诸如FPM等清洁液进行清洁处理。
此时，在逻辑基板20与像素基板10w之间的接合面JS之外的区域中，氧化硅层14的露出表面和端子16d的露出表面均暴露在清洁液中。
因此，氧化硅层14和端子16d被溶解。例如，在上述的露出的端子16d不存在的区域中，继续清洁处理直到在层厚度方向上完全去除氮化硅层13。因此，在露出的端子16d存在的区域中，端子16d被完全溶解，或者作为端子16d的基底的氧化硅层14被侵蚀，并且端子16d与氧化硅层14分离。
注意，在露出的端子16d存在的区域中的氧化硅层14的侵蚀比在露出的端子16d不存在的上述区域中的氧化硅层14的侵蚀进行得更慢。因此，氧化硅层14在层厚度方向上没有被完全去除，而是略微保留。
此外，此时，单片化的逻辑基板20的端面也暴露在清洁液中。
因此，氧化硅层23的端面被溶解并且被各向同性地向氧化硅层23的内侧侵蚀以具有凹陷形状。因此，在与氧化硅层23的端面的裙部相对应的部分处，氧化硅层14也被各向同性地向氧化硅层14的内侧侵蚀以具有凹陷形状。
在完成清洁处理之后，端子16d从氧化硅层14消失。然后，形成了包括通过清洁液的侵蚀而新露出的氧化硅层14的表面和例如通过端子16d的消失而露出的氮化硅层13的表面的非接合面NS。如上所述，非接合面NS可以包括在该区域的一部分中被侵蚀的氧化硅层14的表面。
如图5(Cb)所示，形成覆盖整个逻辑基板20和像素基板10w的非接合面NS的绝缘层17。
如图5(Db)所示，使绝缘层17平坦化。
以此方式，完成了固态摄像元件50的制造过程中的清洁处理。
注意，存在以下情况：在图5(Ba)和图5(Bb)的处理之后且在图5(Ca)和图5(Cb)的处理之前，通过化学机械研磨(CMP：chemical mechanical polishing)或蚀刻等，进行进一步减薄逻辑基板20的减薄基板21和存储基板30的减薄基板31来基本上完全去除的处理。
此时，逻辑基板20的氮化硅层22和存储基板30的氮化硅层32用作阻挡层。除非进一步减薄基板21和31，否则可以不布置氮化硅层22和32。
(比较例)
接下来，将结合图6说明比较例的固态摄像元件的问题。比较例的固态摄像元件不包括用作阻挡层的氮化硅层13。
图6(Aa)和图6(Ba)是如在上述实施方案中那样使用苛刻条件的示例。
如图6(Aa)所示，假定在如上述实施方案中那样的苛刻条件下，在不存在露出的虚设端子16d'的区域中去除研磨粉D。然而，在这样的条件下，如图6(Ba)所示，存在氧化硅层14'在层厚度方向上被完全去除并且例如像素电路PIX'被侵蚀和损坏的可能性。
图6(Ab)和图6(Bb)是使用比上述实施方案宽松的条件的示例。
如图6(Ab)所示，假定在比上述实施方案宽松的条件下，在存在露出的虚设端子16d'的区域中去除研磨粉D。然而，在这样的条件下，如图6(Bb)所示，存在例如端子16d'的一部分不消失而残留在氧化硅层14'中的情况。在这种情况下，端子16d'可能成为金属污染源。
本实施方案的固态摄像元件50包括布置在像素基板10w的上方的氮化硅层13和布置在氮化硅层13的上方并且其中布置有端子16d的氧化硅层14。通过以这种方式在布置于氧化硅层14中的端子16d的下层包括氮化硅层13，氮化硅层13能够在逻辑基板20等的研磨之后的清洁处理中用作阻挡层，并且可以抑制对像素电路PIX的损坏。因此，能够通过使用苛刻的条件使露出的端子16d消失，并且可以防止端子16d的残留物成为金属污染源。
(第一变形例)
在固态摄像元件的制造处理中，氮化硅层不仅能够插入到端子的正下方，而且还能够插入到其他部分中。
将结合图7和图8说明本实施方案的第一变形例的固态摄像元件50a。在第一变形例的固态摄像元件50a中，作为第一绝缘层的氮化硅层13u的插入位置与上述实施方案中不同。
图7是示出了根据本实施方案的第一变形例的固态摄像元件50a的构造示例的示意图。如图7所示，在像素基板10a中，例如，氮化硅层13u布置在像素电路PIX上而没有氧化硅层12，并且氧化硅层14布置在氮化硅层13u的至少一部分上。
氮化硅层13u形成为例如具有与上述实施方案的氮化硅层13相同的厚度。氧化硅层14形成为具有例如上述实施方案的氧化硅层12和14的总和的厚度。
在氧化硅层14中，布置有在氧化硅层14的表面上露出的端子16。端子16通过延伸穿过氧化硅层14和氮化硅层13的插塞15电连接至像素电路PIX中的像素晶体管等。
即，在第一变形例的像素基板10a中，氮化硅层13u不布置在端子16的正下方，而是布置在插塞15的腿部。
在像素基板10a中，氧化硅层14的包括端子16的表面为接合面JS。此外，在氮化硅层13u上没有部分地布置氧化硅层14的区域等中，至少氮化硅层13u的表面为非接合面NS。
氧化硅层14、23和33的面向作为非接合面NS的氮化硅层13的端面具有向各层14、23和33的内侧弯曲的凹陷形状。
图8是示出了根据本公开实施方案的第一变形例的固态摄像元件50a的制造处理中清洁处理的过程的示例的流程图。
首先，将说明针对不存在露出的端子16d的区域的清洁处理。
如图8(Aa)所示，例如，在研磨逻辑基板20之后，在逻辑基板20和单片化前的像素基板周围存在诸如硅等的研磨粉D。
如图8(Ba)所示，为了去除研磨粉D，使用诸如FPM等清洁液进行清洁处理。
此时，例如，调节清洁时间、清洁温度和清洁液的浓度等中的至少一项，并且继续清洁处理直到在层厚度方向上完全去除氧化硅层14。氮化硅层13u用作阻挡层并且抑制对氮化硅层13u下层的像素电路PIX等的侵蚀。
在完成清洁处理之后，形成了包括通过氧化硅层14的侵蚀而露出的氮化硅层13u的表面的非接合面NS。
如图8(Ca)所示，形成覆盖整个逻辑基板20和像素基板的非接合面NS的绝缘层17。这里，由于与上述实施方案的示例相比，氮化硅层13u更靠近基板11w，并且氧化硅层14形成得更厚，因此接合面JS与非接合面NS之间高度差进一步增大。因此，与上述实施方案的示例相比，该阶段的绝缘层17的台阶变得更大。
如图8(Da)所示，使绝缘层17平坦化。
接下来，将说明针对存在露出的端子16d的区域的清洁处理。
如图8(Ab)所示，例如，在研磨逻辑基板20之后，在逻辑基板20和单片化前的像素基板周围存在诸如硅等的研磨粉D。
如图8(Bb)所示，为了去除研磨粉D，使用诸如FPM等清洁液进行清洁处理。端子16d被完全溶解，或者作为端子16d的基底的氧化硅层14被侵蚀，并且端子16d与氧化硅层14分离。
在完成清洁处理之后，端子16d从氧化硅层14消失。然后，形成了包括通过清洁液的侵蚀而新露出的氧化硅层14的表面和通过氧化硅层14的去除而露出的氮化硅层13u的表面的非接合面NS。如上所述，非接合面NS可以包括在该区域的一部分中被侵蚀的氧化硅层14的表面。
如图8(Cb)所示，形成覆盖整个逻辑基板20和像素基板的非接合面NS的绝缘层17。
如图8(Db)所示，使绝缘层17平坦化。
以此方式，完成了固态摄像元件50a的制造处理中的清洁处理。
如上所述，第一变形例的固态摄像元件50a也具有与上述实施方案相同的效果。
(第二变形例)
接下来，将结合图9和图10说明本实施方案的第二变形例的固态摄像元件50b。第二变形例的固态摄像元件50b与上述第一变形例的不同之处在于：没有完全去除氧化硅层14。
图9是示出了根据本实施方案的第二变形例的固态摄像元件50b的构造示例的示意图。如图9所示，在第二变形例的像素基板10b中，氮化硅层13u也被布置在插塞15的腿部。
在像素基板10b中，氧化硅层14的包括端子16的表面具有台阶。在氧化硅层14的表面中，远离基板11侧并且接合至逻辑基板20和存储基板30的面是接合面JS。在氧化硅层14的表面中，相对于氧化硅层14的构成接合面JS的表面位于基板11侧且未接合至逻辑基板20或存储基板30的面是非接合面NS。
氧化硅层14、23和33的面向作为非接合面NS的氧化硅层14的端面具有向各层14、23和33的内侧弯曲的凹陷形状。
图10是示出了根据本公开实施方案的第二变形例的固态摄像元件50b的制造处理中清洁处理的过程的示例的流程图。
首先，将说明针对不存在露出的端子16d的区域的清洁处理。
如图10(Aa)所示，例如，在研磨逻辑基板20之后，在逻辑基板20和单片化前的像素基板周围存在诸如硅等的研磨粉D。
如图10(Ba)所示，为了去除研磨粉D，使用诸如FPM等清洁液进行清洁处理。
此时，例如，调节清洁时间、清洁温度和清洁液的浓度等中的至少一项，并且通过在氮化硅层13u上保留预定厚度的氧化硅层14来完成清洁处理。此时，对于清洁处理的条件，设置在露出的端子16d存在的区域中足以使端子16d从氧化硅层14的表面消失的清洁时间、清洁温度和清洁液的浓度等。
在第二变形例的像素基板10b中，氮化硅层13u布置在插塞15的腿部，并且像素基板10b中的氧化硅层14例如比本实施方案的像素基板10中的氧化硅层14厚。因此，可以设置即使不完全去除像素基板10b中的氧化硅层14也能够使端子16d消失的条件。
在完成清洁处理之后，形成了包括通过侵蚀而新露出的氧化硅层14的表面的非接合面NS。
如图10(Ca)所示，形成覆盖整个逻辑基板20和像素基板的非接合面NS的绝缘层17。这里，由于在氮化硅层13u上保留具有预定厚度的氧化硅层14，因此与例如上述第一变形例相比，接合面JS和非接合面NS之间的高度差较小。因此，该阶段的绝缘层17的台阶小于上述第一变形例中的台阶。
如图10(Da)所示，使绝缘层17平坦化。
接下来，将说明针对存在露出的端子16d的区域的清洁处理。
如图10(Ab)所示，例如，在研磨逻辑基板20之后，在逻辑基板20和单片化前的像素基板周围存在诸如硅等的研磨粉D。
如图10(Bb)所示，为了去除研磨粉D，使用诸如FPM等清洁液进行清洁处理。例如，如上所述，由于调节清洁时间、清洁温度和清洁液的浓度等中的至少一者，因此端子16d被完全溶解或者作为端子16d的基底的氧化硅层14被侵蚀，并且端子16d与氧化硅层14分离。
在完成清洁处理之后，端子16d从氧化硅层14消失。然后，形成了包括通过清洁液的侵蚀而新露出的氧化硅层14的表面的非接合面NS。如上所述，在第二变形例的构造中，非接合面NS包括氧化硅层14的基本上被侵蚀的表面。
如图10(Cb)所示，形成覆盖整个逻辑基板20和像素基板的非接合面NS的绝缘层17。
如图10(Db)所示，使绝缘层17平坦化。
以此方式，完成了固态摄像元件50b的制造处理中的清洁处理。
在第二变形例的固态摄像元件50b中，在不存在露出的端子16d的区域中，在氮化硅层13u上保留具有预定厚度的氧化硅层14。因此，能够减小绝缘层17的厚度，并且绝缘层17的成膜变得容易。此外，能够减小绝缘层17的台阶，并且绝缘层17的平坦化变得容易。
第二变形例的固态摄像元件50b包括布置在插塞15的腿部处的氮化硅层13u。理想地，在第二变形例的方法中，氮化硅层13u不露出来。然而，当氧化硅层14的层厚度方向上的去除量存在差异时，氮化硅层13u用作阻挡层，并且能够抑制对像素电路PIX的损坏。如上所述，在第二变形例的构造中，能够通过包括氮化硅层13u来扩展工艺裕度。
(第三变形例)
接下来，将结合图11和图12说明本实施方案的第三变形例的固态摄像元件50c。第三变形例的固态摄像元件50c与上述第一变形例的不同之处在于：作为第一绝缘层的氮化硅层13t更厚。
图11是示出了根据本实施方案的第三变形例的固态摄像元件50b的构造示例的示意图。如图1所示，第三变形例的像素基板10c包括布置在插塞15的腿部处的氮化硅层13t。然而，氮化硅层13t形成为例如比上述第二和第三变形例的氮化硅层13u更厚。然后，氧化硅层14形成为比上述第二和第三变形例的氧化硅层14薄相应的量。
在像素基板10c中，氧化硅层14的包括端子16的表面为接合面JS。此外，在氮化硅层13t上没有部分地布置氧化硅层14的区域中，至少氮化硅层13t的表面为非接合面NS。
氧化硅层14、23和33的面向作为非接合面NS的氮化硅层13t的端面具有向各层14、23和33的内侧弯曲的凹陷形状。
图12是示出了根据本公开实施方案的第三变形例的固态摄像元件50c的制造处理中清洁处理的过程的示例的流程图。
首先，将说明针对不存在露出的端子16d的区域的清洁处理。
如图12(Aa)所示，例如，在研磨逻辑基板20之后，在逻辑基板20和单片化前的像素基板周围存在诸如硅等的研磨粉D。
如图12(Ba)所示，为了去除研磨粉D，使用诸如FPM等清洁液进行清洁处理。
此时，例如，调节清洁时间、清洁温度和清洁液的浓度等中的至少一项，并且继续清洁处理直到在层厚度方向上完全去除氧化硅层14。氮化硅层13t用作阻挡层并且抑制对氮化硅层13t下层的像素电路PIX等的侵蚀。
在完成清洁处理之后，形成了包括通过氧化硅层14的侵蚀而露出的氮化硅层13t的表面的非接合面NS。
如图12(Ca)所示，形成覆盖整个逻辑基板20和像素基板的非接合面NS的绝缘层17。这里，由于氮化硅层13t形成为比第一变形例的氮化硅层13u更厚，因此接合面JS与非接合面NS之间的高度差例如小于上述第一变形例中的高度差。因此，该阶段的绝缘层17的台阶小于上述第一变形例中的台阶。
如图12(Da)所示，使绝缘层17平坦化。
接下来，将说明针对存在露出的端子16d的区域的清洁处理。
如图12(Ab)所示，例如，在研磨逻辑基板20之后，在逻辑基板20和单片化前的像素基板周围存在诸如硅等的研磨粉D。
如图12(Bb)所示，为了去除研磨粉D，使用诸如FPM等清洁液进行清洁处理。端子16d被完全溶解，或者作为端子16d的基底的氧化硅层14被侵蚀，并且端子16d与氧化硅层14分离。
在完成清洁处理之后，端子16d从氧化硅层14消失。然后，形成了包括通过清洁液的侵蚀而新露出的氧化硅层14的表面和通过去除了氧化硅层14而露出的氮化硅层13t的表面的非接合面NS。如上所述，非接合面NS可以包括在该区域的一部分中被侵蚀的氧化硅层14的表面。
如图12(Cb)所示，形成覆盖整个逻辑基板20和像素基板的非接合面NS的绝缘层17。
如图12(Db)所示，使绝缘层17平坦化。
以此方式，完成了固态摄像元件50c的制造处理中的清洁处理。
如上所述，第三变形例的固态摄像元件50c也具有与上述实施方案相同的效果。
此外，在第三变形例的固态摄像元件50c中，氮化硅层13t变厚，并且氧化硅层14形成为比例如第一变形例的氧化硅层14更薄。因此，能够减小绝缘层17的厚度，并且绝缘层17的成膜变得容易。此外，能够减少绝缘层17的台阶，并且绝缘层17的平坦化变得容易。
[其他实施方案]
在上述实施方案和第一至第三变形例中，氮化硅层13、13u和13t等被作为阻挡层插入，但是它们不限于此。作为阻挡层，能够使用如下材料构成的层：用于使端子16d溶解的化学溶液使该材料溶解的速度比使氧化硅层14溶解的速度慢。具体示例例如包括含氢氮化硅(SiNH)层、碳氮化硅(SiCN)层和含氢碳氮化硅(SiCNH)层等。
在上述实施方案和第一至第三变形例中，将单片化前的像素基板、单片化的逻辑基板和单片化的存储基板接合(Chip on Wafer：晶片上芯片)，但是它们不限于此。在固态摄像元件的制造处理中，可以将像素基板、逻辑基板和存储基板都单片化之后再接合(Chipto Chip：芯片到芯片)。可选择地，像素基板、逻辑基板和存储基板都可以以单片化前的状态(Wafer to Wafer：晶片到晶片)接合。
在上述实施方案和第一至第三变形例中，作为示例，给出了其中将像素基板、逻辑基板和存储基板接合在一起的固态摄像元件，但是它们不限于此。待接合的基板的组合和数量是任意的。具体地，除了像素基板、至少一个逻辑基板和至少一个存储基板的组合之外，示例还包括像素基板和至少一个逻辑基板的组合、像素基板和至少一个存储基板的组合、以及至少一个逻辑基板和至少一个存储基板的组合。
注意，本说明书中记载的效果仅仅是示例并且不是限制性的，并且可以有其他效果。
此外，本技术还能够具有以下构造。
(1)
一种半导体装置，其具有：
第一基板，其被构造为被单片化，并且具有包括第一端子的第一半导体电路；和
第二基板，其被构造为具有包括第二端子的第二半导体电路，其中，
所述第一端子和所述第二端子接合，并且
所述第二基板具有：
第一绝缘层，其布置在所述第二基板的上方；和
第二绝缘层，其至少部分地布置在所述第一绝缘层的上方，并且所述第二端子布置在所述第二绝缘层中。
(2)
根据(1)所述的半导体装置，其中，
所述第二基板具有：
与所述第一基板接合的接合面；和
相对于所述接合面布置在所述第二基板侧的非接合面。
(3)
根据(2)所述的半导体装置，其中，
所述接合面包括所述第二绝缘层，并且
所述非接合面至少包括所述第一绝缘层。
(4)
根据(2)所述的半导体装置，其中，
所述接合面和所述非接合面包括所述第二绝缘层。
(5)
根据(2)所述的半导体装置，其中，
所述非接合面不具有金属构件。
(6)
根据(1)至(5)中任一项所述的半导体装置，其中，
用于使所述第二端子溶解的化学溶液对所述第一绝缘层的溶解速度比所述化学溶液对所述第二绝缘层的溶解速度低。
(7)
根据(1)至(6)中任一项所述的半导体装置，其中，
所述第一基板具有：
第三绝缘层，其布置在所述第一基板的上方；和
第四绝缘层，其至少部分地布置在所述第三绝缘层上方，并且所述第一端子布置在所述第四绝缘层中。
(8)
根据(7)所述的半导体装置，其中，
所述第一基板具有接合至所述第二基板的接合面。
(9)
根据(8)所述的半导体装置，其中，
所述第一基板的所述接合面包括所述第四绝缘层。
(10)
根据(7)至(9)中任一项所述的半导体装置，其中，
用于使所述第二端子溶解的化学溶液对所述第三绝缘层的溶解速度比所述化学溶液对所述第四绝缘层的溶解速度低。
(11)
根据(1)至(10)中任一项所述的半导体装置，其中，
所述第二半导体电路包括像素电路。
(12)
根据(1)至(11)中任一项所述的半导体装置，其中，
所述第一半导体电路包括逻辑电路。
(13)
根据(1)至(11)中任一项所述的半导体装置，其中，
所述第一半导体电路包括存储电路。
(14)
根据(1)至(13)中任一项所述的半导体装置，其中，
所述第二基板的面积大于所述第一基板的面积。
(15)
根据(1)至(13)中任一项所述的半导体装置，其中，
所述第二基板被单片化，并且
所述第二基板的面积大于所述第一基板的面积。
(16)
一种半导体装置，其具备：
第一基板，其被构造为被单片化，并且具有包括第一端子的第一半导体电路；和
第二基板，其被构造为具有包括第二端子的第二半导体电路，其中，
所述第一端子和所述第二端子接合，
所述第二基板具有：
接合至所述第一基板的接合面；和
相对于所述接合面布置在所述第二基板侧的非接合面，并且
在所述非接合面中，
在将所述第一端子和所述第二端子接合之后，
布置在所述第二基板的上方的第一绝缘层是阻挡层，并且通过用于使所述第二端子溶解的化学溶液对第二绝缘层进行处理，所述第二绝缘层布置在所述第一绝缘层的上方并且在所述第二绝缘层中布置有不包括在所述第二半导体电路中的第三端子。
(17)
根据(16)所述的半导体装置，其中，
通过使用所述化学溶液进行处理，
所述第三端子从所述非接合面消失。
(18)
根据(16)或(17)所述的半导体装置，其中，
所述接合面包括所述第二绝缘层，并且
所述非接合面至少包括所述第一绝缘层。
(19)
根据(16)或(17)所述的半导体装置，其中，
所述接合面和所述非接合面包括所述第二绝缘层。
(20)
一种固态摄像元件，其具备：
逻辑基板和存储基板中的至少一者，所述逻辑基板被构造为被单片化并且具有包括第一端子的逻辑电路，所述存储基板被构造为被单片化并且具有包括第一端子的存储电路；和
像素基板，其被构造为具有包括第二端子的像素电路，其中，
所述第一端子和所述第二端子接合，并且
所述像素基板具有：
第一绝缘层，其布置在所述像素基板的上方；和
第二绝缘层，其至少部分地布置在所述第一绝缘层上方并且所述第二端子布置在所述第二绝缘层中。
附图标记列表
10像素基板
13、13t、13u氮化硅层
14氧化硅层
16、16d、25、35端子
20逻辑基板
30存储基板
50、50a、50b、50c固态摄像元件
JS接合面
LOG逻辑电路
MEM存储电路
NS非接合面
PIX像素电路。

Claims (20)

1.一种半导体装置，其具有：
第一基板，其被构造为被单片化，并且具有包括第一端子的第一半导体电路；和
第二基板，其被构造为具有包括第二端子的第二半导体电路，其中，
所述第一端子和所述第二端子接合，并且
所述第二基板具有：
第一绝缘层，其布置在所述第二基板的上方；和
第二绝缘层，其至少部分地布置在所述第一绝缘层的上方，并且所述第二端子布置在所述第二绝缘层中。
2.根据权利要求1所述的半导体装置，其中，
所述第二基板具有：
与所述第一基板接合的接合面；以及
相对于所述接合面布置在所述第二基板侧的非接合面。
3.根据权利要求2所述的半导体装置，其中，
所述接合面包括所述第二绝缘层；并且
所述非接合面至少包括所述第一绝缘层。
4.根据权利要求2所述的半导体装置，其中，
所述接合面和所述非接合面包括所述第二绝缘层。
5.根据权利要求2所述的半导体装置，其中，
所述非接合面不具有金属构件。
6.根据权利要求1所述的半导体装置，其中，
用于使所述第二端子溶解的化学溶液对所述第一绝缘层的溶解速度比所述化学溶液对所述第二绝缘层的溶解速度低。
7.根据权利要求1所述的半导体装置，其中，
所述第一基板具有：
第三绝缘层，其布置在所述第一基板的上方；和
第四绝缘层，其至少部分地布置在所述第三绝缘层的上方，并且所述第一端子布置在所述第四绝缘层中。
8.根据权利要求7所述的半导体装置，其中，
所述第一基板具有接合至所述第二基板的接合面。
9.根据权利要求8所述的半导体装置，其中，
所述第一基板的所述接合面包括所述第四绝缘层。
10.根据权利要求7所述的半导体装置，其中，
用于使所述第二端子溶解的化学溶液对所述第三绝缘层的溶解速度比所述化学溶液对所述第四绝缘层的溶解速度低。
11.根据权利要求1所述的半导体装置，其中，
所述第二半导体电路包括像素电路。
12.根据权利要求1所述的半导体装置，其中，
所述第一半导体电路包括逻辑电路。
13.根据权利要求1所述的半导体装置，其中，
所述第一半导体电路包括存储电路。
14.根据权利要求1所述的半导体装置，其中，
所述第二基板的面积大于所述第一基板的面积。
15.根据权利要求1所述的半导体装置，其中，
所述第二基板被单片化，并且
所述第二基板的面积大于所述第一基板的面积。
16.一种半导体装置，具有：
第一基板，其被构造为被单片化，并且具有包括第一端子的第一半导体电路；和
第二基板，其被构造为具有包括第二端子的第二半导体电路，其中，
所述第一端子和所述第二端子接合，
所述第二基板具有：
接合至所述第一基板的接合面；和
相对于所述接合面布置在所述第二基板侧的非接合面，并且
在所述非接合面中，
在将所述第一端子和所述第二端子接合之后，
布置在所述第二基板的上方的第一绝缘层是阻挡层，并且通过用于使所述第二端子溶解的化学溶液对第二绝缘层进行处理，所述第二绝缘层布置在所述第一绝缘层的上方并且在所述第二绝缘层中布置有不包括在所述第二半导体电路中的第三端子。
17.根据权利要求16所述的半导体装置，其中，
通过使用所述化学溶液进行处理，
所述第三端子从所述非接合面消失。
18.根据权利要求16所述的半导体装置，其中，
所述接合面包括所述第二绝缘层，并且
所述非接合面至少包括所述第一绝缘层。
19.根据权利要求16所述的半导体装置，其中，
所述接合面和所述非接合面包括所述第二绝缘层。
20.一种固态摄像元件，其具备：
逻辑基板和存储基板中的至少一者，所述逻辑基板被构造为被单片化并且具有包括第一端子的逻辑电路，所述存储基板被构造为被单片化并且具有包括第一端子的存储电路；和
像素基板，其被构造为具有包括第二端子的像素电路，其中，
所述第一端子和所述第二端子接合，并且
所述像素基板具有：
第一绝缘层，其布置在所述像素基板的上方；和
第二绝缘层，其至少部分地布置在所述第一绝缘层上方并且所述第二端子布置在所述第二绝缘层中。
CN202080013353.9A 2019-03-22 2020-01-07 半导体装置和固态摄像元件 Pending CN113454765A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019054998A JP2020155711A (ja) 2019-03-22 2019-03-22 半導体装置および固体撮像素子
JP2019-054998 2019-03-22
PCT/JP2020/000118 WO2020194981A1 (ja) 2019-03-22 2020-01-07 半導体装置および固体撮像素子

Publications (1)

Publication Number Publication Date
CN113454765A true CN113454765A (zh) 2021-09-28

Family

ID=72559807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080013353.9A Pending CN113454765A (zh) 2019-03-22 2020-01-07 半导体装置和固态摄像元件

Country Status (4)

Country Link
US (1) US20220181377A1 (zh)
JP (1) JP2020155711A (zh)
CN (1) CN113454765A (zh)
WO (1) WO2020194981A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
EP2717300B1 (en) * 2011-05-24 2020-03-18 Sony Corporation Semiconductor device
JP6015193B2 (ja) * 2012-07-24 2016-10-26 株式会社ニコン 撮像素子および撮像装置
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Also Published As

Publication number Publication date
JP2020155711A (ja) 2020-09-24
WO2020194981A1 (ja) 2020-10-01
US20220181377A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US20230008039A1 (en) Processing stacked substrates
US20200335543A1 (en) Semiconductor device and imaging device
KR20230095110A (ko) 직접 접합 방법 및 구조체
KR101032182B1 (ko) 반도체 패키지 및 카메라 모듈
JP5682327B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び電子機器
KR100743648B1 (ko) 웨이퍼 레벨 시스템 인 패키지의 제조방법
US20130264688A1 (en) Method and apparatus providing integrated circuit system with interconnected stacked device wafers
US20060289967A1 (en) Through-wafer vias and surface metallization for coupling thereto
US10991667B2 (en) Isolation structure for bond pad structure
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
JP2016018879A (ja) 半導体装置および半導体装置の製造方法
JP2006100435A (ja) 半導体装置およびその製造方法
JP2011146720A (ja) Ｅｍ保護が施された半導体ダイを形成する方法
CN104412372A (zh) 半导体装置、半导体装置的制造方法和电子设备
KR20170017383A (ko) Tsv 구조물을 구비한 집적회로 소자
JP2011071239A (ja) 半導体装置の製造方法
US9706092B1 (en) Imager module with castellated interposer chip
JP5226228B2 (ja) 半導体装置の製造方法、及び、半導体装置
US20080233714A1 (en) Method for fabricating semiconductor device
KR100755597B1 (ko) 고체촬상장치 및 그의 제조방법
CN104037134B (zh) 电子元件的扇出和异构性封装
JP2009283503A (ja) 半導体装置及びその製造方法
CN113454765A (zh) 半导体装置和固态摄像元件
KR100805503B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기
US20240055459A1 (en) Semiconductor device and fabrication method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination