CN113452374A

CN113452374A - 一种低失调开关电容比较器

Info

Publication number: CN113452374A
Application number: CN202110768505.2A
Authority: CN
Inventors: 王新胜; 韩良; 杨剑儒
Original assignee: Harbin Institute of Technology Weihai
Current assignee: Harbin Institute of Technology Weihai
Priority date: 2021-07-07
Filing date: 2021-07-07
Publication date: 2021-09-28

Abstract

本发明涉及一种低失调开关电容比较器，其解决了现有用于Sigma‑Delta ADC的比较器失调电压无法消除，限制精度的技术问题，其包括第一时钟开关、第二时钟开关、第一电容、第二电容、第一级比较单元、第二级比较单元和SR锁存器，第一级比较单元的反相输出端、同相输出端分别与第二级比较单元的同相输入端、反相输入端连接，第二级比较单元的反相输出端、同相输出端与SR锁存器连接；第一电容与第一级比较单元的同相输入端连接，第二电容与第一级比较单元的反相输入端连接，参考电压的正端、负端分别通过第一时钟开关与第一电容、第二电容连接，第一输入信号、第二输入信号通过第二时钟开关与第一电容、第二电容连接。本发明广泛用于ADC中。

Description

一种低失调开关电容比较器

技术领域

本发明涉及一种用于Sigma-Delta ADC中的开关电容比较器电路，属于模拟集成电路技术领域，具体而言，涉及一种低失调开关电容比较器。

背景技术

随着微电子技术的发展，数字电路凭借噪声容限低、抗干扰能力强以及EDA工具支持完善等优点成为信号处理领域的趋势。但是在实际生活中，人们直接感受到的信号都是模拟信号，因此模拟信号必须先转换为数字信号，才能传输到数字系统中做进一步处理。模数转换器(Analog to digital converter，ADC)承担着模拟信号转换为数字信号的重任，成为模拟世界与数字世界的桥梁。目前ADC广泛应用于宽带通信、音频处理及医疗监护等领域，它的性能直接决定了进入数字系统的信号的质量。

ADC根据采样频率可以分为奈奎斯特型ADC和过采样ADC两大类。奈奎斯特型ADC是指采样频率接近(或略大于)奈奎斯特频率的ADC，它在高速信号测量方面有良好的表现，但对模拟器件匹配精度的要求很高。由于集成电路的工艺误差，设计14位以上精度的奈奎斯特型ADC越来越困难。过采样ADC则是通过提高采样频率来取得高精度，基于Sigma-Delta调制原理的ADC就是其中的典型，它利用过采样和噪声整形技术来抑制信号频带内的噪声功率，将信号带内的噪声功率搬移到信号带外，从而提高信号带内的信噪比，同时降低了对模拟器件匹配精度的要求。虽然Sigma-Delta ADC牺牲了转换速度和信号带宽，但它以较低的设计复杂度实现了较高的精度，而且与数字CMOS工艺的兼容性良好，非常适合应用于混合信号CMOS电路中。因以上优点，Sigma Delta ADC在高精度ADC领域中占有重要地位，随着设计方法和工艺的进步，其有效位数往往可以超过20位。因此设计实现高精度髙性能的SigmaDelta ADC具有重要的学术和工程意义。

当前Sigma-Delta ADC主要由Sigma-Delta调制器和数字抽取滤波器两大基本模块组成，其中Sigma-Delta调制器是ADC系统的关键和核心。Sigma-Delta调制器主要由开关电容积分器、比较器和反馈DAC组成。由于Sigma-Delta调制器主要应用于高精度信号测量领域，故它对比较器的精度和失调电压的要求很高。目前常用的比较器由开环状态下的差分运算放大器来实现，理论上当比较器的增益足够大时，它就能够识别很小的电压差，达到很高的精度。但是由于集成电路工艺的偏差使得比较器的失调电压无法消除，从而限制了比较器能够达到的精度。

发明内容

本发明就是为了解决现有用于Sigma-Delta ADC的比较器失调电压无法消除，限制精度的技术问题，提供了一种由CMOS开关、电容、开环比较单元和SR锁存器组成的低失调开关电容比较器。

本发明提供的低失调开关电容比较器，包括第一时钟开关、第二时钟开关、第一电容、第一电容、两级放大结构的开环比较单元以及SR锁存器，两级放大结构的开环比较单元包括第一级比较单元和第二级比较单元，第一级比较单元的反相输出端与第二级比较单元的同相输入端连接，第一级比较单元的同相输出端与第二级比较单元的反相输入端连接，第二级比较单元的反相输出端、同相输出端与SR锁存器连接；第一电容与第一级比较单元的同相输入端连接，第二电容与第一级比较单元的反相输入端连接，参考电压的正端通过第一时钟开关与第一电容连接，参考电压的负端通过第一时钟开关与第二电容连接，第一输入信号通过第二时钟开关与第一电容连接，第二输入信号通过第二时钟开关与第二电容连接；第一级比较单元的同相输入端和反相输出端通过第一时钟开关连接，第一级比较单元的反相输入端和同相输出端通过第一时钟开关连接；第二级比较单元的反相输出端通过第一时钟开关接电源，第二级比较单元的同相输出端通过第一时钟开关接电源。

优选地，第一级比较单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管，第一MOS管的源极与第三MOS管的漏极连接，第二MOS管的源极与第三MOS管的漏极连接，第三MOS管的源极接地，第三MOS管的栅极接偏置电压，第一MOS管的漏极与第五MOS管的漏极连接，第五MOS管的源极接电源，第二MOS管的漏极与第六MOS管的漏极连接，第六MOS管源极接电源，第五MOS管的栅极与第六MOS管的漏极连接，第六MOS管的栅极与第五MOS管的漏极连接，第四MOS管的源极接电源，第四MOS管的漏极与第五MOS管的漏极连接，第四MOS管的栅极和漏极连接在一起；第七MOS管的源极接电源，第七MOS管的漏极与第六MOS管的漏极连接，第七MOS管的栅极和漏极连接在一起；第一MOS管的栅极和漏极之间通过第一时钟开关连接，第二MOS管的栅极和漏极之间通过第一时钟开关连接；第一MOS管的栅极与第一电容连接，第二MOS管的栅极与第二电容连接；

第二级比较单元包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管，第八MOS管的源极与第十MOS管的漏极连接，第九MOS管的源极与第十MOS管的漏极连接，第十MOS管的源极与第十一MOS管的漏极连接，第十一MOS管的源极接地，第十一MOS管的栅极接偏置电压，第八MOS管的漏极与第十二MOS管的漏极连接，第九MOS管的漏极与第十三MOS管的漏极连接，第十二MOS管的栅极与第十三MOS管的漏极连接，第十三MOS管的栅极与第十二MOS管的漏极连接，第十二MOS管的源极与第十四MOS管的漏极连接，第十四MOS管的源极接电源，第十三MOS管的源极与第十五MOS管的漏极连接，第十五MOS管的源极接电源，第十四MOS管的栅极与第十五MOS管的漏极连接，第十五MOS管的栅极与第十四MOS管的漏极连接；第十六MOS管的源极接电源，第十六MOS管的漏极与第十三MOS管的源极连接，第十七MOS管的源极接电源，第十七MOS管的漏极与第十二MOS管的源极连接；第一时钟开关与第十六MOS管的栅极连接，第一时钟开关与第十七MOS管的栅极连接；第二时钟开关与第十MOS管的栅极连接；

第八MOS管的栅极与第一MOS管的漏极连接，第九MOS管的栅极与第二MOS管的漏极连接；

SR锁存器的S端与第十三MOS管的源极连接，SR锁存器的R端与第十二MOS管的源极连接。

本发明的有益效果是：

开环比较单元采用二级放大结构，可以对输入的差分小信号进行快速放大。本发明提出的结构可以对比较器内部开环比较单元的直流失调进行自动校零，有效降低比较器的失调误差，具有低失调、低功耗、高精度等优点，能够满足高精度信号测量的需求。本发明尤其适合应用于对信噪比和有效位数要求较高的Sigma Delta ADC系统，能够有效降低比较器的失调电压，从而提高ADC系统的精度。

本发明进一步的特征和方面，将在以下参考附图的具体实施方式的描述中，得以清楚地记载。

附图说明

图1是本发明低失调开关电容比较器的整体电路图；

图2是本发明低失调开关电容比较器中二级开环比较单元的电路图；

图3是本发明低失调开关电容比较器中SR锁存器的电路图；

图4是本发明的上升延时仿真结果；

图5是本发明的下降延时仿真结果；

图6是本发明的瞬时仿真结果；

图7是本发明的控制时钟CLK1和CLK2图；

图8是本发明的失调电压仿真结果。

图中符号说明：

Vip和Vin为待比较的输入信号，VREF为电路的参考电压，C1、C2为比较器的采样电容，CLK1和CLK2互为两个反向时钟(控制CMOS开关的通断)，S和R为输入后级SR锁存器的信号；M1～M17为第一MOS管至第十七MOS管，V_bias为比较器的偏置电压；INV为反相器，NAND2为两输入与非门，Q和QN为比较器的比较结果。

具体实施方式

以下参照附图，以具体实施例对本发明作进一步详细说明。

如图1所示，低失调开关电容比较器包括第一时钟开关CLK1、第二时钟开关CLK2、第一电容C1、第二电容C2、两级放大结构的开环比较单元以及SR锁存器，两级放大结构的开环比较单元包括第一级比较单元和第二级比较单元，第一级比较单元的输出和输入通过CMOS开关相连。第一级比较单元的反相输出端与第二级比较单元的同相输入端连接，第一级比较单元的同相输出端与第二级比较单元的反相输入端连接，第二级比较单元的反相输出端、同相输出端与SR锁存器连接。第一电容C1与第一级比较单元的同相输入端连接，第二电容C2与第一级比较单元的反相输入端连接，参考电压VREF的正端通过第一时钟开关CLK1与第一电容C1连接，参考电压VREF的负端通过第一时钟开关CLK1与第二电容C2连接。输入信号V_ip通过第二时钟开关CLK2与第一电容C1连接，输入信号V_in通过第二时钟开关CLK2与第二电容C2连接。第一级比较单元的同相输入端和反相输出端通过第一时钟开关CLK1连接，第一级比较单元的反相输入端和同相输出端通过第一时钟开关CLK1连接。第二级比较单元的反相输出端通过第一时钟开关CLK1接电源VDD，第二级比较单元的同相输出端通过第一时钟开关CLK1接电源VDD。

如图2所示，第一级比较单元包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7，第一MOS管M1的源极与第三MOS管M3的漏极连接，第二MOS管M2的源极与第三MOS管M3的漏极连接，第三MOS管M3的源极接地，第三MOS管M3的栅极接偏置电压V_bias，第一MOS管M1的漏极与第五MOS管M5的漏极连接，第五MOS管M5的源极接电源VDD，第二MOS管M2的漏极与第六MOS管M6的漏极连接，第六MOS管M6源极接电源VDD，第五MOS管M5的栅极与第六MOS管M6的漏极连接，第六MOS管M6的栅极与第五MOS管M5的漏极连接，第四MOS管M4的源极接电源VDD，第四MOS管M4的漏极与第五MOS管M5的漏极连接，第四MOS管M4的栅极和漏极连接在一起。第七MOS管M7的源极接电源VDD，第七MOS管M7的漏极与第六MOS管M6的漏极连接，第七MOS管M7的栅极和漏极连接在一起。第一MOS管M1的栅极作为第一级比较单元的同相输入端，第二MOS管M2的栅极作为第一级比较单元的反相输入端，第一MOS管M1的漏极作为为第一级比较单元的反相输出端，第二MOS管M2的漏极作为第一级比较单元的同相输出端。第一MOS管M1的栅极和漏极之间通过第一时钟开关CLK1连接，第二MOS管M2的栅极和漏极之间通过第一时钟开关CLK1连接。第一MOS管M1的栅极与第一电容C1连接，第二MOS管M2的栅极与第二电容C2连接。

第二级比较单元包括第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17，第八MOS管M8的源极与第十MOS管M10的漏极连接，第九MOS管M9的源极与第十MOS管M10的漏极连接，第十MOS管M10的源极与第十一MOS管M11的漏极连接，第十一MOS管M11的源极接地，第十一MOS管M11的栅极接偏置电压V_bias，第八MOS管M8的漏极与第十二MOS管M12的漏极连接，第九MOS管M9的漏极与第十三MOS管M13的漏极连接，第十二MOS管M12的栅极与第十三MOS管M13的漏极连接在一起，第十三MOS管M13的栅极与第十二MOS管M12的漏极连接，第十二MOS管M12的源极与第十四MOS管M14的漏极连接，第十四MOS管M14的源极接电源VDD，第十三MOS管M13的源极与第十五MOS管M15的漏极连接，第十五MOS管M15的源极接电源VDD，第十四MOS管M14的栅极与第十五MOS管M15的漏极连接在一起，第十五MOS管M15的栅极与第十四MOS管M14的漏极连接在一起。第十六MOS管M16的源极接电源VDD，第十六MOS管M16的漏极与第十三MOS管M13的源极连接，第十七MOS管M17的源极接电源VDD，第十七MOS管M17的漏极与第十二MOS管M12的源极连接。第一时钟开关CLK1与第十六MOS管M16的栅极连接，第一时钟开关CLK1与第十七MOS管M17的栅极连接。第二时钟开关CLK2与第十MOS管M10的栅极连接。第八MOS管M8的栅极作为第二级比较单元的同相输入端，第九MOS管M9的栅极作为第二级比较单元的反相输入端。第十三MOS管M13的源极作为第二级比较单元的反相输出端，第十二MOS管M12的源极作为第二级比较单元的同相输出端。

第八MOS管M8的栅极与第一MOS管M1的漏极连接，第九MOS管M9的栅极与第二MOS管M2的漏极连接。

SR锁存器的S端与第十三MOS管M13的源极连接，SR锁存器的R端与第十二MOS管M12的源极连接。

下面描述低失调开关电容比较器的工作过程：

当CLK1为高电平(即第一时钟开关CLK1闭合)，CLK2为低电平时(即第二时钟开关CLK2断开)，两级放大结构的开环比较单元处于保持状态，此时比较器采样参考电压VREF并建立合适的静态工作点；第一级比较单元的输出和输入短接，这样可以有效消除开环比较单元的直流失调。此时第十六MOS管M16和第十七MOS管M17开启，S和R信号被拉到高电平，后级的SR锁存器保持存储上一个时钟周期的比较结果。第一电容C1上储存的电荷量为：

Q₁＝C₁(V_P-V_REF) (1)

当CLK1为低电平，CLK2为高电平时，两级放大结构的开环比较单元处于比较状态，此时第十六MOS管M16和第十七MOS管M17关闭。第一级比较单元中的M5～M6和第二级比较单元中的M12～M15均组成正反馈结构，可以将输入端的差分小信号(V_ip-V_in)进行快速放大，得出比较结果并存入后级的SR锁存器中。比较器的输入信号为V_ip和V_in，此时第一电容C1上储存的电荷量为：

Q₂＝C₁(V_P'-V_ip) (2)

根据电荷守恒原理可得：

C₁(V_P-V_REF)＝C₁(V_P'-V_ip) (3)

则比较单元的同相输入端的电压变化为：

ΔV＝V_P'-V_P＝V_ip-V_REF (4)

同理比较单元的反相输入端的电压变化为：

ΔV＝V_N'-V_N＝V_in-V_REF (5)

比较产生的ΔV电压经比较单元逐级传递并放大。比较器对(V_ip-V_REF)和(V_in-V_REF)的大小进行比较，得出比较结果并存入后级的SR锁存器。

两级放大结构的开环比较单元只在比较状态消耗电流，在保持状态由于第十MOS管M10断开而消耗极小的电流，因此具有低功耗的优点。可以提高差分输入对MOS管M1～M2和M8～M9的宽长比，这样不仅可以提高比较单元的增益，同时也可以减小由于开关管沟道电荷注入效应导致的失调电压，另外可以减小回踢噪声(kickback-noise)对比较器的影响。

对本发明低失调开关电容比较器进行仿真的结构如下：

如图4所示，两级放大结构的开环比较单元的上升延时为2.2482ns。

如图5所示，两级放大结构的开环比较单元的下降延时为2.0862ns。

如图6所示的瞬态仿真结果，在CLK2的高电平产生比较结果，在CLK1的高电平保持比较结果。

图7显示本发明的控制时钟CLK1和CLK2时序，仅用两相时钟控制，在CLK1＝1的阶段完成比较单元的复位和消失调，不需要专用的失调消除周期。

如图8所示为本发明的失调电压仿真结果，失调电压为5.5mV。

以上所述仅对本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。

Claims

1.一种低失调开关电容比较器，其特征在于，包括第一时钟开关、第二时钟开关、第一电容、第一电容、两级放大结构的开环比较单元以及SR锁存器，所述两级放大结构的开环比较单元包括第一级比较单元和第二级比较单元，所述第一级比较单元的反相输出端与第二级比较单元的同相输入端连接，所述第一级比较单元的同相输出端与第二级比较单元的反相输入端连接，所述第二级比较单元的反相输出端、同相输出端与SR锁存器连接；所述第一电容与第一级比较单元的同相输入端连接，所述第二电容与第一级比较单元的反相输入端连接，参考电压的正端通过第一时钟开关与第一电容连接，参考电压的负端通过第一时钟开关与第二电容连接，第一输入信号通过第二时钟开关与第一电容连接，第二输入信号通过第二时钟开关与第二电容连接；所述第一级比较单元的同相输入端和反相输出端通过第一时钟开关连接，所述第一级比较单元的反相输入端和同相输出端通过第一时钟开关连接；所述第二级比较单元的反相输出端通过第一时钟开关接电源，第二级比较单元的同相输出端通过第一时钟开关接电源。

2.根据权利要求1所述的低失调开关电容比较器，其特征在于，所述第一级比较单元包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管，所述第一MOS管的源极与第三MOS管的漏极连接，所述第二MOS管的源极与第三MOS管的漏极连接，所述第三MOS管的源极接地，所述第三MOS管的栅极接偏置电压，所述第一MOS管的漏极与第五MOS管的漏极连接，所述第五MOS管的源极接电源，所述第二MOS管的漏极与第六MOS管的漏极连接，所述第六MOS管源极接电源，所述第五MOS管的栅极与第六MOS管的漏极连接，所述第六MOS管的栅极与第五MOS管的漏极连接，所述第四MOS管的源极接电源，所述第四MOS管的漏极与第五MOS管的漏极连接，所述第四MOS管的栅极和漏极连接在一起；所述第七MOS管的源极接电源，第七MOS管的漏极与第六MOS管的漏极连接，第七MOS管的栅极和漏极连接在一起；所述第一MOS管的栅极和漏极之间通过第一时钟开关连接，所述第二MOS管的栅极和漏极之间通过第一时钟开关连接；所述第一MOS管的栅极与第一电容连接，所述第二MOS管的栅极与第二电容连接；

所述第二级比较单元包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管，所述第八MOS管的源极与第十MOS管的漏极连接，所述第九MOS管的源极与第十MOS管的漏极连接，所述第十MOS管的源极与第十一MOS管的漏极连接，所述第十一MOS管的源极接地，第十一MOS管的栅极接偏置电压，所述第八MOS管的漏极与第十二MOS管的漏极连接，所述第九MOS管的漏极与第十三MOS管的漏极连接，所述第十二MOS管的栅极与第十三MOS管的漏极连接，第十三MOS管的栅极与第十二MOS管的漏极连接，所述第十二MOS管的源极与第十四MOS管的漏极连接，所述第十四MOS管的源极接电源，所述第十三MOS管的源极与第十五MOS管的漏极连接，所述第十五MOS管的源极接电源，第十四MOS管的栅极与第十五MOS管的漏极连接，所述第十五MOS管的栅极与第十四MOS管的漏极连接；所述第十六MOS管的源极接电源，第十六MOS管的漏极与第十三MOS管的源极连接，所述第十七MOS管的源极接电源，第十七MOS管的漏极与第十二MOS管的源极连接；所述第一时钟开关与第十六MOS管的栅极连接，所述第一时钟开关与第十七MOS管的栅极连接；所述第二时钟开关与第十MOS管的栅极连接；

所述第八MOS管的栅极与第一MOS管的漏极连接，第九MOS管的栅极与第二MOS管的漏极连接；

所述SR锁存器的S端与第十三MOS管的源极连接，SR锁存器的R端与第十二MOS管的源极连接。