CN113451452A - 钝化层的制作方法及芯片结构 - Google Patents
钝化层的制作方法及芯片结构 Download PDFInfo
- Publication number
- CN113451452A CN113451452A CN202010851549.7A CN202010851549A CN113451452A CN 113451452 A CN113451452 A CN 113451452A CN 202010851549 A CN202010851549 A CN 202010851549A CN 113451452 A CN113451452 A CN 113451452A
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- negative photoresist
- layer
- photoresist layer
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 173
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 156
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000151 deposition Methods 0.000 claims abstract description 32
- 238000000059 patterning Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000002904 solvent Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000002604 ultrasonography Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000002791 soaking Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 abstract description 6
- 238000001039 wet etching Methods 0.000 abstract description 6
- 230000035882 stress Effects 0.000 description 15
- 229910002601 GaN Inorganic materials 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000032683 aging Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000003431 cross linking reagent Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种钝化层的制作方法及芯片结构。该制作方法包括以下步骤：提供一衬底，在衬底上形成多个发光结构；在多个发光结构远离衬底的一侧沉积负性光刻胶层；图案化负性光刻胶层，以露出多个发光结构的至少部分表面；在负性光刻胶层和至少部分表面上沉积钝化层；去除负性光刻胶层上的钝化层和负性光刻胶层。采用本发明提供的钝化层制作工艺，最终形成的钝化层并非是整体的一层，而是有部分裸露，这就有效缓解了整层钝化层的膜层应力问题。除此以外，本发明通过上述制作顺序，避免了干法刻蚀或湿法刻蚀引起的钝化层图形结构不易控制的问题，且成本相对较低。同时，在最后去除负性光刻胶层时一并去除其上的钝化层，也节约了工序。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种钝化层的制作方法及芯片结构。
背景技术
裸露的LED芯片易受外界环境的影响，导致芯片电学性能漂移，失效或可靠性降低。为隔绝外界环境的影响，通常在芯片加工或后续的封装工艺中，在芯片表面形成钝化层，对芯片形成保护，提高芯片的可靠性。具体地，设置钝化层的目的主要有以下几个：在N—P极起到绝缘作用，避免LED工作过程中发生短路；对芯片起到保护作用，避免杂质原子对芯片的吸附，从而减少LED表面漏电流；控制钝化层的折射率，降低菲涅耳损失和临界角损失。
在选用钝化材料时，通常不仅要考虑对芯片的保护作用，还要考虑材料的反射性能，即材料的折射率，以使更多的光能从芯片表面透出来。据已有的报道，目前的钝化层材料主要有SiN、SiO、SiON等。
在钝化层的制作通常按照光刻制程进行，具体包括钝化层沉积—正性光刻胶涂覆—图案化—钝化层刻蚀(干法刻蚀或湿法刻蚀)—去光阻。传统钝化层的制备方法存在钝化层膜层应力的问题。衬底结构与薄膜结构存在差异或工艺过程沉积温度、反应功率、气体流量、腔体压力等参数不适配都会产生膜层应力，导致钝化层崩裂、脱落。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种钝化层的制作方法及芯片结构，旨在解决现有技术中在芯片表面制作钝化层时存在的膜层应力问题。
一种钝化层的制作方法，其包括以下步骤：提供一衬底，在衬底上形成多个发光结构；在多个发光结构远离衬底的一侧沉积负性光刻胶层；图案化负性光刻胶层，以露出多个发光结构的至少部分表面；在负性光刻胶层和至少部分表面上沉积钝化层；去除负性光刻胶层上的钝化层和负性光刻胶层。
不同于传统的钝化层制作工序，本发明改变了光刻胶、钝化层设置等的先后顺序、光刻胶类型及光刻胶刻蚀方式，具体地，本发明通过先设置负性光刻胶层并进行图案化，使得多个发光结构的至少部分表面裸露。此时，相当于图案化的负性光刻胶层覆盖在不欲设置钝化层的发光结构表面。随后在负性光刻胶层和至少部分表面上沉积钝化层，最后去除负性光刻胶层上的钝化层及负性光刻胶，即可形成所需的钝化层图形。需说明的是，正是由于采用了和发光结构粘附性相对较弱的负性光刻胶，使得最后能够一次将负性光刻胶层和位于其上的钝化层去除，且该过程中揭胶较为容易，最终钝化层的图形形貌保持良好。
传统钝化层为整层，整层钝化层膜层应力较高，往往会导致钝化层崩裂、脱落，异常率高。除此之外，整层钝化层也有可能影响膜层均一性，发光结构边缘也容易形成钝化层边缘翘曲，甚至造成边缘脱落。而采用本发明提供的钝化层制作工艺，最终形成的钝化层并非是整体的一层，而是有部分裸露，这就有效缓解了整层钝化层的膜层应力问题。除此以外，本发明通过沉积负性光刻胶层—图案化—沉积钝化层—去除负性光刻胶层上的钝化层和负性光刻胶层的操作顺序，避免了干法刻蚀或湿法刻蚀引起的钝化层图形结构不易控制的问题，且成本相对较低。同时，在最后去除负性光刻胶层时一并去除其上的钝化层，也节约了工序。
可选地，图案化负性光刻胶层的步骤中，至少部分表面包括除发光结构的电极表面和相邻发光结构间的缝隙以外的表面。这样，通过使发光结构表面除了电极和相邻发光结构间缝隙以外的部分裸露形成图案化的负性光刻胶层，后续进行钝化层沉积和负性光刻胶层及其上钝化层去除步骤后，最终形成的钝化层并非整体的一层，各发光结构上的钝化层是相互独立的，在相邻的发光结构之间具有缝隙，发光结构的电极表面也未沉积钝化层。利用这些缝隙和电极表面的镂空结构能够更有效地释放膜层应力，且这些缝隙在最后芯片切割时也能够充当切割道，进一步有利于避免钝化层边缘翘曲或脱落导致发光区脏污及老化光衰至死灯风险的问题。
可选地，钝化层的材料选自二氧化硅、氮化硅、氧化硅、氮氧化硅中的一种或多种。利用上述钝化层材料，能够对发光结构形成更好的保护，有利于进一步提高发光结构的可靠性。
可选地，沉积钝化层的方法采用等离子体化学气相沉积法。在该过程中，因前序负性光刻胶层已被图案化，发光结构表面欲设置钝化层的部分已裸露，不欲设置钝化层的部分仍然被负性光刻胶覆盖。因此采用等离子体化学气相沉积法设置的钝化层包括了两部分，一部分与发光结构表面紧密接触，一部分与发光结构表面通过图案化后的负性光刻胶层间隔。
可选地，采用剥离的方式去除负性光刻胶层上的钝化层和负性光刻胶层。该过程中，因这部分钝化层与发光结构表面通过负性光刻胶层间隔，且负性光刻胶层与发光结构表面的粘结力相对较小，在剥离过程中很容易将图案化后的负性光刻胶层连带其上的钝化层剥离。
可选地，剥离的方式包括物理剥离或化学剥离。
可选地，物理剥离的步骤包括：将蓝膜压覆于负性光刻胶层上的钝化层表面；使用撕金机撕掉蓝膜，同时去除负性光刻胶层上的钝化层及该负性光刻胶层。利用蓝膜配合撕金机，能够以较高的效率去除负性光刻胶层及其表面的钝化层，且处理后被撕除边缘完整，没有翘曲。
可选地，化学剥离的步骤包括：将负性光刻胶层浸泡于去胶溶剂中，在超声作用下使负性光刻胶层在去胶溶剂的作用下脱离发光结构；使用剥离机台同时去除负性光刻胶层及其上的预备钝化层。在超声的作用下，溶剂能够更充分进入负性光刻胶层中与胶层接触，使其更快速完整地脱离发光结构表面，其次在剥离机台作用下一并将负性光刻胶层和上方的钝化层剥离即可。使用该化学剥离法，同样具有较高的效率，完整性也较佳。
基于同样的发明构思，本申请还提供一种芯片结构，包括衬底、设置在衬底上的多个发光结构及位于多个发光结构表面的钝化层，其中，钝化层由上述方法制作而成。如前文所述，采用本发明提供的钝化层制作工艺，形成的钝化层并非整层结构，而是有部分裸露，这就有效缓解了整层钝化层的膜层应力问题。除此以外，通过沉积负性光刻胶层—图案化—沉积钝化层—去除负性光刻胶层上的钝化层和负性光刻胶层的操作顺序，有效避免了干法刻蚀或湿法刻蚀引起的钝化层图形结构不易控制的问题，且成本相对较低。同时，在最后去除负性光刻胶层时一并去除其上的钝化层，也节约了工序。相应地，该芯片结构的钝化层图形结构边缘更为完整，CD Bias(线宽偏差，代表刻蚀后线宽与刻蚀前掩膜线宽的差值)较小，且各向同性。
可选地，钝化层设置在多个发光结构除了电极表面和相邻发光结构间的缝隙以外的表面上。利用这些缝隙和电极表面的镂空结构能够更有效地释放膜层应力，且这些缝隙在最后芯片切割时也能够充当切割道，进一步有利于避免钝化层边缘翘曲或脱落导致发光区脏污及老化光衰至死灯风险的问题。
附图说明
图1为根据本发明一种实施例中提供的钝化层的制作方法的流程图；
图2为根据本发明一种实施例中提供的设置有多个发光结构的衬底的结构示意图；
图3为根据本发明一种实施例中提供的设置有多个发光结构的衬底的结构示意图俯视图；
图4为根据本发明一种实施例中在多个发光结构远离衬底的一侧沉积负性光刻胶层后的结构示意图；
图5为根据本发明一种实施例中图案化负性光刻胶层，以露出多个发光结构的至少部分表面后的结构示意图；
图6为根据本发明一种实施例中图案化负性光刻胶层，以露出多个发光结构的至少部分表面后的结构示意图俯视图；
图7为根据本发明一种实施例中在负性光刻胶层和至少部分表面上沉积钝化层后的结构示意图；
图8为根据本发明一种实施例中在负性光刻胶层和至少部分表面上沉积钝化层后的结构示意图俯视图；
图9为根据本发明一种实施例中去除负性光刻胶层上的钝化层和负性光刻胶层，形成钝化层后的结构示意图。
附图标记说明：
10-衬底；20-缓冲层；30-发光结构；40-负性光刻胶层；50-钝化层；
31-N型氮化镓层；32-多量子阱；33-P型氮化镓层；34-ITO层；35-P电极；36-N电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
正如背景技术部分所描述的，现有技术中在LED芯片表面制作钝化层时存在膜层应力问题，易导致钝化层崩裂、脱落。
为了解决上述问题，本发明提供了一种钝化层的制作方法，如图1所示，其包括以下步骤：S1，提供一衬底，在衬底上形成多个发光结构；S2，在多个发光结构远离衬底的一侧沉积负性光刻胶层；S3，图案化负性光刻胶层，以露出多个发光结构的至少部分表面；S4，在负性光刻胶层和至少部分表面上沉积钝化层；S5，去除负性光刻胶层上的钝化层和负性光刻胶层。
不同于传统的钝化层制作工序，本发明改变了光刻胶、钝化层设置等的先后顺序、光刻胶类型及光刻胶刻蚀方式，具体地，本发明通过先设置负性光刻胶层并进行图案化，使得多个发光结构的至少部分表面裸露。此时，相当于图案化的负性光刻胶层覆盖在不欲设置钝化层的发光结构表面。随后在负性光刻胶层和至少部分表面上沉积钝化层，最后去除负性光刻胶层上的钝化层及负性光刻胶，即可形成所需的钝化层图形。需说明的是，正是由于采用了和发光结构粘附性相对较弱的负性光刻胶，使得最后能够一次将负性光刻胶层和位于其上的钝化层去除，且该过程中揭胶较为容易，最终钝化层的图形形貌保持良好。
传统钝化层为整层，整层钝化层膜层应力较高，往往会导致钝化层崩裂、脱落，异常率高。除此之外，整层钝化层也有可能影响膜层均一性，发光结构边缘也容易形成钝化层边缘翘曲，甚至造成边缘脱落。而采用本发明提供的钝化层制作工艺，最终形成的钝化层并非是整体的一层，而是有部分裸露，这就有效缓解了整层钝化层的膜层应力问题。除此以外，本发明通过沉积负性光刻胶层—图案化—沉积钝化层—去除负性光刻胶层上的钝化层和负性光刻胶层的操作顺序，避免了干法刻蚀或湿法刻蚀引起的钝化层图形结构不易控制的问题，且成本相对较低。同时，在最后去除负性光刻胶层时一并去除其上的钝化层，也节约了工序。
以下通过具体实施方式对上述各步骤进行说明：
首先，执行步骤S1，如图2所示，提供一衬底10，在衬底10上形成多个发光结构30。该步骤可以采用本领域常用的方式，形成的具有多个发光结构的衬底。比如，如图2和3所示，该结构包括衬底10和位于其上的多个阵列设置的发光结构30，发光结构30和衬底10之间通常设置有缓冲层20。上述发光结构的类型包括但不限于LED、Mini LED、Micro LED等。以LED为例，各发光结构30由下至上依次包括N型氮化镓层31、多量子阱32、P型氮化镓层33、ITO层34，P电极35设置在ITO层34内环中并延伸至其上方，N电极36设置在N型氮化镓层31上。上述衬底10的材料可以为本领域常用材料，比如蓝宝石衬底、硅衬底等。缓冲层20的材料也可以是本领域常用材料，比如氮化镓。总之，该步骤S1中在衬底10上形成多个发光结构30的方法和选用的材料均是本领域常规方法和材料，在此不再赘述。
在衬底10上形成多个发光结构30之后，执行步骤S2，如图4所示，在多个发光结构30远离衬底10的一侧沉积负性光刻胶层40。具体的负性光刻胶可以使用市面已有的种类，不做特别要求。负性光刻胶曝光显影后不溶于显影液，因此在图案化后残余的胶层图形与掩膜板图形互补。负性光刻胶的作用原理如下：溶解促进：树脂本身的溶解速率较快，加入交联剂有助于提高光刻胶未曝光区的溶解速率；溶解抑制：曝光区交联剂与树脂发生交联反应，形成三维网状结构，难溶于显影液中。
在沉积负性光刻胶层40的步骤之后，执行步骤S3，图案化负性光刻胶层40，以露出多个发光结构30的至少部分表面，形成如图5和图6所示的结构。具体的图案化负性光刻胶层40的方法可以采用本领域常用的黄光光刻，实际操作过程中，可以使用光刻版掩盖负性光刻胶层，然后然后进行曝光，显影后完成负性光刻胶层40的图案化。
为了进一步改善膜层应力问题，在一些实施方式中，图案化负性光刻胶层40的步骤中，至少部分表面包括除发光结构30的电极表面和相邻发光结构30间的缝隙以外的表面。这样，通过使发光结构30表面除了电极和相邻发光结构间缝隙以外的部分裸露形成图案化的负性光刻胶层40，后续进行钝化层沉积和负性光刻胶层及其上钝化层去除步骤后，最终形成的钝化层并非整体的一层，且各发光结构30上的钝化层是相互独立的，在相邻的发光结构之间具有缝隙，发光结构30的电极表面也未沉积钝化层。利用这些缝隙和电极表面的镂空结构能够更有效地释放膜层应力，且这些缝隙在最后芯片切割时也能够充当切割道，进一步有利于避免钝化层边缘翘曲或脱落导致发光区脏污及老化光衰至死灯风险的问题。当然，在图中未示出的实施例中，也可以将P电极35和N电极36上方的负性光刻胶层40去除，使得最终P电极35和N电极36表面亦被钝化层保护。
在具体操作过程中，负性光刻胶层40中位于缝隙处的胶层宽度可以依焊盘尺寸等需求设计，同时可以根据最终所需各发光结构30之间缝隙宽度进行设计，比如按照缝隙作为芯片切割线时的适宜宽度进行设定即可。
在图案化负性光刻胶层40的步骤之后，执行步骤S4，在负性光刻胶层40和至少部分表面上沉积钝化层50，形成如图7和图8所示的结构。在实际操作过程中，可以采用本领域常用方法进行钝化层50的沉积制作，比如可以采用等离子体化学气相沉积法。
具体的钝化层50的材料可以是本领域常用钝化层材料，比如二氧化硅、氮化硅、氧化硅、氮氧化硅等。另外，在实际的操作过程中，钝化层50的厚度可以根据产品设计增透膜原理进行设定，具体无要求。
在沉积钝化层50的步骤之后，执行步骤S5，去除负性光刻胶层40上的钝化层50和负性光刻胶层40，形成如图9所示的结构。在一些实施方式中，采用剥离的方式去除负性光刻胶层40上的钝化层50和负性光刻胶层40。该过程中，因这部分钝化层50与发光结构30表面通过负性光刻胶层40间隔，且负性光刻胶层40与发光结构30表面的粘结力相对较小，在剥离过程中很容易将图案化后的负性光刻胶层40连带其上的钝化层剥离。为了进一步提高剥离效果，使最终钝化层50图案结构更加完整，上述剥离的方式具体包括物理剥离或化学剥离。
示例性地，物理剥离的步骤包括：将蓝膜压覆于负性光刻胶层40上的钝化层50表面；使用撕金机撕掉蓝膜，同时去除负性光刻胶层40上的钝化层50及该负性光刻胶层40。利用蓝膜配合撕金机，能够以较高的效率去除负性光刻胶层40及其表面的钝化层50，且处理后被撕除边缘完整，没有翘曲。
示例性地，化学剥离的步骤包括：将负性光刻胶层40浸泡于去胶溶剂中，在超声作用下使负性光刻胶层40在去胶溶剂的作用下脱离发光结构30；使用剥离机台同时去除负性光刻胶层40及其上的预备钝化层50。在超声的作用下，溶剂能够更充分进入负性光刻胶层中与胶接触，使其更快速完整地脱离发光结构表面，其次在剥离机台作用下一并将胶层和上方的钝化层剥离即可。使用该化学剥离法，同样具有较高的效率，完整性也较佳。上述去胶溶剂只要能够在促使负性光刻胶脱离发光结构表面的同时不伤害发光结构及钝化层即可，比如可以采用丙酮等。
另外，本发明还提供了一种芯片结构，包括衬底、设置在衬底上的多个发光结构及位于多个发光结构表面的钝化层，其中，钝化层由上述方法制作而成。如前文所述，采用本发明提供的钝化层制作工艺，形成的钝化层并非整层结构，而是有部分裸露，这就有效缓解了整层钝化层的膜层应力问题。除此以外，通过沉积负性光刻胶层—图案化—沉积钝化层—去除负性光刻胶层上的钝化层和负性光刻胶层的操作顺序，有效避免了干法刻蚀或湿法刻蚀引起的钝化层图形结构不易控制的问题，且成本相对较低。同时，在最后去除负性光刻胶层时一并去除其上的钝化层，也节约了工序。相应地，该芯片结构的钝化层图形结构边缘更为完整，CD Bias较小，且各向同性。
在一些实施方式中，钝化层设置在多个发光结构除了电极表面和相邻发光结构间的缝隙以外的表面上。利用这些缝隙和电极表面的镂空结构能够更有效地释放膜层应力，且这些缝隙在最后芯片切割时也能够充当切割道，进一步有利于避免钝化层边缘翘曲或脱落导致发光区脏污及老化光衰至死灯风险的问题。在实际应用中，缝隙宽度进行设计，比如按照缝隙作为芯片切割线时的适宜宽度进行设定即可。
示例性地，发光结构的类型包括但不限于LED、Mini LED、Micro LED等。比如，各发光结构由下至上依次包括N型氮化镓层、多量子阱、P型氮化镓层、ITO层，P电极设置在ITO层内环中并延伸至其上方，N电极设置在N型氮化镓层上。上述衬底的材料可以为本领域常用材料，比如蓝宝石衬底、硅衬底等。缓冲层的材料也可以是本领域常用材料，比如氮化镓。具体的钝化层的材料可以是本领域常用钝化层材料，比如二氧化硅、氮化硅、氧化硅、氮氧化硅等。另外，在实际的操作过程中，钝化层的厚度可以根据产品设计增透膜原理进行设定，具体无要求。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种钝化层的制作方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上形成多个发光结构；
在所述多个发光结构远离所述衬底的一侧沉积负性光刻胶层；
图案化所述负性光刻胶层，以露出所述多个发光结构的至少部分表面；
在所述负性光刻胶层和所述至少部分表面上沉积钝化层；
去除所述负性光刻胶层上的钝化层和所述负性光刻胶层。
2.如权利要求1所述的钝化层的制作方法，其特征在于，图案化所述负性光刻胶层的步骤中，所述至少部分表面包括除所述发光结构的电极表面和相邻所述发光结构间的缝隙以外的表面。
3.如权利要求1或2所述的钝化层的制作方法，其特征在于，所述钝化层的材料包括二氧化硅、氮化硅、氧化硅、氮氧化硅中的一种或多种。
4.如权利要求3所述的钝化层的制作方法，其特征在于，沉积所述钝化层的方法采用等离子体化学气相沉积法。
5.如权利要求1或2所述的钝化层的制作方法，其特征在于，采用剥离的方式去除所述负性光刻胶层上的所述钝化层和所述负性光刻胶层。
6.如权利要求5所述的钝化层的制作方法，其特征在于，所述剥离的方式包括物理剥离或化学剥离。
7.如权利要求6所述的钝化层的制作方法，其特征在于，所述物理剥离的步骤包括：
将蓝膜压覆于所述负性光刻胶层上的所述钝化层表面；
使用撕金机撕掉所述蓝膜，同时去除所述负性光刻胶层上的所述钝化层和所述负性光刻胶层。
8.如权利要求6所述的钝化层的制作方法，其特征在于，所述化学剥离的步骤包括：
将所述负性光刻胶层浸泡于去胶溶剂中，在超声作用下使所述负性光刻胶层在所述去胶溶剂的作用下脱离所述发光结构；
使用剥离机台同时去除所述负性光刻胶层及其上的所述钝化层。
9.一种芯片结构，包括衬底、设置在所述衬底上的多个发光结构及位于所述多个发光结构表面的钝化层，其特征在于，所述钝化层由权利要求1至8中任一项所述的钝化层的制作方法制作而成。
10.根据权利要求9所述的芯片结构，其特征在于，所述钝化层设置在所述多个发光结构除了电极表面和相邻所述发光结构间的缝隙以外的表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010851549.7A CN113451452A (zh) | 2020-08-21 | 2020-08-21 | 钝化层的制作方法及芯片结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010851549.7A CN113451452A (zh) | 2020-08-21 | 2020-08-21 | 钝化层的制作方法及芯片结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113451452A true CN113451452A (zh) | 2021-09-28 |
Family
ID=77808406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010851549.7A Pending CN113451452A (zh) | 2020-08-21 | 2020-08-21 | 钝化层的制作方法及芯片结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451452A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114143688A (zh) * | 2021-11-08 | 2022-03-04 | 歌尔微电子股份有限公司 | 微机电系统磁传感器的制造方法、磁传感器和电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197609B1 (en) * | 1998-09-07 | 2001-03-06 | Rohm Co., Ltd. | Method for manufacturing semiconductor light emitting device |
| US20080203404A1 (en) * | 2007-02-27 | 2008-08-28 | Ryu Washino | Optical semiconductor device |
| US20130163631A1 (en) * | 2011-12-21 | 2013-06-27 | Emcore Corporation | Conformal metallization process for the fabrication of semiconductor laser devices |
| CN104505446A (zh) * | 2014-12-17 | 2015-04-08 | 晶科电子（广州）有限公司 | 出光效率高散热性能好的倒装led芯片及其制备方法 |
| CN205752231U (zh) * | 2016-05-09 | 2016-11-30 | 上海博恩世通光电股份有限公司 | 一种倒装发光二极管 |
| CN110797440A (zh) * | 2018-08-03 | 2020-02-14 | 山东浪潮华光光电子股份有限公司 | 一种以氧化锌为电流扩展层的发光二极管芯片的制备方法 |
-
2020
- 2020-08-21 CN CN202010851549.7A patent/CN113451452A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197609B1 (en) * | 1998-09-07 | 2001-03-06 | Rohm Co., Ltd. | Method for manufacturing semiconductor light emitting device |
| US20080203404A1 (en) * | 2007-02-27 | 2008-08-28 | Ryu Washino | Optical semiconductor device |
| US20130163631A1 (en) * | 2011-12-21 | 2013-06-27 | Emcore Corporation | Conformal metallization process for the fabrication of semiconductor laser devices |
| CN104505446A (zh) * | 2014-12-17 | 2015-04-08 | 晶科电子（广州）有限公司 | 出光效率高散热性能好的倒装led芯片及其制备方法 |
| CN205752231U (zh) * | 2016-05-09 | 2016-11-30 | 上海博恩世通光电股份有限公司 | 一种倒装发光二极管 |
| CN110797440A (zh) * | 2018-08-03 | 2020-02-14 | 山东浪潮华光光电子股份有限公司 | 一种以氧化锌为电流扩展层的发光二极管芯片的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114143688A (zh) * | 2021-11-08 | 2022-03-04 | 歌尔微电子股份有限公司 | 微机电系统磁传感器的制造方法、磁传感器和电子设备 |
| CN114143688B (zh) * | 2021-11-08 | 2024-01-26 | 歌尔微电子股份有限公司 | 微机电系统磁传感器的制造方法、磁传感器和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100585885C (zh) | 蓝宝石衬底粗糙化的发光二极管及其制造方法 | |
| KR20020050122A (ko) | 반도체 디바이스 분리 방법 및 반도체 디바이스 | |
| WO2018176766A1 (zh) | 显示基板的制备方法、阵列基板及显示装置 | |
| JP2000091636A (ja) | 半導体発光素子の製法 | |
| CN112968107B (zh) | 弱化结构的制作方法、微器件的转移方法 | |
| WO2020237842A1 (zh) | 一种静电转移头及其制作方法 | |
| CN111129253A (zh) | 倒装微型电子元件结构及其制作方法 | |
| CN113451452A (zh) | 钝化层的制作方法及芯片结构 | |
| CN114171545A (zh) | 芯片转移方法、显示面板及显示装置 | |
| TWI703622B (zh) | 用於半導體元件之有效雙金屬觸點形成 | |
| CN112968082B (zh) | 一种发光器件结构制作方法、显示背板及显示装置 | |
| JP6582616B2 (ja) | 半導体チップの製造方法 | |
| JP2003023180A (ja) | 化合物半導体発光素子及びその製造方法 | |
| CN101203938B (zh) | 管芯切割的化学方法 | |
| WO2024080013A1 (ja) | 接合ウェーハの接合不良部除去方法及び接合ウェーハの製造方法 | |
| CN114122202B (zh) | 芯片及其制备方法 | |
| JP5324821B2 (ja) | 半導体装置の製造方法 | |
| CN103311379A (zh) | 一种GaN基LED以及制造GaN基LED的方法 | |
| CN212434645U (zh) | 发光二极管 | |
| CN116666372A (zh) | 暂态基板组件及其制备方法、发光器件的转移方法 | |
| KR100644050B1 (ko) | 반도체 소자의 감광막 패턴 결함 검사 방법 및 이를 적용한반도체 소자의 콘택홀 형성 방법 | |
| KR100631416B1 (ko) | 수직구조 질화갈륨계 발광다이오드 소자의 제조방법 | |
| CN115458643A (zh) | 阵列micro芯片制备方法及芯片 | |
| JP2000077717A (ja) | 半導体発光素子とその製造方法 | |
| KR100437181B1 (ko) | 반도체 레이저 다이오드의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210928 |
|
| RJ01 | Rejection of invention patent application after publication |