CN113451309A - 半导体结构及其预热方法 - Google Patents

半导体结构及其预热方法 Download PDF

Info

Publication number
CN113451309A
CN113451309A CN202010216794.0A CN202010216794A CN113451309A CN 113451309 A CN113451309 A CN 113451309A CN 202010216794 A CN202010216794 A CN 202010216794A CN 113451309 A CN113451309 A CN 113451309A
Authority
CN
China
Prior art keywords
chip
memory
temperature detection
temperature
control chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010216794.0A
Other languages
English (en)
Inventor
寗树梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010216794.0A priority Critical patent/CN113451309A/zh
Priority to EP20926529.7A priority patent/EP3955295B1/en
Priority to PCT/CN2020/131414 priority patent/WO2021189887A1/zh
Priority to US17/396,686 priority patent/US11862223B2/en
Publication of CN113451309A publication Critical patent/CN113451309A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Abstract

一种半导体结构及其预热方法，其中所述半导体结构包括：存储芯片；温度检测单元，用于在存储芯片启动之前检测存储芯片的温度；控制芯片，用于在存储芯片启动之前对存储芯片进行加热，并判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。当本发明的半导体结构工作在低温环境时，通过控制芯片可以使得存储芯片升温到设定阈值，从而可以防止存储芯片中的位线、字线、以及金属连线(金属接触部)由于环境温度过低带来的电阻的增大，从而减小了低温环境下的对存储器进行数据写入时的写入时间，提高了存储器写入的稳定性。

Description

半导体结构及其预热方法
技术领域
本发明涉及存储器领域，尤其涉及一种半导体结构及其预热方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，其存储阵列区由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
现有在低温环境中，对存储器进行写入时，存在写入时间较长，写入的稳定性仍需要提高的问题。
发明内容
本发明所要解决的技术问题是怎样减小在低温环境中对存储器进行数据写入时的写入时间，提高写入的稳定性。
为此，本发明提供了一种半导体结构，包括：
存储芯片；
温度检测单元，用于在存储芯片启动之前检测存储芯片的温度；
控制芯片，用于在存储芯片启动之前对存储芯片进行加热，并判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。
可选的，所述存储芯片的数量为1个或者大于等于2个，所述存储芯片的数量大于等于2个时，若干存储芯片依次向上堆叠。
可选的，所述存储芯片位于控制芯片上，所述存储芯片与所述控制芯片电连接。
可选的，还包括线路基板，所述线路基板中具有连接线路，所述存储芯片以及控制芯片均位于线路基板上，所述存储芯片和控制芯片通过线路基板中的连接线路连接。
可选的，所述温度检测单元与所述控制芯片电连接，所述温度检测单元的数量为1个或者大于等于2个，所述温度检测单元位于控制芯片中或者位于存储芯片中，或者位于存储芯片和控制芯片之间的线路基板上。
可选的，所述温度检测单元数量为1个时，所述控制芯片判断所述1个温度检测单元检测的温度达到设定阈值时，则控制所有所述存储芯片启动。
可选的，所述温度检测单元数量为1个，且所述存储芯片的数量为大于等于2个时，所述控制芯片判断所述1个温度检测单元的温度达到设定阈值时，先控制离所述控制芯片最近的存储芯片启动，然后再控制上面的其他存储芯片依次启动。
可选的，所述温度检测单元数量为大于等于2个时，且所述存储芯片的数量大于等于2个时，每一个存储芯片中具有一个温度检测单元，所述控制芯片依次判断所有的所述温度检测单元检测的温度是否达到设定阈值时，若某一个温度检测单元检测的温度达到设定阈值，则控制该温度检测单元对应的存储芯片启动。
可选的，所述控制芯片控制所述存储芯片启动后，所述控制芯片还控制所述存储芯片进行写入、读取和擦除操作。
可选的，所述控制芯片对所述存储芯片进行加热之前，所述控制芯片先进行启动，所述控制芯片利用启动后自生产生的热量对存储芯片进行加热。
可选的，所述控制芯片中具有额外的加热电路，用于对所述存储芯片进行加热。
可选的，所述控制芯片在对所述存储芯片进行加热之前或之后，所述控制芯片判断所述温度检测单元检测的存储芯片的温度是否达到设定阈值，若未达到设定阈值，则控制所述加热电路对存储芯片进行加热，如达到设定阈值，则控制所述加热电路停止对存储芯片进行加热。
可选的，所述存储芯片为DRAM存储芯片。
本发明还提供了一种对半导体结构进行预热的方法，包括：
提供半导体结构，所述半导体结构包括存储芯片，与所述存储芯片电连接的控制芯片，以及温度检测单元；
启动控制芯片；
通过控制芯片对未启动的存储芯片进行加热；
通过温度检测单元检测所述存储芯片的温度；
通过控制芯片判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。
可选的，所述温度检测单元的数量为1个或者大于等于2个，所述存储芯片的数量为1个或大于等于2个，所述存储芯片大于等于2个时，若干存储芯片依次向上堆叠。
可选的，所述温度检测单元数量为1个时，所述控制芯片判断所述1个温度检测单元检测的温度达到设定阈值时，则控制所有所述存储芯片启动。
可选的，所述温度检测单元数量为1个，且所述存储芯片的数量为大于等于2个时，所述控制芯片判断所述1个温度检测单元的温度达到设定阈值时，先控制离所述控制芯片最近的存储芯片启动，然后再控制上面的其他存储芯片依次启动。
可选的，所述温度检测单元数量为大于等于2个时，且所述存储芯片的数量大于等于2个时，每一个存储芯片中具有一个温度检测单元，所述控制芯片依次判断所有的所述温度检测单元检测的温度是否达到设定阈值时，若某一个温度检测单元检测的温度达到设定阈值，则控制该温度检测单元对应的存储芯片启动。
可选的，所述控制芯片控制所述存储芯片启动后，所述控制芯片还控制所述存储芯片进行写入、读取和擦除操作。
与现有技术相比，本发明技术方案具有以下优点：
本发明的半导体结构，包括：存储芯片；温度检测单元，用于在存储芯片启动之前检测存储芯片的温度；控制芯片，用于在存储芯片启动之前对存储芯片进行加热，并判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。通过控制芯片和温度检测单元的配合，所述控制芯片在存储芯片启动之前对存储芯片进行加热，所述温度检测单元在存储芯片启动之前检测存储芯片的温度，所述控制芯片判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动，因而当本发明的半导体结构工作在低温环境时，通过控制芯片可以使得存储芯片升温到设定阈值，从而可以防止存储芯片中的位线、字线、以及金属连线(金属接触部)由于环境温度过低带来的电阻的增大，从而减小了低温环境下的对存储器进行数据写入时的写入时间，提高了存储器写入的稳定性。
进一步，所述温度检测单元的数量为1个，具体的，所述1个温度精测单元可以位于控制芯片中，或者所述1个温度检测单元也可以位于存储芯片中，或者所述1个温度检测单元也可以位于存储芯片和控制芯片之间的线路基板上，所述控制芯片判断所述1个温度检测单元检测的温度达到设定阈值时，则控制所有所述存储芯片启动。对于半导体结构存在多个存储芯片时，前述的这种控制结构和控制方式相对简单，并能减小低温环境下的对存储芯片进行数据写入时的写入时间，提高了存储芯片写入的稳定性。
进一步，所述温度检测单元数量为1个，且所述存储芯片的数量为大于等于2个时，所述控制芯片判断所述1个温度检测单元的温度达到设定阈值时，先控制离所述控制芯片最近的存储芯片启动，然后再控制上面的其他存储芯片依次启动。对于半导体结构存在多个存储芯片时，前述的这种控制结构和控制方式能使得每一个存储芯片均能在达到设定阈值温度后启动，提高了每一个存储芯片启动时机的精度，并能减小低温环境下的对每一个存储芯片进行数据写入时的写入时间，提高了对每一个存储芯片写入的稳定性。
进一步，所述温度检测单元数量为大于等于2个时，且所述存储芯片的数量大于等于2个时，每一个存储芯片中具有一个温度检测单元，所述控制芯片依次判断所有的所述温度检测单元检测的温度是否达到设定阈值时，若某一个温度检测单元检测的温度达到设定阈值，则控制该温度检测单元对应的存储芯片启动。对于半导体结构存在多个存储芯片时，前述的这种控制结构和控制方式能使得每一个存储芯片每一个存储芯片启动时机的精度进一步提高，并能进一步减小低温环境下的对每一个存储芯片进行数据写入时的写入时间，进一步提高了对每一个存储芯片写入的稳定性。
进一步，所述控制芯片对所述存储芯片进行加热之前，所述控制芯片先进行启动，所述控制芯片利用启动后自生产生的热量对存储芯片进行加热，无需额外的加热电路，从而简化了半导体结构的结构。
进一步，所述控制芯片中可以具有额外的加热电路，用于对所述存储芯片进行加热。所述控制芯片在对所述存储芯片进行加热之前或之后，所述控制芯片判断所述温度检测单元检测的存储芯片的温度是否达到设定阈值，若未达到设定阈值，则控制所述加热电路对存储芯片进行加热，如达到设定阈值，则控制所述加热电路停止对存储芯片进行加热。从而实现对加热过程的精确控制，使得存储芯片的温度能保持在设定阈值附近，防止存储芯片的温度过高或过低，从而使得对存储器的写入时间始终能保持较短。
本发明对半导体结构进行预热的方法，在存储芯片未启动之前，通过控制芯片对未启动的存储芯片进行加热；通过温度检测单元检测所述存储芯片的温度；通过控制芯片判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。因而当本发明的半导体结构工作在低温环境时，通过控制芯片可以使得存储芯片升温到设定阈值，从而可以防止存储芯片中的位线、字线、以及金属连线(金属接触部)由于环境温度过低带来的电阻的增大，从而减小了低温环境下的对存储器进行数据写入时的写入时间，提高了存储器写入的稳定性。
附图说明
图1-7为本发明实施例中半导体结构的结构示意图；
图8为本发明实施例中半导体结构预热方法的流程示意图。
具体实施方式
如背景技术所言，现有在低温环境中对存储器进行写入时，存在写入时间较长，写入的稳定性仍需要提高的问题。
研究发现，现有的存储器工作在低温环境中时，由于温度下降会使得存储器中的位线、字线、以及金属连线(金属接触部)等的电阻会增大，电阻的增大，会使得向存储器中写入数据时的时间会变化或加长，影响了存储器写入的稳定性。
为此，本发明提供了一种半导体结构及其预热方法，其中所述半导体结构包括：存储芯片；温度检测单元，用于在存储芯片启动之前检测存储芯片的温度；控制芯片，用于在存储芯片启动之前对存储芯片进行加热，并判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。通过控制芯片和温度检测单元的配合，所述控制芯片在存储芯片启动之前对存储芯片进行加热，所述温度检测单元在存储芯片启动之前检测存储芯片的温度，所述控制芯片判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动，因而当本发明的半导体结构工作在低温环境时，通过控制芯片可以使得存储芯片升温到设定阈值，从而可以防止存储芯片中的位线、字线、以及金属连线(金属接触部)由于环境温度过低带来的电阻的增大，从而减小了低温环境下的对存储器进行数据写入时的写入时间，提高了存储器写入的稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-7为本发明实施例中半导体结构的结构示意图；图8为本发明实施例中半导体结构预热方法的流程示意图。
参考图1，本发明实施例提供了一种半导体结构，包括：
存储芯片201；
温度检测单元203，用于在存储芯片201启动之前检测存储芯片201的温度；
控制芯片301，用于在存储芯片201启动之前对存储芯片201进行加热，并判断所述温度检测单元203检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片201启动。
所述存储芯片201为现有能进行数据写入、数据读取和/或数据删除的的存储器，所述存储芯片201通过半导体集成制作工艺形成，具体的所述存储芯片201可以包括存储阵列和与存储阵列连接的外围电路，所述存储阵列包括若干存储单元和与存储单元连接的位线、字线、以及金属连线(金属接触部)，所述存储单元用于存储数据，所述外围电路为在对存储阵列进行操作时的相关电路。本实施例中，所述存储芯片201为DRAM存储芯片，所述DRAM存储芯片中包括若干存储单元，所述存储单元通常包括电容器和晶体管，所述晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连。在其他实施例中所述存储芯片201可以为其他类型的存储芯片。
所述存储芯片201的数量至少为一个，具体的，所述存储芯片201的数量可以为1个或者大于等于2个。当所述存储芯片的数量大于等于2个时，若干存储芯片依次向上堆叠形成存储芯片堆叠结构。本实施例中，请参考图2，以所述存储芯片201的数量为4个作为示例，所述4个存储芯片201从下向上依次堆叠形成存储芯片堆叠结构，相邻存储芯片201通过键合工艺或者粘合工艺贴合在一起。在一实施例中，所述存储芯片201中形成有硅通孔互连结构(TSV)，通过硅通孔互连结构(TSV)将存储芯片201与控制芯片301进行电连接。当存在多个存储芯片201堆叠时，每一个存储芯片201可以通过不同的硅通孔互连结构(TSV)与控制芯片201连接。在其他实施例中，所述存储芯片201还可以通过金属引线(通过引线键合工艺形成)与所述控制芯片301连接。
本实施例中，所述存储芯片201位于控制芯片301上，所述存储芯片201与所述控制芯片301电连接。具体的，当只有一个存储芯片201时，所述控制芯片301与该存储芯片201键合在一起，当有多个存储芯片201形成存储芯片堆叠结构时，所述控制芯片301与堆叠结构中最底层的存储芯片201键合在一起。
在其他实施例中，所述存储芯片201和控制芯片301可以采用不同的连接方式，请参考图4(或者参考图4-图7)，所述半导体结构还包括线路基板401，所述线路基板401中具有连接线路，所述存储芯片201以及控制芯片301均位于线路基板104上，所述存储芯片201和控制芯片301通过线路基板104中的连接线路连接，具体的所述线路基本401可以为PCB基板。
参考图1或图4，所述控制芯片301通过半导体集成制作工艺形成。所述控制芯片301能用于对所述存储芯片201进行加热，以使得存储芯片201的温度能够达到设定阈值(所述设定阈值可以设定在控制芯片301中，设定阈值的具体大小可以根据实际需要或者经验进行设定)，所述控制芯片301还用于控制存储芯片201的启动(存储芯片的启动包括上电以及自检测)以及对存储芯片201进行相关的操作(所述相关操作包括向存储芯片201中写入数据，从存储芯片201读取数据，以及将存储芯片201中存取的数据删除等)。
所述半导体结构还包括温度检测单元203，所述温度检测单元203用于在存储芯片201启动之前测量所述存储芯片201的温度，所述温度检测单元203与控制芯片301电连接，所述温度检测单元203检测的温度传送给控制芯片，所述温度检测单元203测量的温度作为控制芯片301控制所述存储芯片201启动的依据。具体的，通过控制芯片301和温度检测单元203的配合，所述控制芯片301在存储芯片201启动之前对存储芯片201进行加热，所述温度检测单元203在存储芯片201启动之前检测存储芯片201的温度，所述控制芯片30判断所述温度检测单元203检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片201启动，因而当本发明的半导体结构工作在低温环境时，通过控制芯片301可以使得存储芯片201升温到设定阈值，从而可以防止存储芯片中的位线、字线、以及金属连线(金属接触部)由于环境温度过低带来的电阻的增大，从而减小了低温环境下的对存储器进行数据写入时的写入时间，提高了存储器写入的稳定性。
所述温度检测单元203中包括温度传感器，所述温度传感器用于感应温度，将感应的温度转化为电信号。在具体的实施例中，所述温度传感器为PN结温度传感器或者电容式温度传感器，所述温度传感器可以通过半导体集成制作工艺形成在存储芯片201中或者控制芯片301中，或者位于存储芯片201和控制芯片301之间的线路基板104(参考图5)上
所述温度检测单元203的数量可以为1个或者大于等于2个，所述温度检测单元203可以位于控制芯片301中或者位于存储芯片201中。
在一实施例中，所述温度检测单元203的数量为1个，具体的，所述1个温度精测单元203可以位于控制芯片203中(参考图1或图4)，或者所述1个温度检测单元203也可以位于存储芯片201中(当只有一个存储芯片201中，所述一个温度检测单元203直接位于该存储芯片201中；当多个存储芯片201形成堆叠结构时，所述一个温度检测单元203位于其中一个存储芯片201，优选的位于堆叠结构中最底层的存储芯片201中(参考图2或图6))，或者所述1个温度检测单元203也可以位于存储芯片201和控制芯片301之间的线路基板104(参考图5)上，所述控制芯片301判断所述1个温度检测单元检测的温度达到设定阈值时，则控制所有所述存储芯片201启动。对于半导体结构存在多个存储芯片201时，前述的这种控制结构和控制方式相对简单，并能减小低温环境下的对存储芯片进行数据写入时的写入时间，提高了存储芯片写入的稳定性。
在另一实施例中，参考图1(或者图2，或者图4-图6)，所述温度检测单元203数量为1个，且所述存储芯片201的数量为大于等于2个时，所述控制芯片301判断所述1个温度检测单元的温度达到设定阈值时，先控制离所述控制芯片301最近的存储芯片201启动，然后再控制上面的其他存储芯片201依次启动。具体的，参考图2，当存在4个存储芯片201时，所述控制芯片301判断所述1个温度检测单元的温度达到设定阈值时，先控制离所述控制芯片301最近的存储芯片201(堆叠结构中最底层的一个存储芯片)启动，然后再控制上面的其他3个存储芯片201依次启动。对于半导体结构存在多个存储芯片201时，前述的这种控制结构和控制方式能使得每一个存储芯片201均能在达到设定阈值温度后启动，提高了每一个存储芯片201启动时机的精度，并能减小低温环境下的对每一个存储芯片进行数据写入时的写入时间，提高了对每一个存储芯片写入的稳定性。
在另一实施例中，参考图3(或者图7)，所述温度检测单元203数量为大于等于2个时，且所述存储芯片201的数量大于等于2个时，每一个存储芯片201中具有一个温度检测单元203，所述控制芯片301依次判断所有的所述温度检测单元203检测的温度是否达到设定阈值时，若某一个温度检测单元203检测的温度达到设定阈值，则控制该温度检测单元203对应的存储芯片启动。具体的图3(或者图7)所示的堆叠结构中有4个存储芯片201，每一个存储芯片201中对应具有一个温度检测单元203，因而每一个温度检测单元203会对对应的存储芯片201的温度进行检测，获得四个温度检测值，所述控制单片301会依次判断4个所述温度检测单元203检测的温度是否达到设定阈值时，若某一个温度检测单元203检测的温度达到设定阈值，则控制该温度检测单元203对应的存储芯片启动，比如堆叠结构中最底层的存储芯片201中的温度检测单元203检测的温度先达到设定阈值时，则控制芯片301先控制所述堆叠结构最底层的那一个存储芯片201启动，接着，堆叠结构中倒数第二层中那个存储芯片201中对应的温度检测单元203检测的温度也达到设定阈值时，则控制单元301接着控制堆叠结构中倒数第二层的那个存储芯片201启动，上面两层的存储芯片201的启动以此类推。对于半导体结构存在多个存储芯片201时，前述的这种控制结构和控制方式能使得每一个存储芯片201每一个存储芯片201启动时机的精度进一步提高，并能进一步减小低温环境下的对每一个存储芯片进行数据写入时的写入时间，进一步提高了对每一个存储芯片写入的稳定性。
在一实施例中，所述控制芯片301对所述存储芯片201进行加热之前，所述控制芯片301需要先进行启动，比如对控制芯片301上电以及自检测，控制芯片301启动时，控制芯片301不会给存储芯片201下达指令，只有当所述温度检测单元检测的温度是达到设定阈值值，所述控制芯片301才会控制所述存储芯片201启动，所述控制芯片301利用启动后自生产生的热量对存储芯片进行加热，因而无需额外的加热电路，从而简化了半导体结构的结构。
在一实施例中，所述控制芯片301控制所述存储芯片201启动后，所述控制芯片301还控制所述存储芯片201进行写入、读取和擦除操作。具体的，所述控制芯片301中具有控制电路，所述控制电路用于控制所述存储芯片201启动并控制所述存储芯片201进行写入、读取和擦除操作。
在另一实施例中，所述控制芯片301中可以具有额外的加热电路，用于对所述存储芯片201进行加热。所述控制芯片301在对所述存储芯片201进行加热之前或之后，所述控制芯片判断所述温度检测单元检测的存储芯片的温度是否达到设定阈值，若未达到设定阈值，则控制所述加热电路对存储芯片进行加热，如达到设定阈值，则控制所述加热电路停止对存储芯片进行加热。从而实现对加热过程的精确控制，使得存储芯片201的温度能保持在设定阈值附近，防止存储芯片201的温度过高或过低，从而使得对存储器的写入时间始终能保持较短。
参考图8，本发明还提供了一种对半导体结构进行预热的方法，包括步骤：
步骤S101，提供半导体结构，所述半导体结构包括存储芯片，与所述存储芯片电连接的控制芯片，以及温度检测单元；
步骤S102，启动控制芯片；
步骤S103，通过控制芯片对未启动的存储芯片进行加热；
步骤S104，通过温度检测单元检测所述存储芯片的温度；
步骤S105，通过控制芯片判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。
具体的，所述温度检测单元的数量为1个或者大于等于2个，所述存储芯片的数量为1个或大于等于2个，所述存储芯片大于等于2个时，若干存储芯片依次向上堆叠。
在一实施例中，所述温度检测单元数量为1个时，所述控制芯片判断所述1个温度检测单元检测的温度达到设定阈值时，则控制所有所述存储芯片启动。
在一实施例中，所述温度检测单元数量为1个，且所述存储芯片的数量为大于等于2个时，所述控制芯片判断所述1个温度检测单元的温度达到设定阈值时，先控制离所述控制芯片最近的存储芯片启动，然后再控制上面的其他存储芯片依次启动。
在一实施例中，所述温度检测单元数量为大于等于2个时，且所述存储芯片的数量大于等于2个时，每一个存储芯片中具有一个温度检测单元，所述控制芯片依次判断所有的所述温度检测单元检测的温度是否达到设定阈值时，若某一个温度检测单元检测的温度达到设定阈值，则控制该温度检测单元对应的存储芯片启动。
在一实施例中，所述控制芯片控制所述存储芯片启动后，所述控制芯片还控制所述存储芯片进行写入、读取和擦除操作。
需要说明的是，本实施例与前述实施例中相同或者相似部分的限定或描述在本实施例中不再赘述，具体请参考前述半导体结构实施例中的相应部分的限定或描述。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (19)

1.一种半导体结构，其特征在于，包括：
存储芯片；
温度检测单元，用于在存储芯片启动之前检测存储芯片的温度；
控制芯片，用于在存储芯片启动之前对存储芯片进行加热，并判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。
2.如权利要求1所述的半导体结构，其特征在于，所述存储芯片的数量为1个或者大于等于2个，所述存储芯片的数量大于等于2个时，若干存储芯片依次向上堆叠。
3.如权利要求2所述的半导体结构，其特征在于，所述存储芯片位于控制芯片上，所述存储芯片与所述控制芯片电连接。
4.如权利要求2所述的半导体结构，其特征在于，还包括线路基板，所述线路基板中具有连接线路，所述存储芯片以及控制芯片均位于线路基板上，所述存储芯片和控制芯片通过线路基板中的连接线路连接。
5.如权利要求3或4所述的半导体结构，其特征在于，所述温度检测单元与所述控制芯片电连接，所述温度检测单元的数量为1个或者大于等于2个，所述温度检测单元位于控制芯片中或者位于存储芯片中，或者位于存储芯片和控制芯片之间的线路基板上。
6.如权利要求5所述的半导体结构，其特征在于，所述温度检测单元数量为1个时，所述控制芯片判断所述1个温度检测单元检测的温度达到设定阈值时，则控制所有所述存储芯片启动。
7.如权利要求5所述的半导体结构，其特征在于，所述温度检测单元数量为1个，且所述存储芯片的数量为大于等于2个时，所述控制芯片判断所述1个温度检测单元的温度达到设定阈值时，先控制离所述控制芯片最近的存储芯片启动，然后再控制上面的其他存储芯片依次启动。
8.如权利要求5所述的半导体结构，其特征在于，所述温度检测单元数量为大于等于2个时，且所述存储芯片的数量大于等于2个时，每一个存储芯片中具有一个温度检测单元，所述控制芯片依次判断所有的所述温度检测单元检测的温度是否达到设定阈值时，若某一个温度检测单元检测的温度达到设定阈值，则控制该温度检测单元对应的存储芯片启动。
9.如权利要求1所述的半导体结构，其特征在于，所述控制芯片控制所述存储芯片启动后，所述控制芯片还控制所述存储芯片进行写入、读取和擦除操作。
10.如权利要求9所述的半导体结构，其特征在于，所述控制芯片对所述存储芯片进行加热之前，所述控制芯片先进行启动，所述控制芯片利用启动后自生产生的热量对存储芯片进行加热。
11.如权利要求1所述的半导体结构，其特征在于，所述控制芯片中具有额外的加热电路，用于对所述存储芯片进行加热。
12.如权利要求11所述的半导体结构，其特征在于，所述控制芯片在对所述存储芯片进行加热之前或之后，所述控制芯片判断所述温度检测单元检测的存储芯片的温度是否达到设定阈值，若未达到设定阈值，则控制所述加热电路对存储芯片进行加热，如达到设定阈值，则控制所述加热电路停止对存储芯片进行加热。
13.如权利要求1所述的半导体结构，其特征在于，所述存储芯片为DRAM芯片。
14.一种对半导体结构进行预热的方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括存储芯片，与所述存储芯片电连接的控制芯片，以及温度检测单元；
启动控制芯片；
通过控制芯片对未启动的存储芯片进行加热；
通过温度检测单元检测所述存储芯片的温度；
通过控制芯片判断所述温度检测单元检测的温度是否达到设定阈值，若达到设定阈值，则控制所述存储芯片启动。
15.如权利要求14所述的预热的方法，其特征在于，所述温度检测单元的数量为1个或者大于等于2个，所述存储芯片的数量为1个或大于等于2个，所述存储芯片大于等于2个时，若干存储芯片依次向上堆叠。
16.如权利要求15所述的预热的方法，其特征在于，所述温度检测单元数量为1个时，所述控制芯片判断所述1个温度检测单元检测的温度达到设定阈值时，则控制所有所述存储芯片启动。
17.如权利要求15所述的预热的方法，其特征在于，所述温度检测单元数量为1个，且所述存储芯片的数量为大于等于2个时，所述控制芯片判断所述1个温度检测单元的温度达到设定阈值时，先控制离所述控制芯片最近的存储芯片启动，然后再控制上面的其他存储芯片依次启动。
18.如权利要求15所述的预热的方法，其特征在于，所述温度检测单元数量为大于等于2个时，且所述存储芯片的数量大于等于2个时，每一个存储芯片中具有一个温度检测单元，所述控制芯片依次判断所有的所述温度检测单元检测的温度是否达到设定阈值时，若某一个温度检测单元检测的温度达到设定阈值，则控制该温度检测单元对应的存储芯片启动。
19.如权利要求14所述的预热的方法，其特征在于，所述控制芯片控制所述存储芯片启动后，所述控制芯片还控制所述存储芯片进行写入、读取和擦除操作。
CN202010216794.0A 2020-03-25 2020-03-25 半导体结构及其预热方法 Pending CN113451309A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010216794.0A CN113451309A (zh) 2020-03-25 2020-03-25 半导体结构及其预热方法
EP20926529.7A EP3955295B1 (en) 2020-03-25 2020-11-25 Semiconductor structure and preheating method therefor
PCT/CN2020/131414 WO2021189887A1 (zh) 2020-03-25 2020-11-25 半导体结构及其预热方法
US17/396,686 US11862223B2 (en) 2020-03-25 2021-08-07 Semiconductor structure and preheating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010216794.0A CN113451309A (zh) 2020-03-25 2020-03-25 半导体结构及其预热方法

Publications (1)

Publication Number Publication Date
CN113451309A true CN113451309A (zh) 2021-09-28

Family

ID=77807528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010216794.0A Pending CN113451309A (zh) 2020-03-25 2020-03-25 半导体结构及其预热方法

Country Status (4)

Country Link
US (1) US11862223B2 (zh)
EP (1) EP3955295B1 (zh)
CN (1) CN113451309A (zh)
WO (1) WO2021189887A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115981735A (zh) * 2023-03-17 2023-04-18 广州匠芯创科技有限公司 芯片的低温启动控制方法及其系统、电子设备、存储介质
CN116880625A (zh) * 2023-09-07 2023-10-13 北京华鲲振宇智能科技有限责任公司 一种智能融合终端整机cpu芯片低温加热装置及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393374B1 (en) * 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die
JP2001160042A (ja) * 1999-12-02 2001-06-12 Mitsubishi Electric Corp 温度センサ搭載のマイクロコンピュータ
DE10122363B4 (de) * 2001-05-09 2007-11-29 Infineon Technologies Ag Halbleitermodul
DE10313605B4 (de) * 2003-03-26 2009-03-19 Qimonda Ag Vorrichtung und Verfahren zum Steuern mehrerer Speicherbausteine
JP2008065430A (ja) * 2006-09-05 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置およびｉｃカード
US7760569B2 (en) * 2007-04-05 2010-07-20 Qimonda Ag Semiconductor memory device with temperature control
CN101866690B (zh) * 2009-04-14 2013-07-24 宏碁股份有限公司 一种利用薄膜电晶体作为非易失性存储器的方法
US9274805B2 (en) * 2012-02-24 2016-03-01 Qualcomm Incorporated System and method for thermally aware device booting
US10371745B2 (en) * 2014-01-23 2019-08-06 Micron Technology, Inc. Overheat protection circuit and method in an accelerated aging test of an integrated circuit
US9668337B2 (en) * 2015-09-08 2017-05-30 Western Digital Technologies, Inc. Temperature management in data storage devices
US9996281B2 (en) * 2016-03-04 2018-06-12 Western Digital Technologies, Inc. Temperature variation compensation
US10564900B2 (en) * 2016-03-04 2020-02-18 Western Digital Technologies, Inc. Temperature variation compensation
JP6756965B2 (ja) * 2016-12-09 2020-09-16 富士通株式会社 半導体装置及び半導体装置の制御方法
TWI659311B (zh) * 2018-05-14 2019-05-11 慧榮科技股份有限公司 資料儲存系統以及非揮發式記憶體操作方法
CN211507637U (zh) * 2020-03-25 2020-09-15 长鑫存储技术有限公司 半导体结构
CN212303077U (zh) * 2020-07-17 2021-01-05 长鑫存储技术有限公司 半导体装置
CN212303078U (zh) * 2020-07-17 2021-01-05 长鑫存储技术有限公司 半导体装置
CN212303079U (zh) * 2020-07-17 2021-01-05 长鑫存储技术有限公司 半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115981735A (zh) * 2023-03-17 2023-04-18 广州匠芯创科技有限公司 芯片的低温启动控制方法及其系统、电子设备、存储介质
CN116880625A (zh) * 2023-09-07 2023-10-13 北京华鲲振宇智能科技有限责任公司 一种智能融合终端整机cpu芯片低温加热装置及方法
CN116880625B (zh) * 2023-09-07 2023-12-05 北京华鲲振宇智能科技有限责任公司 一种智能融合终端整机cpu芯片低温加热装置及方法

Also Published As

Publication number Publication date
US20210366531A1 (en) 2021-11-25
WO2021189887A1 (zh) 2021-09-30
EP3955295A4 (en) 2022-08-24
EP3955295B1 (en) 2024-05-01
US11862223B2 (en) 2024-01-02
EP3955295A1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
CN212303078U (zh) 半导体装置
US10289343B2 (en) Memory die temperature adjustment based on aging condition
CN211507637U (zh) 半导体结构
CN113451309A (zh) 半导体结构及其预热方法
US10642681B2 (en) Memory die temperature adjustment based on aging condition
CN113945293B (zh) 半导体装置
US11862229B2 (en) Reading and writing method of memory device and memory device
US11256605B2 (en) Nonvolatile memory device
CN113870916B (zh) 半导体装置
US20210407554A1 (en) Semiconductor device
CN113948126A (zh) 存储装置及其读取操作方法
US11832382B2 (en) Printed circuit board and a storage system including the same
US20240061606A1 (en) Read retry method for enhancing read performance and stability of 3d nand memory
CN114141287B (zh) 存储装置的读写方法及存储装置
EP4053692A1 (en) Memory storage device, method for operating the storage device and method for operating a host device
EP4002465A1 (en) Nonvolatile memory chip and semiconductor package including the same
CN113948117A (zh) 半导体装置
CN113870917A (zh) 半导体装置
TW202410048A (zh) 記憶體系統及其操作方法
CN117995244A (zh) 3d nand系统中的控制方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination