CN113436976A - 一种圆形栅功率器件的自对准p型制造方法 - Google Patents
一种圆形栅功率器件的自对准p型制造方法 Download PDFInfo
- Publication number
- CN113436976A CN113436976A CN202110733465.8A CN202110733465A CN113436976A CN 113436976 A CN113436976 A CN 113436976A CN 202110733465 A CN202110733465 A CN 202110733465A CN 113436976 A CN113436976 A CN 113436976A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- power device
- epitaxial layer
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 7
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 7
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 7
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 7
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 238000000407 epitaxy Methods 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种圆形栅功率器件的自对准p型制造方法，包括：在含N型外延层的N+型衬底SiC表面进行P阱外延，形成一层P型外延层；在所述P型外延层氧化生长一层SiO2层；根据设定进行光刻刻蚀，去掉设定区域的SiO2层和P型外延层；在上述形成的结构上氧化生长一层SiO2，该SiO2生长厚度控制在1‑2μm；淀积poly，直至高于SiO2层；进行化学机械研磨，研磨至P型外延层表面；在上述形成的上表面进行P型离子注入，离子注入区域覆盖整个晶圆；通过淀积、光刻、刻蚀工艺形成介质层和接触孔，形成栅极和漏极的电极；下表面金属化，形成源极金属，完成功率器件制作，提高功率器件的可靠性。
Description
技术领域
本发明涉及一种圆形栅功率器件的自对准p型制造方法。
背景技术
碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
然而其还存在阈值电压高、饱和电流时驱动电压高、材料缺陷较多、沟道迁移率较低、成本较高等技术、经济问题，严重制约着SiC功率器件的发展。
并且由于工艺技术的不成熟，在加工上还存在一些不可控因素，导致器件性能的不稳定。SiC工艺技术因为与Si基器件工艺技术不完全适配，故在刻蚀工艺中，刻蚀深度不易控制。因为SiC材料为两种原子构成，其本身的材料缺陷比Si要多，材料特性也更为特殊，在加工过程中步骤越复杂越容易引入缺陷和损伤。同时SiC所用工艺精度较低，一致性较差，在进行加工过程中，同一批次器件性能差异相对较大。因此需要设计对工艺参数不敏感的工艺技术，从而规避工艺带来的器件性能不稳定。
发明内容
本发明要解决的技术问题，在于提供一种圆形栅功率器件的自对准p型制造方法，提高功率器件的可靠性。
本发明是这样实现的：一种圆形栅功率器件的自对准p型制造方法，包括如下步骤：
步骤1，在含N型外延层的N+型衬底SiC表面进行P阱外延，形成一层P型外延层；
步骤2，在所述P型外延层氧化生长一层SiO2层；
步骤3，根据设定进行光刻刻蚀，去掉设定区域的SiO2层和P型外延层；
步骤4，在步骤3形成的结构上氧化生长一层SiO2，该SiO2生长厚度控制在1-2μm；
步骤5，淀积poly，直至高于SiO2层；
步骤6，进行化学机械研磨，研磨至P型外延层表面；
步骤7，在步骤6形成的上表面进行P型离子注入，离子注入区域覆盖整个晶圆；
步骤8，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，形成栅极和漏极的电极；
步骤9，下表面金属化，形成源极金属，完成功率器件制作。
进一步地，所述步骤3中的刻蚀深度为在P型外延层上1μm，到p型外延层下1μm。
进一步地，所述N型外延层浓度为1*1019cm-3。
进一步地，所述步骤7中P型离子浓度为2*1020cm-3。
进一步地，还包括步骤10，对功率器件的侧边缘进行切割至SiO2层。
本发明的优点在于：
通过将设置介质槽纵向深度以及Poly层；并且将N型外延层浓度为1*1019cm-3，所述P型外延层的P型离子浓度为2*1020cm-3，使得导通电阻更小，不容易发生电荷积累而造成的击穿问题，提高了VDMOSFET的可靠性。
该工艺仅需一层掩膜版，每一次光刻需要一层掩膜版，该工艺只需一次光刻，故只需要一层掩膜版，可以降低SiC工艺的成本；该工艺与传统工艺相比极大简化，注入P型离子不需要进行对准，其结构会使得P型离子自动注入至P型外延层，对于成本控制有极大的利好因素；该工艺过程对研磨、切割精度不敏感，更具有普适应。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种圆形栅功率器件的自对准p型制造方法的示意图一。
图2是本发明一种圆形栅功率器件的自对准p型制造方法的示意图二。
图3是本发明一种圆形栅功率器件的自对准p型制造方法的示意图三。
图4是本发明一种圆形栅功率器件的自对准p型制造方法的示意图四。
图5是本发明一种圆形栅功率器件的自对准p型制造方法的示意图五。
图6是本发明一种圆形栅功率器件的自对准p型制造方法的示意图六。
图7是本发明一种圆形栅功率器件的自对准p型制造方法的示意图七。
图8是本发明一种圆形栅功率器件的自对准p型制造方法的示意图八。
图9是本发明一种圆形栅功率器件的自对准p型制造方法的示意图九。
图10是本发明一种圆形栅功率器件的示意图。
具体实施方式
如图10所示，本发明一种圆形栅功率器件，包括纵向自下而上的漏极、N+型衬底、N型外延层、P型外延层、源极和栅极；
所述栅极为圆形；整个栅极呈圆柱形，其除顶部外均被高k介质包围；
所述P型外延层上设有介质槽，所述介质槽纵向深度大于等于P型外延层深度减去1μm，小于等于P型外延层深度加上1μm；
所述介质槽内壁上设有一高K介质层，所述介质槽内设有Poly层，所述栅极设于所述Poly层上；
所述源极设于所述P型外延层上，所述源极为环形结构。
本发明另一实施例中，所述N型外延层浓度为1*1019cm-3。
本发明另一实施例中，所述P型外延层的P型离子浓度为2*1020cm-3。
本发明另一实施例中，所述高K介质为SiO2。
圆形栅SiC VDMOSFET功率器件的自对准p型制造工艺，利用圆形栅和源区之间的SiO2隔离，对栅多晶硅和源区一起只进行一次P型注入，减少了注入次数，降低了SiC工艺成本，同时对工艺过程不敏感，具备工业普适应。
步骤1，在含N型外延的N+型衬底SiC表面进行P阱外延，形成一层P型外延层，如图1所示；
步骤2，在步骤1形成的P型外延层氧化生长一层SiO2，为光刻做准备，如图2所示；
步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉氧化层和P型外延层，刻蚀深度可以控制在P型外延层上1μm，到p型外延层下1μm，如图3所示。
步骤4，在步骤3形成的结构上氧化生长一层SiO2，该SiO2生长厚度控制在1-2μm。
步骤5，在步骤4形成的结构上淀积poly，直至高于SiO2层，如图4所示；
步骤6，在步骤5形成的结构上表面进行化学机械研磨，研磨至P型外延表面，因为是厚外延，我们对研磨精度要求相对较低，如图5所示；
步骤7，在步骤6形成的上表面进行P型离子注入，离子注入区域覆盖整个晶圆，如图6，7所示；，该步为P型离子注入，该步注入不需要光刻图形来确定注入区域，无需对准工艺，只需对整个晶圆进行离子注入，即可自对准P型注入；
步骤8，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，形成栅极和漏极的电极，如图8所示。
步骤9，下表面金属化，形成源极金属，如图9所示。
针对以上发明提出了一种芯片切割方案，在SiO2边界处对芯片进行切割，在芯片边缘保留SiO2绝缘介质，有利于芯片的静电防护，如图10所示。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (5)
1.一种圆形栅功率器件的自对准p型制造方法，其特征在于：包括如下步骤：
步骤1，在含N型外延层的N+型衬底SiC表面进行P阱外延，形成一层P型外延层；
步骤2，在所述P型外延层氧化生长一层SiO2层；
步骤3，根据设定进行光刻刻蚀，去掉设定区域的SiO2层和P型外延层；
步骤4，在步骤3形成的结构上氧化生长一层SiO2，该SiO2生长厚度控制在1-2μm；
步骤5，淀积poly，直至高于SiO2层；
步骤6，进行化学机械研磨，研磨至P型外延层表面；
步骤7，在步骤6形成的上表面进行P型离子注入，离子注入区域覆盖整个晶圆；
步骤8，通过淀积、光刻、刻蚀工艺形成介质层和接触孔，形成栅极和漏极的电极；
步骤9，下表面金属化，形成源极金属，完成功率器件制作。
2.如权利要求1所述的一种圆形栅功率器件的自对准p型制造方法，其特征在于：所述步骤3中的刻蚀深度为在P型外延层上1μm，到p型外延层下1μm。
3.如权利要求1所述的一种圆形栅功率器件的自对准p型制造方法，其特征在于：所述N型外延层浓度为1*1019cm-3。
4.如权利要求1所述的一种圆形栅功率器件的自对准p型制造方法，其特征在于：所述步骤7中P型离子浓度为2*1020cm-3。
5.如权利要求1所述的一种圆形栅功率器件的自对准p型制造方法，其特征在于：还包括步骤10，对功率器件的侧边缘进行切割至SiO2层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110733465.8A CN113436976B (zh) | 2021-06-30 | 2021-06-30 | 一种圆形栅功率器件的自对准p型制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110733465.8A CN113436976B (zh) | 2021-06-30 | 2021-06-30 | 一种圆形栅功率器件的自对准p型制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113436976A true CN113436976A (zh) | 2021-09-24 |
| CN113436976B CN113436976B (zh) | 2022-06-14 |
Family
ID=77758011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110733465.8A Active CN113436976B (zh) | 2021-06-30 | 2021-06-30 | 一种圆形栅功率器件的自对准p型制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113436976B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5915180A (en) * | 1994-04-06 | 1999-06-22 | Denso Corporation | Process for producing a semiconductor device having a single thermal oxidizing step |
| US6002143A (en) * | 1995-02-08 | 1999-12-14 | Ngk Insulators, Ltd. | Hybrid vertical type power semiconductor device |
| CN103928345A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 |
| CN113013229A (zh) * | 2021-02-25 | 2021-06-22 | 厦门大学 | 一种碳化硅umosfet功率器件及其制备方法 |
-
2021
- 2021-06-30 CN CN202110733465.8A patent/CN113436976B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5915180A (en) * | 1994-04-06 | 1999-06-22 | Denso Corporation | Process for producing a semiconductor device having a single thermal oxidizing step |
| US6002143A (en) * | 1995-02-08 | 1999-12-14 | Ngk Insulators, Ltd. | Hybrid vertical type power semiconductor device |
| CN103928345A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 |
| CN113013229A (zh) * | 2021-02-25 | 2021-06-22 | 厦门大学 | 一种碳化硅umosfet功率器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113436976B (zh) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101138093A (zh) | 沟槽型mosfet及其制造方法 | |
| US6365475B1 (en) | Method of forming a MOS transistor | |
| CN111081759A (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN1652321A (zh) | Mos晶体管及用于制造mos晶体管结构的方法 | |
| CN111129157B (zh) | 屏蔽栅功率mosfet器件及其制造方法 | |
| CN215988773U (zh) | 一种圆形栅功率器件 | |
| CN111430464A (zh) | 降低开关损耗的分离栅mosfet器件及其制造方法 | |
| KR100281907B1 (ko) | 인텔리전트 전력 집적 회로 및 이를 제조하는 방법 | |
| CN115632031A (zh) | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 | |
| CN112563140B (zh) | 一种碳化硅mosfet器件jfet区自对准掺杂工艺 | |
| CN1490882A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN113436976B (zh) | 一种圆形栅功率器件的自对准p型制造方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN102723261B (zh) | 半导体电容器的形成方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN112466955B (zh) | 一种具有体内导电沟道的薄层soi-ldmos器件 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| EP2033224A2 (en) | Self aligned gate and guard ring structure for use in a sit | |
| CN113990942B (zh) | 圆形对称结构的ldmos器件及其制备方法 | |
| CN115602541B (zh) | 一种具有沟槽栅极的晶圆的制备方法及晶圆 | |
| TW202013460A (zh) | 屏蔽閘極式金氧半場效應電晶體及其製造方法 | |
| CN218274607U (zh) | 一种降低栅电荷的碳化硅mosfet | |
| CN117497488B (zh) | 一种集成jfet的mos器件制备方法及mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |