CN113424261A - 用于存储器的刷新速率管理 - Google Patents
用于存储器的刷新速率管理 Download PDFInfo
- Publication number
- CN113424261A CN113424261A CN202080013536.0A CN202080013536A CN113424261A CN 113424261 A CN113424261 A CN 113424261A CN 202080013536 A CN202080013536 A CN 202080013536A CN 113424261 A CN113424261 A CN 113424261A
- Authority
- CN
- China
- Prior art keywords
- refresh
- memory
- commands
- threshold
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
本发明描述用于存储器装置的刷新速率管理的方法、系统及装置。存储器装置可接收用于存储器阵列的刷新命令(例如,从主机装置接收)。所述存储器装置可确定与所述刷新命令相关联的刷新速率低于阈值,且所述阈值可基于所述存储器阵列的条件。所述存储器装置可传输指示与所述刷新命令相关联的所述刷新速率低于所述阈值的信令(例如,传输到主机装置)。另外或替代地,所述存储器装置可基于确定与所述刷新命令相关联的所述刷新速率低于所述阈值从第一操作模式切换到第二操作模式。所述第二操作模式可约束对所述存储器阵列的至少一部分的存取。另外或替代地,所述第二操作模式可包含自刷新模式。
Description
交叉参考
本专利申请案主张舍费尔(SCHAEFER)等人在2020年2月10日申请的标题为“用于存储器的刷新速率管理(REFRESH RATE MANAGEMENT FOR MEMORY)”的第16/786,737号美国专利申请案及舍费尔(SCHAEFER)等人在2019年2月12日申请的标题为“用于存储器的刷新速率管理(REFRESH RATE MANAGEMENT FOR MEMORY)”的第62/804,270号美国临时专利申请案的优先权,所述申请案中的每一者被转让给其受让人且以其全文引用方式明确并入本文中。
背景技术
下文大体上涉及包含至少一个存储器装置的系统,且更明确来说,涉及用于存储器装置的刷新速率管理。
存储器装置广泛用于在各种电子装置中存储信息,所述电子装置例如计算机、无线通信装置、相机、数字显示器及类似物。信息通过对存储器装置的不同状态进行编程来存储。举例来说,二进制装置很多时候存储通常由逻辑1或逻辑0标示的两种状态中的一者。在其它装置中,可存储两种以上状态。为了存取所存储信息,装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息,装置的组件可写入存储器装置中的状态或对所述状态进行编程。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、静态RAM(SRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如FeRAM)可甚至在不存在外部电源的情况下维持其所存储逻辑状态达延长时段。易失性存储器装置(例如DRAM及SRAM)可能随时间的推移丢失其所存储状态,除非其被连接到外部电源。动态存储器装置(例如DRAM)还可使用周期性刷新来维持存储器单元状态。
针对一些类型的存储器(例如动态随机存取存储器(DRAM)或其它易失性类型的存储器),由存储器单元存储的逻辑状态可能需要不定期地(例如周期性地)进行刷新。此外,在一些情况中,启动刷新的频率或速率可与存储器装置的温度相关。改进存储器装置大体上可包含增加存储器单元密度、提高读取/写入速度、提高可靠性、增加数据留存、降低电力消耗或降低制造成本以及其它指标。
附图说明
图1说明支持如本文中所公开的用于存储器装置的刷新速率管理的系统的实例。
图2说明支持如本文中所公开的用于存储器装置的刷新速率管理的存储器裸片的实例。
图3说明支持如本文中所公开的用于存储器装置的刷新速率管理的系统的实例。
图4及5支持如本文中所公开的用于存储器装置的刷新速率管理的框图电路系统。
图6及7展示支持如本文中所公开的用于存储器装置的刷新速率管理的电路系统的框图。
图8及9展示说明支持如本文中所公开的用于存储器装置的刷新速率管理的一或多种方法的流程图。
具体实施方式
存储器装置可在各种条件下作为电子设备的部分进行操作,所述电子设备例如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车的电子组件及类似物。在一些情况中,支持用于特定实施方案(例如机动车,在一些情况中具有自主或半自主驾驶能力)的应用的存储器装置可能受到增加的可靠性约束。因而,可预期用于一些应用的存储器装置(例如DRAM)在符合相对较高的行业规范(例如较高可靠性约束)的可靠性下操作。
一些存储器单元(例如易失性存储器单元)可随着时间的推移展现所存储逻辑状态的劣化(丢失)。举例来说,利用电容性存储元件的存储器单元(例如DRAM存储器单元)在电容性存储元件例如由于电荷从电容器泄漏而丢失一定量的所存储电荷的情况下可能丢失所存储状态或使所存储状态改变成不同状态。在没有干预(例如通过重写存储器单元(例如,对电容性存储元件重新充电)来刷新逻辑状态)的情况下,由存储器单元存储的逻辑状态可能丢失或受损。一种解决方案是时常(例如,以周期性间隔)刷新(重写)存储器阵列,例如通过在存储器单元被刷新时将阵列中的每一存储器单元写入到由存储器单元存储的逻辑值。用于存储器阵列的合意的刷新速率可取决于各种因素,包含阵列中存储器单元的劣化(例如,泄漏)速率及用于阵列的可靠性准则或约束。在一些情况中,(例如汽车应用),可期望存储器阵列的增加的可靠性(例如,针对关键安全功能)。另外或替代地,劣化速率可基于存储器阵列的一或多个操作条件而改变(例如,DRAM存储器单元的泄漏速率可随着温度而增加,且汽车应用可使存储器阵列遭受严苛的(例如较高的)温度)。
描述用于存储器装置的经改进刷新管理的技术。在一些情况中,存储器装置可从主机装置接收刷新命令,且每一刷新命令可启动存储器阵列的一或多个刷新循环。举例来说,存储器阵列内的存储器单元可被组织成多个行,且来自主机装置的每一刷新命令可触发至少一行存储器单元的刷新。在一些情况中,由存储器装置从主机装置接收到的刷新命令可指定将被刷新的一个行的地址,且存储器装置可响应于所述命令确定也要刷新的一或多个额外行(例如,使用芯片上计数器来累加由刷新命令指定的行地址以便获得一或多个额外行地址)。响应于从主机装置接收到的一个刷新命令而由存储器装置刷新的存储器单元的行数量可称为行乘数或刷新乘数。
存储器装置可识别用于存储器阵列的刷新阈值(例如目标刷新速率或刷新参数)。举例来说,在一些情况中,在给定时间窗口内必须从主机装置接收到至少一最小数量的刷新命令以便以可接受的可靠性维持存储于阵列内的逻辑状态,且刷新阈值可指定时间窗口的持续时间、所述时间窗口内刷新命令的最小数量或两者。在一些情况中,刷新阈值可基于存储器阵列的条件,存储器装置的此温度(其可为或可用作存储器阵列的温度的代理)。举例来说,随着存储器装置的温度增加,用于接收所述数量的刷新命令的最小时间窗口可减小,从而增加刷新速率(例如,存储器装置将接收到相同数量的刷新命令但是是在更短的时间间隔内)。
在一些情况中,存储器装置可确定与从主机装置接收到的刷新命令相关联的刷新速率不满足(例如,低于)阈值。即,存储器装置可确定主机装置在给定时间窗口内并未发送足够的刷新命令来以可接受的可靠性维持由存储器阵列存储的逻辑状态。在一些实例中,存储器装置可向主机装置提醒与低于阈值中的刷新命令相关联的刷新速率。举例来说,存储器装置可将指示主机装置在给定时间间隔内未发送足够的刷新命令的信令(例如旗标或其它指示)发送到主机装置。在一些情况中,信令可指示存储器装置可能从主机装置的条件(例如温度)确定的用于存储器阵列的最小刷新速率(例如,可指示刷新阈值)。
在一些情况中,在确定从主机装置接收到的刷新命令的刷新速率低于阈值之后,存储器装置可从第一操作模式(例如,其中存储器阵列的刷新基于从主机装置接收到的刷新命令而发生的模式,例如自动刷新模式)切换到第二操作模式(例如,其中存储器装置独立于(例如,不需要或不考虑)任何刷新命令的接收而自动刷新存储器阵列的模式,例如自刷新模式)。
另外或替代地,在确定从主机装置接收到的刷新命令的刷新速率低于阈值之后,存储器装置可调整刷新乘数。存储器装置可向主机提醒其已进入第二操作模式且继续在第二操作模式中运行直到其从主机接收到确认为止。在一些例子中,存储器装置在处于第二操作模式中时可约束对阵列的一或多个部分的存取。
另外或替代地,存储器装置可在从主机装置接收到确认之后从第二操作模式切回到第一操作模式。由主机装置作出的确认可包含主机装置指示其从存储器装置接收到信令。由主机装置作出的确认可包含或除了主机装置向存储器装置指示(回应)用于存储器阵列的刷新阈值、主机装置向存储器装置发送允许存取存储器阵列的一或多个部分的命令(例如,使存储器装置切回到第一操作模式的命令)、主机装置以满足阈值的速率发送刷新命令或类似者。在返回到第一操作模式之后,存储器装置可监测来自主机的后续刷新命令以确定刷新命令是否继续满足(meet/satisfy)阈值。
首先,在参考图1到3的存储器系统及装置的上下文中描述本公开的特征。在参考图4到5的过程流的上下文中描述本公开的特征。本公开的这些及其它特征通过与用于存储器装置的刷新速率管理相关的图6到9中的设备图及流程图进一步说明且参考所述设备图及流程图进一步描述。
图1说明本文中所公开的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110及耦合外部存储器控制器105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置,但为便于描述,一或多个存储器装置可描述为单个存储器装置110。
系统100可包含电子装置的方面,例如计算装置、移动计算装置、无线装置或图形处理装置。在一些情况中,系统100是汽车系统,例如车辆控制系统、车队管理系统、位置跟踪系统、导航系统、信息娱乐系统或类似者。在其它情况中,系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接的装置或类似者的实例。存储器装置110可为经配置以存储系统100的一或多个其它组件的数据的系统的组件。在一些实例中,系统100经配置用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中,系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可为主机装置的实例。此主机装置可为使用存储器执行过程的装置的实例,例如计算装置、移动计算装置、无线装置、图形处理装置(例如图形处理部件(GPU))、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接的装置、某种其它固定式或便携式电子装置或类似者。在一些情况中,主机装置可指代硬件、固件、软件或实施外部存储器控制器105的功能的其组合。在一些情况中,外部存储器控制器105可称为主机或主机装置。
在一些情况中,存储器装置110可为经配置以与系统100的其它组件通信的独立装置或组件,且提供潜在地由系统100使用或参考的物理存储器地址/空间。在一些实例中,存储器装置110可为可配置的以与至少一个或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100及存储器装置110的相异封装、系统100与存储器装置110之间的时钟信令及同步、时序约定及/或其它因素。
存储器装置110可经配置以存储系统100的组件的数据。在一些情况中,存储器装置110可用作系统100的从式装置(例如,响应于由系统100通过外部存储器控制器105提供的命令及执行所述命令)。此类命令可包含用于存取操作的存取命令,例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持所期望或指定的数据存储容量的两个或更多个存储器裸片160(例如,存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(也称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130及输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。
处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其可为这些类型组件的组合。在此类情况中,处理器120可为中央处理部件(CPU)、图形处理部件(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例及其它实例。
BIOS组件125可为包含操作为固件的BIOS的软件组件,其可初始化及运行系统100的各种硬件组件。BIOS组件125也可管理处理器120与系统100的各种组件(例如,外围组件130、I/O控制器135等)之间的数据流。BIOS组件125可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可为任何输入装置或输出装置,或用于此类装置的接口,其可经集成到系统100中或与系统100集成。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽,例如外围组件互连(PCI)或加速图形端口(AGP)槽。外围组件130可为由所属领域的技术人员理解为外围设备的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况中,I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可表示系统100外部的将信息、信号或数据提供到系统100或其组件的装置或信号。此可包含用户接口或与其它装置介接或介接于其它装置之间。在一些情况中,输入145可为经由一或多个外围组件130与系统100介接或可由I/O控制器135管理的外围设备。
输出150可表示系统100外部的经配置以从系统100或其组件中的任一者接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等等。在一些情况中,输出150可为经由一或多个外围组件130与系统100介接或可由I/O控制器135管理的外围设备。
系统100的组件可由经设计以实施其功能的通用或专用电路系统组成。此可包含经配置以实施本文中描述的功能的各种电路元件,例如,导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b、及/或本地存储器控制器165-N)及存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b、及/或存储器阵列170-N)。存储器阵列170可为存储器单元集合(例如,栅格),其中每一存储器单元经配置以存储至少一个数字数据位。存储器阵列170及/或存储器单元的特征参考图2更详细地描述。
存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说,2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如,存储器裸片160-a、存储器裸片160-b及/或任何数量的存储器裸片160-N)。在3D存储器装置中,多个存储器裸片160-N可彼此上下堆叠。在一些情况中,3D存储器装置中的存储器裸片160-N可称为层面、层级、层或裸片。3D存储器装置可包含任何数量的堆叠式存储器裸片160-N(例如,两个以上、三个以上、四个以上、五个以上、六个以上、七个以上、八个以上)。如与单个2D存储器装置相比,此可增加可被定位在衬底上的存储器单元的数量,这又可降低生产成本或提高存储阵列的性能或两者。在某种3D存储器装置中,不同层面可共享至少一个共同存取线使得一些层面可共享字线、数字线及/或板极线中的至少一者。
装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。因而,装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件及软件,且可经配置以接收、传输或执行命令、数据或控制与存储器装置110相关的信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况中,存储器装置110可从外部存储器控制器105接收数据及/或命令。
举例来说,存储器装置110可接收指示存储器装置110将代表系统100的组件(例如,处理器120)存储某些数据的写入命令或指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如,处理器120)的读取命令。在一些情况中,装置存储器控制器155可控制本文中结合存储器裸片160的本地存储器控制器165描述的存储器装置110的操作。包含于装置存储器控制器155及/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制信号及将信号传输到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器或类似者。
本地存储器控制器165(例如,在存储器裸片160本地)可经配置以控制存储器裸片160的操作。而且,本地存储器控制器165可经配置以与装置存储器控制器155通信(例如,接收及传输数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155控制本文中所描述的存储器装置110的操作。在一些情况中,存储器装置110不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器105可执行本文中描述的各种功能。因而,本地存储器控制器165可经配置以与装置存储器控制器155通信、与其它本地存储器控制器165通信或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可经配置以使能够在系统100的组件(例如,处理器120)与存储器装置110之间传送信息、数据及/或命令。外部存储器控制器105可用作系统100的组件与存储器装置110之间的联络员(liaison)使得系统100的组件可无需知道存储器装置操作的细节。系统100的组件可向外部存储器控制器105提出外部存储器控制器105满足的请求(例如,读取命令或写入命令)。外部存储器控制器105可转换或转译系统100的组件与存储器装置110之间交换的通信。在一些情况中,外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况中,外部存储器控制器105可包含产生共同(源)数据时钟信号的共同数据时钟。
在一些情况中,外部存储器控制器105或系统100的其它组件或本文中描述的其功能可由处理器120实施。举例来说,外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某种组合。虽然外部存储器控制器105被描绘为在存储器装置110外部,但在一些情况中,外部存储器控制器105或本文中描述的其功能可由存储器装置110实施。举例来说,外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某种组合。在一些情况中,外部存储器控制器105可跨处理器120及存储器装置110分布使得外部存储器控制器105的部分由处理器120实施,且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地,在一些情况中,本文中归于装置存储器控制器155或本地存储器控制器165的一或多个功能在一些情况中可由外部存储器控制器105(与处理器120分离或如包含于处理器120中)执行。
系统100的组件可使用多个通道115与存储器装置110交换信息。在一些实例中,通道115可实现外部存储器控制器105与存储器装置110之间的通信。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如,导体)举例来说,通道115可包含包括外部存储器控制器105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫的第一端子。引脚可为系统100的装置的导电输入或输出点的实例,且引脚可经配置以用作通道的部分。在一些情况中,端子的引脚或垫可为通道115的信号路径的部分。额外信号路径可与用于在系统100的组件内路由信号的通道的端子耦合。举例来说,存储器装置110可包含将信号从通道115的端子路由到存储器装置110的各种组件(例如,装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如,存储器装置110或其组件内部的信号路径,例如在存储器裸片160内部)。
通道115(及相关联信号路径及端子)可专用于传送特定类型的信息。在一些情况中,通道115可为聚合通道且因此可包含多个个别通道。举例来说,数据通道190可为x4(例如,包含4个信号路径)、x8(例如,包含8个信号路径)、x16(包含16个信号路径)等等。
在一些情况中,通道115可包含一或多个命令及地址(CA)通道186。CA通道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令,包含与命令相关联的控制信息(例如,地址信息)。举例来说,CA通道186可包含带有所期望数据的地址的读取命令。在一些情况中,CA通道186可经登记于上升时钟信号边缘及/或下降时钟信号边缘上。在一些情况中,CA通道186可包含8个或9个信号路径。
在一些情况中,通道115可包含一或多个时钟信号(CK)通道188。CK通道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105及存储器装置110的动作。在一些情况中,时钟信号可为差分输出(例如,CK_t信号及CK_c信号),且CK通道188的信号路径可相应地配置。在一些情况中,时钟信号可为单端的。在一些情况中,时钟信号可为1.5GHz信号。CK通道188可包含任何数量的信号路径。
在一些情况中,时钟信号CK(例如,CK_t信号及CK_c信号)可为存储器装置110的命令及寻址操作或存储器装置110的其它全系统操作提供时序参考。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生,系统时钟可包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管或类似者)。
在一些情况中,通道115可包含一或多个数据(DQ)通道190。数据通道190可经配置以在外部存储器控制器105与存储器装置110之间传送数据及/或控制信息。举例来说,数据通道190可传送将写入到存储器装置110的信息(例如,双向)或从存储器装置110读取的信息。数据通道190可传递可使用各种不同调制方案(例如NRZ、PAM4)调制的信号。
在一些情况中,通道115可包含可专用于其它目的的一或多个其它通道192。这些其它通道192可包含任何数量的信号路径。
在一些情况中,其它通道192可包含一或多个写入时钟信号(WCK)通道。虽然WCK中的‘W’可标称地代表“写入”,但写入时钟信号WCK(例如,WCK_t信号及WCK_c信号)可为通常用于存储器装置110的存取操作提供时序参考(例如,用于读取及写入操作两者的时序参考)。因此,写入时钟信号WCK也可称为数据时钟信号WCK。WCK通道可经配置以在外部存储器控制器105与存储器装置110之间传送共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105及存储器装置110的存取操作(例如,写入操作或读取操作)。在一些情况中,写入时钟信号可为差分输出(例如,WCK_t信号及WCK_c信号),且WCK通道的信号路径可相应地配置。WCK通道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟产生,数据时钟可包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管或类似者)。
通道115可使用多种不同架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点到点连接、交叉开关、高密度中介层(例如硅中介层)或形成于有机衬底中的通道或其某种组合。举例来说,在一些情况中,信号路径可至少部分包含高密度中介层,例如硅中介层或玻璃中介层。
经由通道115传送的信号可使用多种不同调制方案进行调制。在一些情况中,二进制符号(或二进制级)调制方案可用于调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可为M进制调制方案的实例,其中M等于2。二进制符号调制方案的每一符号可经配置以表示一个数字数据位(例如,符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含(但不限于)不归零(NRZ)、单极编码、双极编码、曼彻斯特(Manchester)编码、具有两个符号的脉冲振幅调制(PAM)(例如,PAM2)及/或其它。
在一些情况中,多符号(或多级)调制方案可用于调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可为M进制调制方案的实例,其中M大于或等于3。多符号调制方案的每一符号可经配置以表示多于一个数字数据位(例如,符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含(但不限于)PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)及/或其它。多符号信号或PAM4信号可为使用包含用以编码多于一个信息位的至少三个电平的调制方案调制的信号。多符号调制方案及符号可替代地称为非二进制、多位、或更高阶调制方案及符号。
系统100可经配置以采用用于存储器装置110的经改进刷新速率管理的技术。存储器装置110可从主机装置(例如,从外部存储器控制器105)接收用于刷新存储器阵列170的刷新命令。存储器装置110可确定与接收到的刷新命令相关联的刷新速率(例如,在经定义时间窗口内接收到的命令的数量)以确定刷新速率是否满足(例如等于或高于)阈值。阈值可基于存储器装置110的条件(例如温度)指定用于存储器阵列170的所期望或目标刷新速率。举例来说,阈值可定义用于接收经定义数量的刷新命令的时间窗口,其可随着存储器装置的温度的改变而改变-例如,时间窗口可随着存储器装置110的温度增加而减小。
在与刷新命令相关联的刷新速率被确定为低于阈值的情况下,存储器装置110可采取行动。在一个实例中,存储器装置110可将向主机装置通知刷新速率低于阈值的信令传输到主机(例如外部存储器控制器105)。另外或替代地,存储器装置110可响应于确定刷新速率低于阈值而从第一操作模式切换到第二操作模式(例如安全模式)。在安全模式中,存储器装置110可采取行动来以维持阵列170内的数据完整性(例如,维持存储器单元中的所存储逻辑状态)的速率刷新存储器阵列170。在一些情况中,存储器装置可保持在安全模式中直到其从主机装置接收到确认,此时,存储器装置可切回到第一操作模式。
图2说明本文中所公开的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些情况中,存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可为可编程的以存储两种或更多种状态。举例来说,存储器单元205可经配置以一次存储一个数字逻辑位(例如,逻辑0及逻辑1)。在一些情况中,单个存储器单元205(例如,多电平存储器单元)可经配置以一次存储多于一个数字逻辑位(例如,逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可在电容器中存储表示可编程状态的电荷。DRAM架构可包含包括用以存储表示可编程状态的电荷的电介质材料的电容器。在其它存储器架构中,其它存储装置及组件是可能的。举例来说,可采用非线性电介质材料。
可通过激活或选择存取线(例如字线210及/或数字线215)对存储器单元205执行例如读取及写入的操作。在一些情况中,数字线215也可称为位线。在不失理解或操作的情况下,对存取线、字线及数字线或其类似物的参考是可互换的。激活或选择字线210或数字线215可包含将电压施加于相应线。
存储器裸片200可包含布置成似栅格图案的存取线(例如,字线210及数字线215)。存储器单元205可经定位在字线210与数字线215的相交点处。通过偏置字线210及数字线215(例如,将电压施加于字线210或数字线215),可在其相交点处存取单个存储器单元205。
存取存储器单元205可通过行解码器220或列解码器225来控制。举例来说,行解码器220可从本地存储器控制器260接收行地址且基于接收到的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址激活数字线215。举例来说,存储器裸片200可包含标记为WL_1到WL_M的多条字线210及标记为DL_1到DL_N的多条数字线215,其中M及N取决于存储器阵列的大小。因此,通过激活字线210及数字线215,例如,WL_1及DL_3,可存取其相交点处的存储器单元205。在二维或三维配置中,字线210与数字线215的相交点可称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件,例如电容器230及开关组件235。电容器230可为电介质电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合,且电容器230的第二节点可与电压源240耦合。在一些情况中,电压源240可为单元板参考电压,例如Vpl,或可为接地,例如Vss。在一些情况中,电压源240可为与板线驱动器耦合的板线的实例。开关组件235可为选择性地建立或解除两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
选择或取消选择存储器单元205可通过激活或取消激活开关组件235来完成。电容器230可使用开关组件235与数字线215电子连通。举例来说,电容器230可在开关组件235被取消激活时与数字线215隔离,且电容器230可在开关组件235被激活时与数字线215耦合。在一些情况中,开关组件235是晶体管,且其操作可通过将电压施加于晶体管栅极来控制,其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况中,开关组件235可为p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通且可基于电压被施加于字线210激活/取消激活开关组件235。
字线210可为用于对存储器单元205执行存取操作的与存储器单元205电子连通的导电线。在一些架构中,字线210可与存储器单元205的开关组件235的栅极电子连通且可经配置以控制存储器单元的开关组件235。在一些架构中,字线210可与存储器单元205的电容器的节点电子连通,且存储器单元205可不包含开关组件。
数字线215可为连接存储器单元205与感测组件245的导电线。在一些架构中,存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说,字线210及存储器单元205的开关组件235可经配置以耦合及/或隔离存储器单元205的电容器230及数字线215。在一些架构中,存储器单元205可与数字线215电子连通(例如,恒定)。
感测组件245可经配置以检测存储于存储器单元205的电容器230上的状态(例如,电荷)及基于所存储状态确定存储器单元205的逻辑状态。在一些情况中,由存储器单元205存储的电荷可能极小。因而,感测组件245可包含用以放大由存储器单元205输出的信号的一或多个感测放大器。感测放大器可在读取操作期间检测数字线215的电荷的较小变化,且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间,存储器单元205的电容器230可将信号输出(例如,释放电荷)到其对应数字线215。所述信号可导致数字线215的电压改变。感测组件245可经配置以比较从跨数字线215的存储器单元205接收的信号与参考信号250(例如,参考电压)。感测组件245可基于所述比较确定存储器单元205的所存储状态。
举例来说,在二进制信令中,如果数字线215具有比参考信号250更高的电压,那么感测组件245可确定存储器单元205的所存储状态是逻辑1,且如果数字线215具有比参考信号250更低的电压,那么感测组件245可确定存储器单元205的所存储状态是逻辑0。感测组件245可包含用以检测及放大信号的差异的各种晶体管或放大器。检测到的存储器单元205的逻辑状态可通过列解码器225输出作为输出255。在一些情况中,感测组件245可为另一组件(例如列解码器225、行解码器220)的部分。在一些情况中,感测组件245可与行解码器220或列解码器225电子连通。
本地存储器控制器260可通过各种组件(例如,行解码器220、列解码器225及感测组件245)控制存储器单元205的操作。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些情况中,行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260共同定位。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1描述的装置存储器控制器155)接收命令及/或数据、将所述命令及/或数据转译成可由存储器裸片200使用的信息、对存储器裸片200执行一或多个操作及响应于执行所述一或多个操作将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。
本地存储器控制器260可产生行及列地址信号以激活目标字线210及目标数字线215。本地存储器控制器260还可产生且控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说,本文论述的经施加电压或电流的振幅、形状或持续时间可调整或改变且可针对在操作存储器裸片200时论述的各种操作不同。
在一些情况中,本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如,编程操作)。在写入操作期间,存储器裸片200的存储器单元205可经编程以存储所期望逻辑状态。
在一些情况中,多个存储器单元205可在单个写入操作期间进行编程。本地存储器控制器260可识别对其执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210及目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如,将电压施加于字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将特定信号(例如,电压)施加于数字线215以将特定状态(例如,电荷)存储于存储器单元205的电容器230中,特定状态(例如,电荷)可指示所期望逻辑状态。
在一些情况中,本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如,感测操作)。在读取操作期间,可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况中,可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可识别对其执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210及目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如,将电压施加于字线210或数字线215)以存取目标存储器单元205。
目标存储器单元205可响应于偏置存取线将信号传送到感测组件245。感测组件245可放大所述信号。本地存储器控制器260可触发感测组件245(例如,锁存感测组件)且借此比较从存储器单元205接收的信号与参考信号250。基于所述比较,感测组件245可确定存储于存储器单元205上的逻辑状态。本地存储器控制器260可将存储于存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)作为读取操作的部分。
在一些存储器架构中,存取存储器单元205可劣化或破坏存储于存储器单元205中的逻辑状态。举例来说,执行于DRAM架构中的读取操作可使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况中,重写操作可被认为是读取操作的部分。另外,激活单个存取线,例如字线210,可干扰存储于与那根存取线电子连通的一些存储器单元中的状态。因此,可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
图3说明支持用于存储器装置的经改进刷新管理的技术的系统300的实例。系统300可尤其包含本文中参考图1及2描述的一或多个组件。举例来说,系统300可包含:主机装置305,其可为参考图1所描述的外部存储器控制器105的实例;存储器装置310,其可为参考图1及2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例;控制器320,其可为参考图1及2所描述的装置存储器控制器155、一或多个本地存储器控制器165或本地存储器控制器260或其任何组合的实例;存储器阵列325,其可为参考图1所描述的存储器阵列170的实例。存储器装置310还可包含阈值存储装置330、刷新检测电路335及温度检测电路340。
主机装置305可发送命令到存储器装置310,所述命令可经由存储器接口315接收。命令可包含执行一或多个刷新循环(例如,刷新存储器阵列325的一或多个物理行处的存储器单元)的刷新命令。控制器320可从存储器接口315接收命令、处理所述命令及在存储器阵列325上执行所述命令。控制器320可根据各种操作模式操作存储器阵列325。
存储器阵列325可包含一或多个存储器存储体,其中每一者可包括一或多个行及/或一或多个列。举例来说,在接收到执行一或多个刷新循环的刷新命令之后,控制器320可启动在一或多个物理位置(例如行、列等)处的存储器单元的刷新。刷新命令可指定要刷新的地址(例如行地址),且存储器装置310(例如控制器320)可根据内部计数器确定要刷新的一或多个额外地址(例如,通过累加由刷新命令指定的行地址以便获得一或多个额外行地址)。在这方面,一或多个刷新循环可通过控制器320从主机装置305接收刷新命令来启动,且存储器阵列325的对应(例如指定的或以其它方式确定的)存储器单元的刷新可在内部由控制器320实施。
在一些情况中,主机装置305可在存储器装置310内启动突发刷新,其中一系列刷新循环被存储器装置310连续执行直到存储器阵列325的所有行都被刷新。突发刷新可在多个物理位置(例如多个行)处并行(例如,在类似时间)启动、根据某种模式偏移(例如,在不同时间在不同行)或类似者。在一些情况中,主机装置305可在存储器装置310内启动分布式刷新,其中刷新循环穿插着对存储器阵列325的其它存取(例如读取、写入等)。在其它情况中,主机装置305可向存储器装置310发送执行刷新的命令。在此情况中,控制器320可引导刷新,例如突发刷新、分布式刷新或类似者。
阈值存储装置330可存储用于刷新存储器阵列325的至少一个刷新阈值(例如用于接收给定数量的刷新命令的经定义时间窗口)。刷新阈值可定义存储器阵列325中的一或多个存储器存储体的刷新参数。举例来说,刷新阈值(例如刷新参数)可定义用于从主机装置305接收给定数量的命令的时间窗口。时间窗口可经设置(例如,经配置或确定)以按照可靠性约束维持存储器阵列325的存储器单元内的数据完整性(例如,保持所存储电荷)。在一些情况中,主机装置305可协调发送刷新命令与发送其它存取命令(例如用于读取或写入到存储器阵列325内的存储器单元的读取或写入命令)。
在一些情况中,阈值存储装置330可存储指定不同刷新参数(例如,用于接收给定数量的刷新命令的不同时间窗口)的多个刷新阈值,每一者对应于存储器装置310的不同条件。在一种情况中,阈值存储装置330可存储与第一温度范围相关联的第一刷新阈值及与第二温度范围相关联的第二刷新阈值。即,阈值存储装置330可存储当与存储器阵列325相关联的温度(例如,外壳温度)低于转变温度(例如,处于第一温度范围的上界及第二温度范围的下界的温度)时在存储器阵列325处实施的第一刷新阈值(例如,用于接收给定数量的刷新命令的第一时间窗口)。
此外,阈值存储装置330可存储当与存储器阵列325相关联的温度处于或高于转变温度时在存储器阵列325处实施的第二刷新阈值(例如,用于接收给定量的刷新命令的第二时间窗口)。在一些情况中,第一刷新阈值可对应于(例如,指定)比第二刷新阈值更大的时间窗口(例如,更慢刷新参数)。
在一些情况中,阈值存储装置330可存储与存储器阵列325的不同条件相关联的一组刷新阈值。举例来说,阈值存储装置330可存储各自与和存储器阵列325相关联的不同温度条件(例如温度范围)相关的多个不同刷新阈值。在这方面,阈值存储装置330可定义与存储器阵列325相关联的条件(例如温度)与对应刷新阈值之间的各种关系。在第一实例中,存储于阈值存储装置330中的一组刷新阈值可定义刷新参数与和存储器阵列325相关联的温度之间的线性关系。
因此,存储器阵列325处的温度增加可导致刷新阈值线性减小(例如,存储器阵列的温度增加2倍会导致用于接收给定数量的刷新命令的时间窗口减小2倍)。在第二实例中,存储于阈值存储装置330中的一组刷新阈值可定义刷新参数与和存储器阵列325相关联的温度之间的非线性关系。在此实例中,存储器阵列325处的温度增加可导致例如刷新参数的指数减小(例如,存储器阵列的温度增加2倍会导致用于接收给定数量的刷新命令的时间窗口减小4倍)。阈值存储装置330可存储根据存储器装置310的操作参数确定的一或多组刷新阈值。
举例来说,存储器阵列325可与转变温度相关联,一旦存储器阵列达到转变温度就期望在那个温度下具有双倍的刷新速率。在此情况中,阈值存储装置可存储在转变温度附近的一组更细化的刷新阈值(例如,各自与更小温度变化相关的更大数量的刷新阈值)来帮助促进存储器阵列325的所期望操作。
阈值存储装置330可存储可基于存储器装置310的各种动态条件选择的刷新阈值信息。动态变化的存储器装置310的条件可包含本文中所描述的温度以及其它经测量、经编程或经确定条件。举例来说,刷新阈值基于其它条件,例如外部磁场、辐射暴露、来自错误校正码(ECC)操作的输出(例如错误旗标的计数)、存储器阵列325处的读取/写入频率、主机装置305命令、读取/写入命令的数量、生命周期数据、临界读取/写入操作、传感器输出(例如加速度计、陀螺传感器、推断传感器)或类似者或其组合。因此,由阈值存储装置330存储的刷新阈值可经配置或编程以使各种条件与一或多组刷新阈值相关。
阈值存储装置330可存储由供应商(例如存储器装置制造商)设置的一或多组经配置刷新阈值。在这方面,阈值存储装置330可包含例如用于经配置刷新阈值的经硬接线(例如,存储于一或多个熔丝、反熔丝或类似者中)或以其它方式存储于非易失性的且可被预配置的一或多个存储器元件(例如只读存储器(ROM)或一次性可编程(OTP)存储器)中的值。在一些情况中,经配置刷新阈值可具有基于存储器阵列325的一或多个特性的值。举例来说,刷新阈值可基于用于存储器阵列325内的存储器单元的晶体管泄漏电流或其它泄漏机制而确定。在一些情况中,此可包含基于最坏情况的存储器单元(例如最快丢失所存储电荷的存储器单元)确定一或多组刷新阈值。此可为特定于实施方案的。举例来说,针对关键或低故障应用(例如机动车),多组刷新阈值可经配置以确保存储器阵列325中基本上所有存储器单元都在丢失逻辑状态之前被刷新。
在一些情况中,由阈值存储装置330存储的经配置刷新阈值可为可调整或可盖写的(例如,作为修整参数)。举例来说,阈值存储装置330可包含用于存储经配置刷新阈值的OTP存储器(例如熔丝或反熔丝),且主机装置305可作为修整过程的部分或在初始存储器装置310加电或配置(例如,主机装置305第一次存取存储器装置310)后对经配置刷新阈值进行编程。在编程之后,经配置刷新阈值接着针对后续电力循环可为固定的。
根据各个方面,阈值存储装置330可包含存储一或多组经编程(例如,并非预配置的、在存储器装置310的操作期间动态地编程的)刷新阈值的能力。经编程刷新阈值可基于存储器装置310的应用。在一些情况中,主机装置305可对阈值存储装置330进行编程(通过经由存储器接口315将相关信令传输到控制器320)以存储经编程刷新阈值。在一些情况中,主机装置305可通过对存储器装置310内的一或多个模式寄存器(例如,阈值存储装置330可包含一或多个模式寄存器)进行编程来对阈值存储装置330进行编程以存储可编程刷新阈值。在一些情况中,阈值存储装置330可包含用于存储一或多组经编程刷新阈值的非易失性存储器(例如一次性可编程(OTP)存储器、电可擦除可编程只读存储器(EEPROM)、铁电随机存取存储器(FRAM)、磁阻随机存取存储器(RAM))。替代地,阈值存储装置330可包含用于存储一(多)组经编程刷新阈值的易失性存储器(例如DRAM、静态随机存取存储器(SRAM)、寄存器)。主机装置305可对阈值存储装置330进行编程以存储经编程刷新阈值,例如在初始化(例如,存储器装置310启动或重启)或配置后。
刷新检测电路335可与阈值存储装置330及温度检测电路340介接以确定与从主机装置305接收到的刷新命令相关联的刷新速率是否满足刷新阈值。在一些情况中,刷新检测电路335可从阈值存储装置330接收(存取或检索)一或多个刷新阈值。由刷新检测电路335接收到/存取及由刷新检测电路335用来评估刷新速率的刷新阈值可称为操作阈值。在这方面,刷新检测电路335可基于操作阈值确定用于监测刷新命令的时间窗口(例如持续时间)。
在一些情况中,刷新检测电路335可接收何时(例如,基于时间、时钟循环、内部计数器或类似者)从主机装置305接收到刷新命令的指示。在一些情况中,刷新检测电路335可对在与操作阈值相关联的时间窗口内从主机装置305接收到的刷新命令的数量进行计数并比较经计数的刷新命令数量与和操作阈值相关联(例如,指示于或以其它方式经指定用于操作阈值)的最小刷新命令数量。
如果时间窗口内的刷新命令数量小于最小命令数量,那么刷新检测电路335可确定与从主机装置305接收到的刷新命令相关联的刷新速率低于阈值。替代地或另外,刷新检测电路335可对从主机装置305接收到的设置数量的刷新命令进行计数并确定其接收所述设置数量的刷新命令的时间间隔。在这方面,刷新检测电路335可比较其从主机装置305接收设置数量的命令所花费的时间与和操作阈值相关联的最大持续时间。因此,在一些情况中,操作阈值可指示用于接收给定数量的刷新命令的目标时间。如果其接收到给定数量的刷新命令所花费的时间大于与操作阈值相关联的时间,那么刷新检测电路335可确定与从主机装置305接收到的刷新命令相关联的刷新速率低于阈值。
刷新检测电路335可经配置以基于存储器阵列325、存储器装置310、温度检测电路340或类似者或其组合的条件(例如温度、主机装置命令、传感器输出等)确定存储在阈值存储装置330处的一或多个刷新阈值以用作操作阈值。在第一实例中,刷新检测电路335可从温度检测电路340接收与存储器阵列325相关联的温度指示(例如外壳温度)。基于温度指示,刷新检测电路可确定适当刷新阈值并从阈值存储装置330存取/接收那个阈值。刷新检测电路335可监测在存储器接口315处接收到的刷新命令(例如,基于来自存储器接口315或控制器320的信令)并确定从主机装置305接收到的刷新命令是否满足阈值(例如,控制器320在操作阈值中定义的时段内接收等于或大于给定数量的命令)。
刷新检测电路335可包含经配置以确定从主机装置305接收到的刷新命令是否满足刷新阈值(例如操作阈值)的电路组件。刷新检测电路335可为或包含计数器、计时器、内部振荡器或类似者。刷新阈值可指示一组或目标刷新速率(例如在经定义时间窗口内必须接收到以满足刷新阈值的经定义数量的刷新命令)。
刷新检测电路335可从存储器接口315或控制器320接收刷新命令(例如,从主机装置305接收到的刷新命令)的指示。举例来说,控制器320可将刷新命令的指示提供到刷新检测电路335。基于刷新命令或其指示,刷新检测电路335可确定相关联刷新速率并比较所述刷新速率与操作阈值。如果刷新检测电路335确定刷新速率低于阈值,那么刷新检测电路335可提供指示到控制器320。指示可包含指示刷新命令低于阈值的信息。如果刷新检测电路335确定刷新速率等于或高于阈值(例如,满足阈值),那么刷新检测电路335可继续监测传入刷新命令,且在一些情况中可基于存储器装置310的一或多个演化条件(例如温度)更新/调整操作刷新阈值并确定从主机装置305接收到的刷新命令是否满足经更新操作阈值。
温度检测电路340可监测与存储器阵列325相关联的当前温度(例如外壳温度)。温度检测电路340可与存储器装置310集成(例如,可在裸片上温度传感器上)、可独立于存储器装置310、或其任何组合。举例来说,温度检测电路340可经由存储器接口315、与温度检测电路340相关联的接口、存储器装置的引脚或类似者从内部或外部监测器(例如热电偶、电阻温度检测器(RTD)热敏电阻或类似者)接收经测量温度。
图4展示支持用于存储器装置的经改进刷新管理的技术的过程流400的实例图。过程流400的特征可由存储器装置(例如参考图1到3描述的存储器装置110、存储器裸片160、存储器裸片200或存储器装置310等等)或存储器装置的组件(例如参考图1到3所描述的装置存储器控制器155、本地存储器控制器165、本地存储器控制器260、控制器320或刷新检测电路335)实施或执行。
在框405,存储器装置可从主机装置接收一组命令(例如,经由存储器接口315)。所述一组命令可包含刷新命令、激活命令、读取命令、写入命令或类似者。存储器装置可根据第一模式进行操作,所述第一模式可支持存取存储器装置处的存储器阵列(例如存储器阵列325)。在一些情况中,第一模式可称为任务模式或存取模式,且包含于所述一组命令中的命令可称为任务模式或存取命令。
举例来说,当存储器装置处于第一操作模式中时,主机装置(例如主机装置305)可将用于刷新存储器阵列(例如存储器阵列325)的多个刷新命令发送到存储器装置(例如存储器装置310)。主机装置可按特定间隔发送刷新命令以便根据可靠性准则维持存储于存储器阵列中的逻辑状态。主机装置可基于各种准则确定以其发送刷新命令的速率(例如间隔)。在一些情况中,主机装置可根据存储在主机装置处的经配置或经编程刷新速率发送刷新命令。在其它情况中,主机装置可基于来自存储器装置的通信或来自其它外围设备的指示确定刷新速率。在一些情况中,主机装置可基于(例如围绕)其它命令(例如读取命令、写入命令或类似者)调度刷新命令。即,主机装置基于发送读取或写入命令到存储器装置可能需要调度或修改刷新命令的时序。
在框410,存储器装置可确定是否已满足与用于存储器阵列的刷新命令相关联的阈值。举例来说,刷新检测电路335可确定用于评估与从主机装置305接收到的刷新命令相关联的刷新速率的操作阈值。在一些情况中,基于存储器装置310或存储器阵列325的条件确定操作阈值。举例来说,如本文中描述,刷新检测电路335可从温度检测电路340接收与存储器阵列325相关联的温度指示。使用温度指示,刷新检测电路335可识别存储在阈值存储装置330处的用于评估刷新命令的阈值。经识别阈值可称为操作阈值,其可定义用于接收给定数量的刷新命令的时间窗口。
存储器接口315或控制器320可向刷新检测电路335发送从主机装置305接收到的刷新命令的指示。刷新检测电路335可确定与接收到的命令相关联的刷新速率是否满足操作阈值(例如,在经确定时间窗口内接收到的刷新命令的数量是否等于或大于刷新命令的指定数量及/或接收特定数量的刷新命令所需的时间是否小于或等于指定时间窗口)。
在一些情况中,此可包含刷新检测电路对在指定于操作阈值中的时间窗口内接收到的刷新指示的数量进行计数及比较经计数刷新命令与定义于操作阈值中的命令的数量。在一些情况中,此可包含刷新检测电路对接收到的刷新指示的数量进行计数直到计数达到特定数量为止及比较接收到特定数量的刷新命令的时间与定义于操作阈值中的持续时间。接收到的刷新命令的数量及接收到所述数量的刷新命令的持续时间可根据内部(例如裸片上)计时器(例如振荡器、计数器或类似者)来确定。
在第一情况中,存储器装置可在框410处确定操作阈值被满足且保持处于第一操作模式(例如任务模式或存取模式)及在框405处接收主机发出的额外命令(例如刷新命令、读取命令、写入命令或类似者)。
在第二情况中,存储器装置可在框410处确定未满足操作阈值且继续到框415。
在一些情况中,存储器装置(例如刷新检测电路335)可经配置以基于存储器装置的一或多个条件(例如温度)确定操作阈值。此可为特定于应用的。举例来说,存储器装置可与自主运载工具相关联,且因此会受到随机及极端温度变化影响。
另外,在一些情况中,可期望例如基于温度变化速率改变确定或应用新操作阈值的频率。举例来说,在其中存储器阵列正变热的情况中,电路系统(例如控制器320、刷新检测电路335、温度检测电路340或其组合)可增加刷新检测电路335接收温度指示、选择操作阈值及确定刷新命令是否满足操作阈值的频率。另外或替代地,刷新检测电路335可基于存储器阵列的预测温度选取操作阈值。即,如果存储器阵列正快速地变热,那么刷新检测电路335或温度检测电路340可例如基于经测量温度点的外推预测存储器阵列的未来温度。因此,刷新检测电路335可基于那个未来预测温度从阈值存储装置330选择操作阈值。
在框410,存储器装置可确定与接收到的刷新命令相关联的额外度量。举例来说,刷新检测电路335可确定与操作阈值的偏差。与操作阈值的偏差可代表缓冲器范围、错误范围或代表低于操作阈值的可容忍的刷新速率的其它范围或类似者。在这方面,刷新检测电路335可确定与刷新命令相关联的刷新速率是否在与操作阈值可容忍的偏差内。如果刷新检测电路335确定刷新速率低于操作阈值但在操作阈值的偏差内(例如高于所述偏差),那么可发生这种情况的一个实施方案。因此,刷新检测电路335可将指示刷新命令满足操作阈值但有下降到低于阈值的风险的信令传输到控制器320。
另外或替代地,在一些情况中,确定接收到的刷新命令的刷新速率是否下降到低于操作阈值可包含确定刷新速率低于操作阈值的持续时间。举例来说,存储器装置可确定刷新速率在其内低于操作阈值的时钟循环或刷新循环的数量。在这方面,电路系统(例如刷新检测电路335、控制器320或阈值存储装置330)可基于刷新速率低于操作阈值的持续时间(例如多个时钟循环、多个刷新循环等)及/或刷新速率低于操作阈值的程度(偏差)确定刷新速率低于阈值。此可包含监测多个时钟循环持续时间、刷新循环或类似者来跟踪刷新速率在多个循环内低于操作阈值的频率(例如,刷新速率在10个循环中的4个循环内低于阈值)。因此,在框410,电路系统可基于多个刷新循环确定刷新速率低于操作阈值。
在框415,基于在410处确定与在405处接收到的刷新命令相关联的刷新速率不满足(例如低于)操作阈值,存储器装置可将向主机装置提醒刷新速率低于阈值(例如操作阈值)的信令传输到主机装置。在一些情况中,存储器装置可包含控制器(例如控制器320),其可通过发送旗标(例如,用作信号的值)或某种其它指示到主机装置来提醒主机装置。另外或替代地,存储器装置的控制器可发送阈值(例如操作阈值)到主机装置。在这方面,主机装置可使用操作阈值来修改主机装置发送刷新命令到存储器装置的速率。在一些情况中,存储器装置的引脚可用于用信号向主机装置通知旗标或阈值。举例来说,通过将引脚处的信号驱动到高或低来指示未满足操作阈值。在一些情况中,多于一个通道115可用于用信号向主机装置通知旗标或阈值。
在一些情况中,存储器装置可将与在410处评估的刷新速率相关联或以其它方式与接收到的命令相关联的数据、与存储器阵列相关联的温度、一或多个刷新阈值或其组合发送到主机装置。举例来说,在框415,存储器装置可向主机装置发送在其中必须有至少指定数量的刷新命令被存储器装置接收的时间窗口。在其它情况中,存储器装置可向主机装置发送作为旗标的存储器阵列的当前温度指示,且主机可使用所述温度指示来确定由主机装置发送的刷新命令是否满足操作阈值的操作阈值。
在一些情况中,主机装置可将向存储器装置通知其已接收到刷新速率低于操作阈值的指示的信令传输到存储器装置。举例来说,主机装置可发送旗标或其它确认(例如命令序列或其它信令)到存储器装置。在一些情况中,主机装置可通过一或多个命令(例如模式寄存或存取命令),通过一或多个通道(例如通道115)或其组合经由主机装置的引脚发送信令。另外或替代地,主机装置可通过以满足操作阈值的刷新速率发送一组新的刷新命令来将信令传输到存储器装置。在一些情况中,主机装置可通过将一或多个命令(例如激活、读取或写入命令)发送到存储器装置来将信令传输到存储器装置。
在一些情况中,存储器装置可在框415处提醒主机装置而不采取任何行动(例如,不如本文中另外描述那样切换操作模式)来允许主机装置确定一系列行动。在一些情况中,主机装置可处于关键任务活动中(例如,用于自主驾驶),且可能需要存取存储器装置以在以增加的速率发出更多刷新命令或刷新命令之前执行读取或写入命令。在这方面,存储器装置可经配置以向主机装置提醒未满足操作阈值。在一些情况中,存储器装置可在如本文中另外描述那样采取行动过程之前等待一持续时间(例如,一定数量的刷新循环、时钟循环等)。举例来说,存储器装置可等待以通过如本文中论述那样发送信令到存储器装置来确定主机装置是否作出响应。此可包含存储器装置等待指定的持续时间以从主机装置接收一组新的刷新命令或指示主机装置正执行关键任务命令的命令。
图5展示支持用于存储器装置的经改进刷新管理的技术的过程流500的实例图。过程流500的特征可由存储器装置(例如参考图1到3描述的存储器装置110、存储器裸片160、存储器裸片200或存储器装置310等等)或存储器装置的组件(例如参考图1到3所描述的装置存储器控制器155、本地存储器控制器165、本地存储器控制器260、控制器320或刷新检测电路335)实施或执行。
框505、510及515分别可对应于参考图4所描述的框405、410及415。因此,框505、510及515可执行类似的功能且包含类似的特征,如参考图4中的对应框所描述。另外或替代地,在框515,存储器装置可进一步经配置以与传输提醒到主机装置相关联地前进到框520。
在框520,存储器装置可响应于确定未满足操作阈值而从第一操作模式切换到第二操作模式(例如安全模式)。在第二操作模式中,存储器装置可启动一或多个过程来刷新指示于操作阈值中的参数内的存储器阵列。第二模式可包含存储器装置接管或修改在第一操作模式中由主机装置实施的命令(例如刷新命令)。在一些情况中,存储器装置可确定从多种不同安全操作模式转变到一种安全操作模式。安全操作模式可包含实施满足针对存储器阵列所指示的操作阈值的刷新操作。
举例来说,存储器装置可进入作为安全模式的部分的自刷新模式,其中存储器装置管理刷新操作。此模式可包含控制器使用内部振荡器、内部计数器或类似者或其组合来刷新存储器单元。另外或替代地,作为安全模式的部分,存储器装置可阻挡到存储器阵列的一或多个部分的命令(例如任务模式或存取命令)。举例来说,存储器装置可锁定或忽略从主机装置接收到的任务模式或存取模式命令。
作为另一实例,作为安全模式的部分,存储器装置可基于从主机装置接收刷新命令而更改用于存储器阵列的刷新过程。举例来说,响应于进入安全模式,存储器装置可更改控制器对从主机装置接收刷新命令的响应。
在一些情况中,控制器可增加刷新在存储器阵列内发生的速率。举例来说,存储器装置除了提醒主机之外还可调整响应于单个刷新命令而刷新的存储器单元的数量(例如,可调整行乘数)。此可称为追赶模式,其中控制器响应于来自主机装置的刷新命令而在存储器阵列处启动更大数量的刷新循环,且可处于或可包含于安全模式中。
另外或替代地,追赶模式可包含控制器调整响应于刷新命令而刷新的存储器单元的数量(例如,控制器调整行乘数)。在一些情况中,当处于第二模式中时,存储器装置可继续从主机装置接收刷新命令且对所述刷新命令作出响应,同时通过启动内部机制(例如追赶、自刷新或类似者)来解决主机装置未满足操作阈值以确保操作阈值被满足。
除了进入第二操作模式之外,存储器装置还可将指示存储器阵列已进入第二操作模式的信令传输到主机装置。在一些情况中,指示可包含对存储器装置的存取已改变的信息。举例来说,存储器装置可将任务模式或存取命令(例如读取、写入、刷新)已被约束(例如,将被阻挡、忽略等)的信息传输到主机装置。在一些情况中,存储器装置可通过发送旗标、刷新阈值或类似者或其组合到主机装置而向主机装置指示存取已被约束。举例来说,存储器装置可将指示任务模式或存取命令(例如读取、写入、刷新等)被锁定的旗标发送到主机装置。
另外或替代地,主机装置可能仍能够从存储器装置存取一组有限的信息。举例来说,与操作阈值、刷新速率或类似者相关的信息可经存储(例如,经存储于存储器装置处的模式寄存器中)以供主机装置进行存取。因此,在接收到指示之后,主机装置可读取可包含与阈值、刷新速率、温度或类似者相关的信息的存储器装置的一或多个寄存器。在一些情况中,主机装置可使用此信息来修改或校正刷新速率或确定对从存储器装置接收到的信令的响应(例如,指示存储器装置已切换到第二操作模式的信令)。
在框525,存储器装置可识别是否已响应于存储器装置进入第二操作模式而从主机装置接收到确认。如果尚未从主机装置接收到确认,那么存储器装置可前进到框530且使存储器阵列维持于第二操作模式(例如安全模式)中。在一些情况中,存储器装置可继续处于第二操作模式中达可由主机装置预配置或编程的持续时间。举例来说,存储器装置可继续处于第二操作模式中达一持续时间(例如,一时段或一定数量的时钟循环)或直到从主机装置接收到返回到第一模式(例如任务模式或存取模式)的命令。
如果从主机装置接收到确认(或在一些情况中,退出第二模式及/或复位到第一模式的命令),那么存储器阵列可前进到框535且可退出第二操作模式。在一些情况中,复位程序可使存储器阵列从第二操作模式(例如安全模式)转变到第一操作模式(例如任务模式或存取模式)。复位到第一模式的命令可包含单个命令(例如确认)或主机装置及存储器装置可能知道的特定指示(例如操作阈值)。序列可用作确认。
在一些情况中,复位到第一操作模式的命令可包含主机装置将满足操作阈值的多个刷新命令发送到存储器装置。存储器装置可监测与这些刷新命令相关联的刷新速率以确定是否满足操作阈值。在确定满足操作阈值之后,刷新检测电路335可发信号通知控制器退出第二操作模式。
在框535,控制器可以各种方式退出第二操作模式。复位程序可使存储器阵列从第二操作模式转变到第一操作模式。当存储器装置已确定复位操作已被执行时,存储器装置可继续到框505,其中存储器装置可在第一模式(例如任务模式或存取模式)中操作。
在一些情况中,在框535,存储器装置可响应于在框525处从主机装置接收到确认而解锁一组有限命令选项。举例来说,存储器装置可接收、处理或实行刷新命令以确定主机装置是否能够满足操作阈值。存储器装置可维持有限命令组直到主机装置满足一或多个刷新循环的操作阈值,此后,存储器可转变到框505且可解锁一组完整的模式寄存命令或存取模式命令。
图6展示支持如本文中所公开的用于存储器装置的刷新速率管理的装置605的框图600。装置605可为本文中所描述的包含控制器、存储器接口、刷新检测电路或阈值存储装置的方面的存储器装置的方面的实例。装置605可包含刷新命令组件610、阈值确定组件615、阈值信令组件620、模式切换组件625及安全模式操作组件630。这些模块中的每一者可直接或间接彼此通信(例如,经由一或多个总线)。
刷新命令组件610可从主机装置接收用于存储器阵列的一组刷新命令。在一些实例中,刷新命令组件610可从主机装置并在接收到用于存储器阵列的一组刷新命令之后接收用于存储器阵列的额外刷新命令。在一些实例中,刷新命令组件610可从主机装置接收用于存储器阵列的第二组刷新命令。在一些实例中,刷新命令组件610可确定包含于一组刷新命令中的一定数量的刷新命令,其中所述一组刷新命令是在一时间间隔期间接收到的。
阈值确定组件615可确定与一组刷新命令相关联的刷新速率低于基于存储器阵列的条件的阈值。在一些实例中,阈值确定组件615可确定与一组刷新命令相关联的刷新速率低于阈值的程度或与所述一组刷新命令相关联的刷新速率低于阈值的持续时间中的至少一者或两者。在一些实例中,阈值确定组件615可基于存储器阵列的温度确定阈值。在一些实例中,阈值确定组件615可比较经确定数量与时间间隔内的最小刷新命令数量,其中确定与所述一组刷新命令相关联的刷新速率低于阈值是基于所述比较。在一些实例中,阈值确定组件615可确定与第二组刷新命令相关联的第二刷新速率满足阈值。
阈值信令组件620可将指示与一组刷新命令相关联的刷新速率低于阈值的信令传输到主机装置。在一些情况中,传输到主机装置的信令包含用于存储器阵列的最小刷新速率的指示。在一些实例中,刷新命令组件610可从主机装置接收指示与一组刷新命令相关联的刷新速率低于阈值的信令的确认。
模式切换组件625可基于确定与一组刷新命令相关联的刷新速率低于阈值将存储器阵列从第一操作模式切换到第二操作模式。在一些实例中,模式切换组件625可基于切换到第二操作模式约束对存储器阵列的至少一部分的存取。在一些实例中,模式切换组件625可基于接收到确认使存储器阵列从第二操作模式切换到第一操作模式。在一些实例中,模式切换组件625可基于确定第二刷新速率满足阈值使存储器阵列从第二操作模式切换到第一操作模式。在一些实例中,模式切换组件625可从主机装置接收将存储器阵列从第二操作模式切换到第一操作模式的命令。在一些实例中,模式切换组件625可基于接收到命令使存储器阵列从第二操作模式切换到第一操作模式。在一些实例中,模式切换组件625可向主机装置并基于将存储器阵列从第二操作模式切换到第一操作模式传输指示存储器阵列处于第一操作模式中的信令。
安全模式操作组件630可基于模式切换组件625使存储器阵列切换到第二操作模式在自刷新模式中操作存储器阵列的至少一部分。在一些实例中,安全模式操作组件630可基于接收到额外刷新命令刷新存储器阵列的一定数量的行,所述行数量是基于确定与一组刷新命令相关联的刷新速率低于阈值(例如基于确定与一组刷新命令相关联的刷新速率低于阈值而增加)。
图7展示支持如本文中所公开的用于存储器装置的刷新速率管理的装置705的框图700。装置705可为本文中所描述的包含外部存储器控制器、处理器、BIOS组件、外围组件或I/O控制器的方面的主机装置的方面的实例。装置705可包含刷新命令传输器710、信令接收器715及阈值确认组件720。这些模块中的每一者可直接或间接彼此通信(例如,经由一或多个总线)。
刷新命令传输器710可将一组刷新命令传输到存储器装置。在一些实例中,刷新命令传输器710可向存储器装置并在持续时间内传输包含至少一定数量的刷新命令的第二组刷新命令。
信令接收器715可从存储器装置接收与一组刷新命令相关联的刷新速率低于阈值的指示。在一些实例中,信令接收器715可从存储器装置接收用于接收一定数量的刷新命令的持续时间的指示。在一些实例中,信令接收器715可基于与一组刷新命令相关联的刷新速率低于阈值从存储器装置接收存储器装置处于某一操作模式中的指示。
阈值确认组件720可基于接收到与一组刷新命令相关联的刷新速率低于阈值的指示传输信令到存储器装置。在一些情况中,传输到存储器装置的信令包含与一组刷新命令相关联的刷新速率低于阈值的指示的确认、使存储器装置改变存储器装置的操作模式的命令或与大于与一组刷新命令相关联的刷新速率的第二刷新速率相关联的用于存储器装置的第二组刷新命令或其任何组合中的至少一者。
图8展示说明支持如本文中所公开的用于存储器装置的刷新速率管理的方法800的流程图。方法800的操作可由本文中所描述的存储器装置或其组件实施。举例来说,方法800的操作可由本文中所描述的电路系统执行。在一些实例中,存储器装置可执行一组指令来控制存储器装置的功能元件执行本文中描述的功能。另外或替代地,存储器装置可使用专用硬件执行本文中描述的功能的方面。
在805,存储器装置可从主机装置接收用于存储器阵列的一组刷新命令。操作805可根据本文中描述的方法执行。在一些实例中,操作805的方面可由如参考图6所描述刷新命令组件执行。
在810,存储器装置可确定与一组刷新命令相关联的刷新速率低于基于存储器阵列的条件的阈值。操作810可根据本文中描述的方法执行。在一些实例中,操作810的方面可由如参考图6所描述阈值确定组件执行。
在815,存储器装置可将指示与一组刷新命令相关联的刷新速率低于阈值的信令传输到主机装置。操作815可根据本文中描述的方法执行。在一些实例中,操作815的方面可由如参考图6所描述阈值信令组件执行。
在一些实例中,本文中所描述的设备可执行一或多种方法,例如方法800。所述设备可包含用于以下各者的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):从主机装置接收用于存储器阵列的一组刷新命令;确定与所述一组刷新命令相关联的刷新速率低于基于所述存储器阵列的条件的阈值;及将指示与所述一组刷新命令相关联的所述刷新速率低于所述阈值的信令传输到所述主机装置。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于确定与一组刷新命令相关联的刷新速率低于阈值将存储器阵列从第一操作模式切换到第二操作模式的操作、特征、构件或指令。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于切换到第二操作模式约束对存储器阵列的至少一部分的存取的操作、特征、构件或指令。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于切换到第二操作模式在自刷新模式中操作存储器阵列的至少一部分的操作、特征、构件或指令。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于从所述主机装置接收指示与所述一组刷新命令相关联的所述刷新速率可能低于所述阈值的所述信令的确认的操作、特征、构件或指令。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于接收到所述确认将所述存储器阵列从所述第二操作模式切换到所述第一操作模式的操作、特征、构件或指令。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:从所述主机装置接收用于所述存储器阵列的第二组刷新命令;确定与所述第二组刷新命令相关联的第二刷新速率满足所述阈值;及基于确定所述第二刷新速率满足所述阈值将所述存储器阵列从所述第二操作模式切换到所述第一操作模式。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:从所述主机装置接收将所述存储器阵列从所述第二操作模式切换到所述第一操作模式的命令;及基于接收到所述命令将所述存储器阵列从所述第二操作模式切换到所述第一操作模式。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于向所述主机装置并基于将所述存储器阵列从所述第二操作模式切换到所述第一操作模式传输指示所述存储器阵列可能处于所述第一操作模式中的信令的操作、特征、构件或指令。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于确定与所述一组刷新命令相关联的所述刷新速率可能低于所述阈值的程度或与所述一组刷新命令相关联的所述刷新速率可能低于所述阈值的持续时间中的至少一者或两者的操作、特征、构件或指令,其中。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:从所述主机装置并在接收到用于所述存储器阵列的所述一组刷新命令之后接收用于所述存储器阵列的额外刷新命令;及基于接收到所述额外刷新命令刷新所述存储器阵列的一定数量的行,所述行数量基于确定与所述一组刷新命令相关联的所述刷新速率可能低于所述阈值。
在本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例中,传输到所述主机装置的所述信令包含用于所述存储器阵列的最小刷新速率的指示。
在本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例中,所述存储器阵列的所述条件可包含用于基于所述存储器阵列的温度确定所述阈值的操作、特征、构件或指令。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:确定包含于所述一组刷新命令中的刷新命令数量,其中所述一组刷新命令在一时间间隔期间接收到;及比较所述经确定数量与所述时间间隔内的最小刷新命令数量,其中确定与所述一组刷新命令相关联的所述刷新速率可能低于所述阈值可基于所述比较。
图9展示说明支持如本文中所公开的用于存储器装置的刷新速率管理的方法900的流程图。方法900的操作可由如本文中所描述的主机装置或其组件实施。举例来说,方法900的操作可由本文中以参考所描述的电路系统执行。在一些实例中,主机装置可执行一组指令来控制主机装置的功能元件执行本文中描述的功能。另外或替代地,主机装置可使用专用硬件执行本文中描述的功能的方面。
在905,主机装置可将一组刷新命令传输到存储器装置。操作905可根据本文中描述的方法执行。在一些实例中,操作905的方面可如由参考图7所描述刷新命令传输器执行。
在910,主机装置可从存储器装置接收与一组刷新命令相关联的刷新速率低于阈值的指示。操作910可根据本文中描述的方法执行。在一些实例中,操作910的方面可由如参考图7所描述信令接收器执行。
在915,主机装置可基于接收到与一组刷新命令相关联的刷新速率低于阈值的指示传输信令到存储器装置。操作915可根据本文中描述的方法执行。在一些实例中,操作915的方面可由如参考图7所描述阈值确认组件执行。
在一些实例中,本文中所描述的设备可执行一或多种方法,例如方法900。所述设备可包含用于以下各者的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):将一组刷新命令传输到存储器装置;从所述存储器装置接收与所述一组刷新命令相关联的刷新速率低于阈值的指示;及基于接收到与所述一组刷新命令相关联的所述刷新速率低于所述阈值的所述指示将信令传输到所述存储器装置。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于以下各者的操作、特征、构件或指令:从所述存储器装置接收用于接收一定数量的刷新命令的持续时间的指示;及向所述存储器装置并在所述持续时间内传输包含至少所述一定数量的刷新命令的第二组刷新命令。
本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例可进一步包含用于基于与所述一组刷新命令相关联的所述刷新速率低于所述阈值从所述存储器装置接收所述存储器装置可能处于某一操作模式中的指示的操作、特征、构件或指令。
在本文中描述的方法、设备及非暂时性计算机可读媒体的一些实例中,传输到所述存储器装置的所述信令包含与所述一组刷新命令相关联的所述刷新速率可能低于所述阈值的所述指示的确认、用于所述存储器装置的改变所述存储器装置的操作模式的命令或与可大于与所述一组刷新命令相关联的所述刷新速率的第二刷新速率相关联的用于所述存储器装置的第二组刷新命令或其任何组合中的至少一者。
应注意,本文描述的方法描述可能实施方案,且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可能的。此外,可组合来自方法中的两者或更多者的方面。
在一些实例中,设备或装置可使用通用或专用硬件执行本文中描述的功能的方面。所述设备或装置可包含:存储器阵列,其具有一组存储器单元行;温度传感器,其经配置以确定所述存储器阵列的温度;存储器接口,其与所述存储器阵列及主机耦合,所述存储器接口经配置以从所述主机接收用于刷新所述存储器阵列的一组命令;及电路系统,其与所述存储器阵列及所述存储器接口耦合。所述电路系统可操作以致使所述设备:至少部分基于所述存储器阵列的温度识别所述存储器阵列的目标刷新速率;确定与用于刷新所述存储器阵列的所述命令相关联的刷新速率不满足所述目标刷新速率;及将指示与所述一组命令相关联的所述刷新速率不满足所述目标刷新速率的信令传输到与所述设备耦合的主机装置。
在一些实例中,所述电路系统可基于确定与所述一组命令相关联的所述刷新速率不满足所述目标刷新速率在安全模式中操作所述存储器阵列。
本文中描述的信息及信号可使用多种不同工艺及技术中的任一者表示。举例来说,在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号;然而,所属领域的一般技术人员应理解,信号可表示信号总线,其中总线可具有多种位宽度。
术语“电子连通”、“导电接点”、“连接”及“耦合”可指代组件之间支持组件之间的信号流动的关系。如果在组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径,那么认为组件彼此电子连通(或彼此导电接触或彼此连接或彼此耦合)。在任何给定时间,彼此电子连通(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径可基于包含经连接组件的装置的操作为断开电路或闭合电路。经连接组件之间的导电路径可为组件之间的直接导电路径,或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情况中,在一时间内可例如使用一或多个中间组件(例如开关或晶体管)中断经连接组件之间的信号流动。
术语“隔离”指代组件之间的一种关系,其中信号目前不能在组件之间流动。如果在其之间存在开路,那么组件彼此隔离。举例来说,当开关断开时,通过定位在组件之间的开关分离的两个组件彼此隔离。当控制器隔离两个组件时,控制器影响防止信号使用先前准许信号流动的导电路径在组件之间流动的变化。
本文论述的装置,包含存储器阵列,可经形成在半导体衬底上,例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中,衬底是半导体晶片。在其它情况中,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
本文中论述的开关组件或晶体管可表示场效应晶体管(FET),且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如退化)半导体区域。源极及漏极可通过轻掺杂半导体区域或沟道分离。如果沟道是n型(即,多数载流子是信号),那么FET可称为n型FET。如果沟道是p型(即,多数载流子是空穴),那么FET可称为p型FET。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说,分别将正电压或负电压施加到n型FET或p型FET可导致沟道变成导电的。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“断开”或“取消激活”。
本文陈述的描述连同附图描述实例配置且并不代表可实施或在权利要求书的范围内的所有实例。本文使用的术语“示范性”意味着“用作实例、例子或说明”,而非“优选的”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的具体细节。然而,可在没有这些具体细节的情况下实践这些技术。在一些例子中,以框图形式展示众所周知的结构及装置以避免模糊所描述实例的概念。
在附图中,类似组件或特征可具有相同的参考标记。此外,相同类型的各种组件可通过用短划线及区分类似组件的第二标记跟随参考标记来区分。如果在说明书中仅使用第一参考标记,那么所述描述适用于具有相同第一参考标记的类似组件中的任一者,而与第二参考标记无关。
本文中描述的信息及信号可使用多种不同工艺及技术中的任一者表示。举例来说,在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。
结合本文的公开内容描述的各种说明性框及模块可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任何组合来实施或执行。通用处理器可为微处理器,但替代地,处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器,或任何其它此配置)。
本文中描述的功能可经实施于由处理器、固件或其任何组合执行的硬件、软件中。如果被实施于由处理器执行的软件中,那么功能可作为一或多个指令或代码被存储在计算机可读媒体上或作为一或多个指令或代码经由计算机可读媒体传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说,由于软件的性质,本文描述的功能可使用由处理器、硬件、固件、硬写或这些内容中的任一者的组合执行的软件实施。实施功能的特征也可物理地定位在各个位置处,包含经分布使得功能的部分在不同物理位置处实施。而且,如本文使用,包含权利要求书中的内容,项目列表(例如,由例如“…的至少一者”或“…的一或多者”的短语开头的项目列表)中所使用的“或”指示包含列表,使得(例如)A、B或C的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即,A及B及C)。而且,如本文使用,短语“基于”不应被解释为对一组封闭条件的引用。举例来说,被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者而不脱离本公开的范围。换句话来说,如本文使用,短语“基于”应以与短语“至少部分基于”相同的方式来解释。
计算机可读媒体包括非暂时性计算机存储媒体及通信媒体,通信媒体包括促进将计算机程序从一个地方传送到另一个地方的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例且非限制,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于载送或存储呈指令或数据结构形式的所期望程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且,任何连接都适当地称为计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)从网站、服务器或其它远程源传输软件,那么媒体定义中包含同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外、无线电及微波)。如本文使用,磁盘及光盘包含CD、激光盘、光盘、数字多功能盘(DVD)、软盘及蓝光盘,其中磁盘通常磁性地再现数据,而光盘用激光光学地再现数据。上述内容的组合也包含在计算机可读媒体的范围内。
提供本文的描述以使所属领域的技术人员能够制作或使用本公开。所属领域的技术人员将明白对本公开的各种修改,且在不脱离本公开的范围的情况下,本文定义的一般原理可应用到其它变型。因此,本公开不限于本文中描述的实例及设计,而是应符合与本文公开的原理及新型特征一致的最广范围。
Claims (20)
1.一种方法,其包括:
从主机装置接收用于存储器阵列的多个刷新命令;
确定与所述多个刷新命令相关联的刷新速率低于至少部分基于所述存储器阵列的条件的阈值;及
将指示与所述多个刷新命令相关联的所述刷新速率低于所述阈值的信令传输到所述主机装置。
2.根据权利要求1所述的方法,其进一步包括:
至少部分基于确定与所述多个刷新命令相关联的所述刷新速率低于所述阈值将所述存储器阵列从第一操作模式切换到第二操作模式。
3.根据权利要求2所述的方法,其进一步包括:
至少部分基于切换到所述第二操作模式约束对所述存储器阵列的至少一部分的存取。
4.根据权利要求2所述的方法,其进一步包括:
至少部分基于切换到所述第二操作模式在自刷新模式中操作所述存储器阵列的至少一部分。
5.根据权利要求2所述的方法,其进一步包括:
从所述主机装置接收指示与所述多个刷新命令相关联的所述刷新速率低于所述阈值的所述信令的确认。
6.根据权利要求5所述的方法,其进一步包括:
至少部分基于接收到所述确认将所述存储器阵列从所述第二操作模式切换到所述第一操作模式。
7.根据权利要求2所述的方法,其进一步包括:
从所述主机装置接收用于所述存储器阵列的第二多个刷新命令;
确定与所述第二多个刷新命令相关联的第二刷新速率满足所述阈值;及
至少部分基于确定所述第二刷新速率满足所述阈值将所述存储器阵列从所述第二操作模式切换到所述第一操作模式。
8.根据权利要求2所述的方法,其进一步包括:
从所述主机装置接收将所述存储器阵列从所述第二操作模式切换到所述第一操作模式的命令;及
至少部分基于接收到所述命令将所述存储器阵列从所述第二操作模式切换到所述第一操作模式。
9.根据权利要求8所述的方法,其进一步包括:
向所述主机装置并至少部分基于将所述存储器阵列从所述第二操作模式切换到所述第一操作模式传输指示所述存储器阵列处于所述第一操作模式中的信令。
10.根据权利要求2所述的方法,其进一步包括:
确定与所述多个刷新命令相关联的所述刷新速率低于所述阈值的程度或与所述多个刷新命令相关联的所述刷新速率低于所述阈值的持续时间中的至少一者或两者,其中:
将所述存储器阵列从所述第一操作模式切换到所述第二操作模式是至少部分基于确定所述程度或确定所述持续时间中的至少一者或两者。
11.根据权利要求1所述的方法,其进一步包括:
从所述主机装置并在接收到用于所述存储器阵列的所述多个刷新命令之后接收用于所述存储器阵列的额外刷新命令;及
至少部分基于接收到所述额外刷新命令刷新所述存储器阵列的一定数量的行,所述行数量至少部分基于确定与所述多个刷新命令相关联的所述刷新速率低于所述阈值。
12.根据权利要求1所述的方法,其中传输到所述主机装置的所述信令包括用于所述存储器阵列的最小刷新速率的指示。
13.根据权利要求1所述的方法,其中所述存储器阵列的所述条件包括所述存储器阵列的温度,所述方法进一步包括:
至少部分基于所述存储器阵列的所述温度确定所述阈值。
14.根据权利要求1所述的方法,其进一步包括:
确定包含于所述多个刷新命令中的刷新命令数量,其中所述多个刷新命令在一时间间隔期间接收到;及
比较所述经确定数量与所述时间间隔内的最小刷新命令数量,其中确定与所述多个刷新命令相关联的所述刷新速率低于所述阈值是至少部分基于所述比较。
15.一种方法,其包括:
将多个刷新命令传输到存储器装置;
从所述存储器装置接收与所述多个刷新命令相关联的刷新速率低于阈值的指示;及
至少部分基于接收到与所述多个刷新命令相关联的所述刷新速率低于所述阈值的所述指示将信令传输到所述存储器装置。
16.根据权利要求15所述的方法,其进一步包括:
从所述存储器装置接收用于接收一定数量的刷新命令的持续时间的指示;及
向所述存储器装置并在所述持续时间内传输包括至少所述一定数量的刷新命令的第二多个刷新命令。
17.根据权利要求15所述的方法,其进一步包括:
至少部分基于与所述多个刷新命令相关联的所述刷新速率低于所述阈值从所述存储器装置接收所述存储器装置处于某一操作模式中的指示。
18.根据权利要求15所述的方法,其中传输到所述存储器装置的所述信令包括与所述多个刷新命令相关联的所述刷新速率低于所述阈值的所述指示的确认、用于使所述存储器装置改变所述存储器装置的操作模式的命令或与大于与所述多个刷新命令相关联的所述刷新速率的第二刷新速率相关联的用于所述存储器装置的第二多个刷新命令或其任何组合中的至少一者。
19.一种设备,其包括:
存储器阵列,其具有多个存储器单元行;
温度传感器,其经配置以确定所述存储器阵列的温度;
存储器接口,其与所述存储器阵列及主机耦合,所述存储器接口经配置以从所述主机接收用于刷新所述存储器阵列的多个命令;及
电路系统,其与所述存储器阵列及所述存储器接口耦合,所述电路系统可操作以致使所述设备:
至少部分基于所述存储器阵列的所述温度识别所述存储器阵列的目标刷新速率;
确定与用于刷新所述存储器阵列的所述多个命令相关联的刷新速率不满足所述目标刷新速率;及
将指示与所述多个命令相关联的所述刷新速率不满足所述目标刷新速率的信令传输到与所述设备耦合的主机装置。
20.根据权利要求19所述的设备,其中所述电路系统进一步可操作以致使所述设备:
至少部分基于确定与所述多个命令相关联的所述刷新速率不满足所述目标刷新速率在安全模式中操作所述存储器阵列。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962804270P | 2019-02-12 | 2019-02-12 | |
US62/804,270 | 2019-02-12 | ||
US16/786,737 | 2020-02-10 | ||
US16/786,737 US20200258566A1 (en) | 2019-02-12 | 2020-02-10 | Refresh rate management for memory |
PCT/US2020/017723 WO2020167809A1 (en) | 2019-02-12 | 2020-02-11 | Refresh rate management for memory |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113424261A true CN113424261A (zh) | 2021-09-21 |
Family
ID=71946235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080013536.0A Pending CN113424261A (zh) | 2019-02-12 | 2020-02-11 | 用于存储器的刷新速率管理 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20200258566A1 (zh) |
EP (1) | EP3924969A4 (zh) |
KR (1) | KR20210113431A (zh) |
CN (1) | CN113424261A (zh) |
WO (1) | WO2020167809A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI801106B (zh) * | 2022-01-24 | 2023-05-01 | 宜鼎國際股份有限公司 | 記憶體存取速度調整方法、控制裝置以及記憶體模組 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11095566B2 (en) * | 2018-10-22 | 2021-08-17 | Hewlett Packard Enterprise Development Lp | Embedded device interaction restrictions |
US11120844B1 (en) | 2020-08-28 | 2021-09-14 | Micron Technology, Inc. | Power switching for embedded memory |
US11922061B2 (en) | 2020-08-31 | 2024-03-05 | Micron Technology, Inc. | Adaptive memory refresh control |
US11783883B2 (en) | 2020-08-31 | 2023-10-10 | Micron Technology, Inc. | Burst mode for self-refresh |
US11783885B2 (en) | 2020-10-30 | 2023-10-10 | Micron Technology, Inc. | Interactive memory self-refresh control |
US11600358B2 (en) * | 2021-07-01 | 2023-03-07 | Dell Products L.P. | Temperature management of memory elements of an information handling system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1530217A2 (en) * | 2003-11-05 | 2005-05-11 | Fujitsu Limited | Semiconductor integrated circuit having temperature detector |
US7233538B1 (en) * | 2004-08-02 | 2007-06-19 | Sun Microsystems, Inc. | Variable memory refresh rate for DRAM |
US7260007B2 (en) * | 2005-03-30 | 2007-08-21 | Intel Corporation | Temperature determination and communication for multiple devices of a memory module |
WO2009011052A1 (ja) * | 2007-07-18 | 2009-01-22 | Fujitsu Limited | メモリリフレッシュ装置およびメモリリフレッシュ方法 |
US8028198B2 (en) * | 2007-07-30 | 2011-09-27 | Micron Technology, Inc. | Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory |
US7843753B2 (en) * | 2008-03-19 | 2010-11-30 | Qimonda Ag | Integrated circuit including memory refreshed based on temperature |
US7929368B2 (en) * | 2008-12-30 | 2011-04-19 | Micron Technology, Inc. | Variable memory refresh devices and methods |
US9076499B2 (en) * | 2012-12-28 | 2015-07-07 | Intel Corporation | Refresh rate performance based on in-system weak bit detection |
KR102158266B1 (ko) * | 2014-02-19 | 2020-09-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US9734887B1 (en) * | 2016-03-21 | 2017-08-15 | International Business Machines Corporation | Per-die based memory refresh control based on a master controller |
-
2020
- 2020-02-10 US US16/786,737 patent/US20200258566A1/en not_active Abandoned
- 2020-02-11 CN CN202080013536.0A patent/CN113424261A/zh active Pending
- 2020-02-11 WO PCT/US2020/017723 patent/WO2020167809A1/en unknown
- 2020-02-11 EP EP20756709.0A patent/EP3924969A4/en not_active Withdrawn
- 2020-02-11 KR KR1020217028481A patent/KR20210113431A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI801106B (zh) * | 2022-01-24 | 2023-05-01 | 宜鼎國際股份有限公司 | 記憶體存取速度調整方法、控制裝置以及記憶體模組 |
Also Published As
Publication number | Publication date |
---|---|
KR20210113431A (ko) | 2021-09-15 |
EP3924969A1 (en) | 2021-12-22 |
US20200258566A1 (en) | 2020-08-13 |
WO2020167809A1 (en) | 2020-08-20 |
EP3924969A4 (en) | 2022-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200258566A1 (en) | Refresh rate management for memory | |
US11625170B2 (en) | Row hammer protection for a memory device | |
CN114080588A (zh) | 用于存储器装置的擦除速率控制 | |
US11334435B2 (en) | Safety event detection for a memory device | |
US11899982B2 (en) | Command block management | |
CN113454721B (zh) | 存储器装置的刷新速率控制 | |
US11481265B2 (en) | Persistent health monitoring for volatile memory systems | |
CN112997158A (zh) | 用于错误校正的方法和装置 | |
CN112053710B (zh) | 用于存储器装置的电流监视器 | |
US20230038894A1 (en) | Selective access for grouped memory dies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |