CN113421750B - 薄膜电感 - Google Patents

Abstract

本发明公开一种薄膜电感。薄膜电感包括第一线圈组件、第一导磁层以及第二导磁层。第一线圈组件包括第一基板以及分别设置在第一基板两相反表面的两个第一导电线路。第一导磁层与第二导磁层分别位于第一基板的两相反表面上，且两个第一导电线路分别嵌埋在第一导磁层与第二导磁层中。第一基板具有第一非线路布设区，第一导电线路围绕第一非线路布设区而设置，且第一非线路布设区的面积与第一基板的面积之间的比值大于或等于0.1。借此，可降低薄膜电感的导电线路的制作难度，并使薄膜电感的特性可根据实际需求来调整。

Description

薄膜电感

技术领域

本发明涉及一种无源组件，尤其涉及一种薄膜电感。

背景技术

薄膜电感为电子产品中不可或缺的无源组件。现有的薄膜电感包括磁性材料以及内埋在磁性材料内的线圈组件。进一步而言，线圈组件具有板体以及设置在板体上的螺旋状线圈，磁性材料的一部分会位于螺旋状线圈所围绕的中心区域。当电流通过螺旋状线圈，螺旋状线圈所围绕的中心区域产生磁通量变化而使螺旋线圈组件产生感应电流。

随着电子产品的体积越来越小，薄膜电感的尺寸也越来越小。为了在不增加尺寸的条件下提升薄膜电感的电感值，通常会增加薄膜电感的螺旋状线圈的圈数。然而，螺旋状线圈的圈数越多，每相邻两圈之间的间距越小，制作难度越高。另外，尽管增加螺旋状线圈的圈数可以提升薄膜电感的电感值，却会降低饱和电流(saturation current)。因此，薄膜电感的特性较难以根据实际需求而弹性地调整。

发明内容

本发明所要解决的技术问题在于，如何通过结构设计的改良，来降低薄膜电感的导电线路的制作难度，并使薄膜电感的特性可根据实际需求来调整。

为了解决上述的技术问题，本发明所采用的其中一技术方案是提供一种薄膜电感，其包括：第一线圈组件、第一导磁层以及第二导磁层。第一线圈组件包括第一基板以及分别设置在第一基板两相反表面的两个第一导电线路。第一导磁层与第二导磁层分别位于第一基板的两相反表面上，且两个第一导电线路分别嵌埋在第一导磁层与第二导磁层中。第一基板具有第一非线路布设区，第一导电线路围绕第一非线路布设区而设置，且第一非线路布设区的面积与第一基板的面积之间的比值大于或等于0.1。

进一步地，薄膜电感还进一步包括：位于第一非线路布设区的一第一导磁芯，其中，第一导磁层与第二导磁层的磁导率相同，且第一导磁芯的磁导率与第一导磁层的磁导率不同。

进一步地，第一基板具有贯穿第一基板的一第一导电柱，两个第一导电线路通过第一导电柱彼此电性连接。

进一步地，第一导磁层具有位于第一非线路布设区的一第一中间部分，第二导磁层具有位于第一非线路布设区的一第二中间部分，第一中间部分具有一第一凹陷表面，第二中间部分具有一第二凹陷表面，第一凹陷表面与第二凹陷表面在一垂直方向上相互重叠。

进一步地，第一导磁层的一部分填入第一导电线路的相邻任两圈线路之间的间隙，且第二导磁层的一部分填入另一第一导电线路的相邻任两圈线路之间的间隙。

进一步地，第一导磁层包括一第一填料以及多个设置在第一填料中的第一粒子，第二导磁层包括一第二填料以及多个设置在第二填料中的第二粒子，第一粒子填入第一导电线路相邻两圈线路之间，第二粒子填入另一第一导电线路相邻两圈线路之间。

进一步地，薄膜电感还进一步包括：一第二线圈组件以及一第三导磁层。第二线圈组件包括一第二基板以及一第二导电线路。第一导磁层是位于第二基板与第一线圈组件之间，第二导电线路与第一导磁层分别位于第二基板的两相反侧。第二导电线路与其中一第一导电线路电性串接。第三导磁层位于第二基板上，且第二导电线路嵌埋在第三导磁层内。

进一步地，第二基板具有一第二非线路布设区，且第二导电线路围绕第二非线路布设区，第二非线路布设区在一垂直方向上重叠于第一非线路布设区，且第二非线路布设区的面积与第二基板之间的比值大于或等于0.1。

进一步地，第二非线路布设区的面积与第一非线路布设区的面积不同。

进一步地，第一基板与第二基板中的至少其中一者具有一贯穿孔，另一者不具有贯穿孔。

进一步地，第一基板具有一第一贯穿孔，第二基板具有一第二贯穿孔，且第一贯穿孔的范围与第二贯穿孔的范围在一垂直方向上至少部分地重叠。

进一步地，薄膜电感还进一步包括：第一导磁芯以及第二导磁芯。第一导磁芯位于第一基板的第一贯穿孔内。第二导磁芯位于第二基板的第二贯穿孔内。第一导磁芯与第二导磁芯之间通过第一导磁层彼此分隔，且第一导磁芯与第二导磁芯分别具有不同的磁导率。

进一步地，薄膜电感还进一步包括：一第二导电柱以及包覆第二导电柱的一介电层，其中，第二导电线路通过第二导电柱而电性连接于其中一第一导电线路，且第二导电柱贯穿第二基板以及第一导磁层，并通过介电层与第一导磁层电性绝缘。

进一步地，薄膜电感还进一步包括：第三线圈组件以及第四导磁层。第三线圈组件包括一第三基板以及一第三导电线路。第二导磁层是位于第三基板与第一线圈组件之间。第三导电线路与第二导磁层分别位于第三基板的两相反侧，且第三导电线路与另一第一导电线路电性串接。第四导磁层设置在第三基板上，且第三导电线路嵌埋在第四导磁层内。

进一步地，第一导磁层、第二导磁层、第三导磁层与第四导磁层中的至少两者的材料不同。

进一步地，第一导电线路的圈数、第二导电线路的圈数与第三导电线路的圈数都小于或等于3。

进一步地，薄膜电感还进一步包括：一第三导电柱以及包覆第三导电柱的另一介电层，其中，第三导电线路通过第三导电柱而电性连接于另一第一导电线路，且第三导电柱贯穿第三基板以及第二导磁层，并通过另一介电层与第二导磁层电性绝缘。

进一步地，第一导电线路的圈数小于或等于4。

进一步地，第一线圈组件还进一步包括两层绝缘层，两层绝缘层分别包覆在两个第一导电线路上，每一绝缘层是通过原子层沉积、分子层沉积、化学气相沉积或沉浸工艺形成。

本发明的其中一有益效果在于，本发明所提供的薄膜电感，其能通过“第一基板具有第一非线路布设区，第一导电线路围绕第一非线路布设区而设置，且第一非线路布设区的面积与第一基板的面积之间的比值大于或等于0.1”的技术方案，以降低薄膜电感的导电线路制作难度，并使薄膜电感的特性可根据实际需求来调整。

为使能进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1为本发明第一实施例的薄膜电感的立体示意图。

图2为图1沿II-II剖面的剖面示意图。

图3为本发明第二实施例的薄膜电感的剖面示意图。

图4为本发明第三实施例的薄膜电感的剖面示意图。

图5为本发明第四实施例的薄膜电感的剖面示意图。

图6为本发明第五实施例的薄膜电感的剖面示意图。

图7为本发明第六实施例的薄膜电感的剖面示意图。

图8为本发明第七实施例的薄膜电感的剖面示意图。

具体实施方式

以下是通过特定的具体实例。以下是通过特定的具体实施例来说明本发明所公开有关“薄膜电感”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不背离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。

[第一实施例]

参阅图1至图2所示，本发明第一实施例提供一种薄膜电感Z，其包括：第一线圈组件1、第一导磁层M1以及第二导磁层M2。

如图2所示，第一线圈组件1包括一第一基板10以及两个第一导电线路11A,11B。第一基板10可以是复合基板，其例如是FR4板(Flame Retardant4)或FR5板(Flame Retardant5)、玻璃纤维板(Glass Fiber Unclad Laminate)、树脂玻璃纤维板(Epoxy Glass FiberUnclad Laminate)、聚酰亚胺(polyimide)板或树脂磁性材料板(Epoxy magneticmaterial laminate)等。

第一基板10具有两个相反的表面10a,10b，且每一个表面10a,10b被定义出第一非线路布设区R1以及围绕第一非线路布设区R1的第一线路布设区。也就是说，第一非线路布设区R1大致位于第一基板10的中间区域，而第一线路布设区是位于第一基板10的周围区域。

两个第一导电线路11A,11B是分别位于第一基板10的两相反表面10a,10b上。每一第一导电线路11A(11B)为一导体且具有预定线路图案，然本发明不以此为限。每一个第一导电线路11A(11B)是位于表面10a(10b)的第一线路布设区内，并围绕第一非线路布设区R1而设置。具体而言，每一个第一导电线路11A(11B)为具有预定圈数的螺旋状线路。在一实施例中，第一导电线路11A(11B)的圈数小于或等于4圈，较佳是小于或等于3圈。在图1与图2所示的实施例中，第一导电线路11A(11B)的圈数为2，但本发明不以此为限。在一实施例中，第一导电线路11A(11B)的相邻两圈线路之间的间距d1至少15微米(μm)，较佳是20微米(μm)至35微米(μm)，但本发明不以此为限。

相较之下，在第一非线路布设区R1内并未设置任何导电线路。在本发明实施例中，第一非线路布设区R1的面积与第一基板10的表面10a(10b)的面积之间的比值不小于(即大于或等于)0.1。在其中一优选实施例中，第一非线路布设区R1的面积与第一基板10的表面10a(10b)的面积之间的比值范围大于0.15，较佳是大于0.2，更佳是大于0.3。

请参照图2，在本实施例中，第一线圈组件1还进一步包括第一导电柱C11。第一导电柱C11贯穿第一基板10，以使位于第一基板10两相反侧的两个第一导电线路11A,11B相互电性连接。进一步而言，第一导电柱C11是由第一基板10的其中一表面10a延伸至另一表面10b。另外，在本实施例中，第一导电柱C11是连接于两个第一导电线路11A,11B的最外圈，但本发明不以此为限。也就是说，随着薄膜电感Z中的导电线路的数量的不同，第一导电柱C11的位置也可能改变。在另一实施例中，第一导电柱C11可连接于两个第一导电线路11A,11B的最内圈。

另外，本实施例中，第一线圈组件1还进一步包括两个第一绝缘层12A,12B，且两个第一绝缘层12A,12B分别包覆在两个第一导电线路11A,11B上。如此，两个第一导电线路11A,11B可以分别通过两个第一绝缘层12A,12B与第一导磁层M1及第二导磁层M2电性绝缘，进而避免两个第一导电线路11A,11B分别接触第一导磁层M1及第二导磁层M2而造成短路。举例来说，第一绝缘层12A,12B可以利用原子层沉积(Atomic Layer Deposition,ALD)、分子层沉积(Molecular Layer Deposition，MLD)或是沉浸工艺而形成。第一绝缘层12A,12B的材料可以为有机(Organic)材料、无机(Inorganic)材料或有机无机复合(Organic-Inorganic Hybrid)材料，其厚度范围可由0.1纳米(nm)至20微米(μm)，然本发明不以此为限。

值得一提的是，在本发明实施例中，第一绝缘层12A(12B)并没有填满第一导电线路11A(11B)的相邻两圈线路之间的间隙。据此，第一绝缘层12A(12B)的厚度t1会小于与第一导电线路11A(11B)的任两圈线路之间的间距d1。进一步而言，第一导电线路11A(11B)的任两圈线路之间的间距d1较佳会大于第一绝缘层12A(12B)的厚度t1的两倍，也就是满足下列关系式：d1>2t1。如此，第一导磁层M1的一部分可填入第一导电线路11A的相邻两圈线路所定义的空隙内，而第二导磁层M2的一部分也会填入另一第一导电线路11B的相邻两圈线路所定义出的空隙内。

在一实施例中，间距d1会大于第一绝缘层12A(12B)的厚度t1的3倍。进一步而言，间距d1可以是第一导电线路11A(11B)的厚度t1的4倍以上。也就是说，第一导电线路11A(11B)的厚度t1可以视间距d1的大小来调整，其厚度范为可由0.1纳米(nm)至10微米(μm)。举例而言，假设间距d1为20微米(μm)，第一导电线路11A(11B)的厚度t1不会超过10微米(μm)，较佳不超过3微米(μm)。在一实施例中，第一绝缘层12A(12B)的厚度可由0.1微米(μm)至3微米(μm)，可维持绝缘性，同时又使薄膜电感Z有较佳的电感特性。

请参照图2，第一导磁层M1与第二导磁层M2分别位于第一基板10的两相反表面10a,10b上，且两个第一导电线路11A,11B分别嵌埋在第一导磁层M1与第二导磁层M2中。如前所述，第一导磁层M1的一部分会填入第一导电线路11A的相邻两圈线路所定义出的空隙内，而第二导磁层M2的一部分也会填入另一第一导电线路11B的相邻两圈线路所定义出的空隙内。

在一实施例中，第一导磁层M1与第二导磁层M2的磁导率(permeability)相同。然而，在其他实施例中，也可以根据实际需求，使用分别具有不同的磁导率的第一导磁层M1与第二导磁层M2。进一步而言，可以通过调整第一导磁层M1与第二导磁层M2的组成、粒径与密度，来调整第一导磁层M1与第二导磁层M2的磁导率。

举例而言，第一导磁层M1可包括一第一填料m10以及多个分散于第一填料m10中的第一粒子m11，第二导磁层M2可包括一第二填料m20以及多个分散于第二填料m20中的第二粒子m21。通过选择第一填料m10、第二填料m20、第一粒子m11以及第二粒子m21的材料，可以调整第一导磁层M1与第二导磁层M2的磁导率。

第一填料m10与第二填料m20为绝缘材，其可为热固性聚合物(Thermosettingpolymer)或光固型聚合物(Light-activated Curing Polymer)，例如，但不限于环氧树脂(Epoxy)或相应之紫外固化胶(UV固化胶)。此外，第一粒子m11及第二粒子m21皆为磁性材料粉末，前述的磁性材料例如是，但不限于，硅铁合金(Si-Fe Alloy)、铁硅铬合金(Fe-Si-CrAlloy)、铁硅铝合金(Fe-Si-Al Alloy)、铁粉(Iron powder)、铁氧体(Ferrite)材料、非晶态(Amorphous)材料、纳米晶体材料(Nanocrystalline material)或其任意组合，且本发明不以前述举例为限。

除此之外，在本发明实施例中，导磁层(第一导磁层M1或第二导磁层M2)中的粒子(第一粒子m11或第二粒子m21)的粒径也会影响导磁层的磁导率。具体而言，导磁层内的粒子的粒径越小，导磁层的磁导率越低。因此，也可以通过调整第一导磁层M1的第一粒子m11的粒径，以及第二导磁层M2的第二粒子m21的粒径，来调整第一导磁层M1与第二导磁层M2的磁导率。

由此，可以使第一导磁层M1中的第一粒子m11与第二导磁层M2的第二粒子m21具有较小的粒径，来提升薄膜电感Z的饱和电流。在一较佳实施例中，第一粒子m11的粒径需足够小，以位于第一导电线路11A的相邻两圈线路之间的空隙内。相似地，第二粒子m21的粒径需足够小，以位于第一导电线路11B的相邻两圈线路之间的间隙内。如此，可以提升薄膜电感Z的电感特性。进一步而言，假设第一粒子m11(或第二粒子m21)的粒径为r，则粒径r、间距d1以及第一绝缘层12A(12B)的厚度t1可满足下列关系式：r<(d1-2t1)。因此，第一粒子m11与第二粒子m21的粒径可以根据间距d1以及第一绝缘层12A(12B)的厚度t1来决定。举例来说，第一粒子22的粒径可介于0.5μm至15μm之间；第二粒子32的粒径可介于0.5μm至15μm之间，然本发明不以此为限。较佳的，第一粒子22的粒径介于1μm至5μm之间，且第三粒子42的粒径介于5μm至15μm之间，然本发明不以此为限。

此外，由于两个第一导电线路11A,11B会分别埋入于第一导磁层M1与第二导磁层M2中，选择具有较小粒径的第一粒子m11与第二粒子m21也可避免破坏第一导电线路11A,11B的结构。进一步而言，在一实施例中，在制造薄膜电感Z的步骤中，通过压合工艺而使第一线圈组件1埋入于第一导磁层M1与第二导磁层M2内。因此，第一粒子m11的粒径小于第一导电线路11A的相邻两圈线路之间的间距d1，且第二粒子m21的粒径小于另一第一导电线路11B的相邻两圈线路之间的间距d1，可避免在进行压合工艺时第一导磁层M1中的第一粒子m11与第二导磁层M2第二粒子m21损坏第一导电线路11A,11B。

另一方面，由于密度越高的导磁层通常具有较高的磁导率，因此在本发明中，也可以通过调整第一导磁层M1的密度与第二导磁层M2的密度，来分别调整第一导磁层M1的磁导率以及第二导磁层M2的磁导率。

须说明的是，在现有的薄膜电感中，是通过将组件内导电线路的圈数增加至5圈以上，来提高现有的薄膜电感的电感值，但是却会降低现有薄膜电感的饱和电流。相较之下，本发明实施例的薄膜电感Z是通过减少线圈组件内导电线路的圈数，来增加第一非线路布设区R1的面积，而可使薄膜电感Z具有相对较高的饱和电流。

在本实施例中，第一基板10还具有位于第一非线路布设区R1的第一贯穿孔10H。第一导磁层M1的一部分与第二导磁层M2的一部分共同填入于第一贯穿孔10H内，可以提高薄膜电感Z的电感值。据此，尽管本发明实施例的第一导电线路11A,11B的圈数被减少，但通过使第一导磁层M1的一部分与第二导磁层M2的一部分填入第一贯穿孔10H内，仍可使薄膜电感Z具有特定的电感值。

须说明的是，相较于现有的薄膜电感，在本发明实施例的薄膜电感Z中，第一非线路布设区R1的面积增加可增加饱和电流。为了在维持饱和电流在特定值的情况下增加电感值，本发明实施例的薄膜电感Z还进一步包括另外多个线圈组件。进一步而言，如图2所示，本实施例的薄膜电感Z还进一步包括第二线圈组件2、第三导磁层M3、第三线圈组件3以及第四导磁层M4。第二线圈组件2与第三线圈组件3是分别位于第一线圈组件1的两相反侧。在本实施例中，第三线圈组件3与第二线圈组件2是以第一基板10为中心而大致呈对称，但本发明并不以此为限。

如图2所示，第二线圈组件2位于第一线圈组件1的其中一侧，且包括第二基板20以及第二导电线路21。第三线圈组件3位于第一线圈组件1的另一侧，且包括第三基板30以及第三导电线路31。

在本实施例中，第二线圈组件2与第三线圈组件3是分别位于第一导磁层M1与第二导磁层M2上。具体而言，第一导磁层M1是位于第二基板20以及第一线圈组件1之间，而第二导磁层M2是位于第三基板30以及第一线圈组件1之间。另外，第二导电线路21与第一导磁层M1会分别位于第二基板20的两相反侧。第三导电线路31与第二导磁层M2分别位于第三基板30的两相反侧。

第二基板20具有第二线路布设区与第二非线路布设区R2，且第二线路布设区围绕第二非线路布设区R2。相似地，第三基板30具有第三线路布设区与第三非线路布设区R3，且第三线路布设区围绕第三非线路布设区R3。如图2所示，第二非线路布设区R2与第三非线路布设区R3都在一垂直方向上重叠于第一非线路布设区R1。

另外，第二非线路布设区R2的面积与第二基板20之间的比值大于或等于0.1，较佳是大于0.15，更佳是大于0.2。相似地，第三非线路布设区R3的面积与第三基板30的面积之间的比值大于或等于0.1。在其中一优选实施例中，第三非线路布设区R3的面积与第三基板30的面积之间的比值范围大于0.15，较佳是大于0.2，更佳是大于0.3。

如前所述，非线路布设区(如：第一至第三非线路布设区R1～R3)的面积越大，越可提高薄膜电感Z的饱和电流。然而，第一至第三非线路布设区R1～R3三者的面积不一定要完全相同，而可根据实际应用的需求来调整。在一实施例中，第二非线路布设区R2的面积与第一非线路布设区R1的面积不同。进一步而言，第二非线路布设区R2的面积相对于第二基板20的面积的比值与第一非线路布设区R1相对于第一基板10的面积的比值不同。

第二导电线路21是围绕第二非线路布设区R2而设置，而第三导电线路31围绕第三非线路布设区R3而设置。在本实施例中，第二导电线路21与第三导电线路31都为导体且分别具有预定线路图案，然本发明不以此为限。具体而言，第二导电线路21与第三导电线路31都为具有预定圈数的螺旋状线路。在一实施例中，第二导电线路21与第三导电线路31的圈数小于或等于4圈，较佳是小于或等于3圈。在图2所示的实施例中，第二导电线路21与第三导电线路31的圈数为2，但本发明不以此为限。此外，第一导电线路11A,11B、第二导电线路21以及第三导电线路31的圈数不一定要完全相同。

值得一提的是，第二导电线路21与其中一个第一导电线路11A电性串接，而第三导电线路31与另一个第一导电线路11B电性串接。进一步而言，在本实施例中，薄膜电感Z还进一步包括一第二导电柱C12、一第三导电柱C13以及分别包覆第二导电柱C12与第三导电柱C13的两层介电层L1,L2。

如图2所示，第二导电柱C12会由第二导电线路21朝向第一导电线路11A延伸，并贯穿第二基板20、第一导磁层M1以及覆盖第一导电线路11A的第一绝缘层12A。须先说明的是，介电层L1包覆第二导电柱C12，而使第二导电柱C12与第一导磁层M1电性绝缘。第二导电柱C12连接第二导电线路21的其中一圈以及第一导电线路11A的其中一圈。在本实施例中，第二导电柱C12是连接于第二导电线路21的最内圈以及第一导电线路11A的最内圈，但本发明不以此为限。在另一实施例中，第二导电柱C12也可以连接于第二导电线路21的最外圈以及第一导电线路11A的最外圈。

相似地，第三导电柱C13是由第三导电线路31朝向第一导电线路11B延伸，并贯穿另一覆盖第一导电线路11B的第一绝缘层12B、第二导磁层M2以及第三基板30。第三导电柱C13会通过另一介电层L2与第二导磁层M2电性绝缘。第三导电柱C13连接在另一个第一导电线路11B的其中一圈与第三导电线路31的其中一圈。具体而言，在本实施例中，第三导电柱C13是连接于第三导电线路31的最内圈以及第一导电线路11B的最内圈，但本发明不以此为限。在另一实施例中，第三导电柱C13也可以连接于第三导电线路31的最外圈以及第一导电线路11B的最外圈。

须说明的是，在图2所示的实施例中，第二导电柱C12的位置与第三导电柱C13的位置会在垂直方向上大致对齐。然而，在其他实施例中，第二导电柱C12的位置与第三导电柱C13的位置不一定要相互对齐，而可彼此相互错开。举例而言，在一俯视方向上，第一导电柱C11的位置、第二导电柱C12的位置与第三导电柱C13的位置可能分别位于薄膜电感Z的中间部分的不同侧。也就是说，只要可使各个导电线路(包括第一导电线路11A,11B、第二导电线路21与第三导电线路31)彼此串接，第一导电柱C11、第二导电柱C12以及第三导电柱C13的位置并不限制。

本发明实施例中，通过设置多个相互堆叠的第一至第三线圈组件1～3，可分别减少第一导电线路11A,11B、第二导电线路21以及第三导电线路31圈数，进而扩大第一至第三非线路布设区R1～R3的面积占比。如此，相较于现有的薄膜电感，本发明的薄膜电感Z可具有较高的饱和电流，但仍可维持一定的电感值。

另外，本实施例的第二线圈组件2包括一第二绝缘层22，且第二绝缘层22包覆在第二导电线路21上，以使第二导电线路21与第三导磁层M3电性绝缘。另外，第三线圈组件3包括一第三绝缘层32，且第三绝缘层32包覆在第三导电线路31上，以使第三导电线路31与第四导磁层M4电性绝缘。与第一导电线路11A(11B)相似，第二导电线路21的任两圈线路之间的间距会大于第二绝缘层22的厚度，且第三导电线路31的任两圈线路之间的间距会大于第三绝缘层32的厚度。须说明的是，第二导电线路21与第三导电线路31的任两圈线路之间的间距也可以与第一导电线路11A(11B)的任两圈线路之间的间距d1不相同。

第二绝缘层22与第三绝缘层32也可利用原子层沉积、分子层沉积、化学气相沉积或是沉浸工艺而形成。在一较佳实施例中，第二绝缘层22与第三绝缘层32是通过原子层沉积而分别形成在第二导电线路21与第三导电线路31上。第二绝缘层22与第三绝缘层32的材料可以为有机(Organic)材料、无机(Inorganic)材料或有机无机复合(Organic-InorganicHybrid)材料，其厚度范围可由0.1纳米(nm)至20微米(μm)，然本发明不以此为限。

第三导磁层M3位于第二基板20上，且第二导电线路21嵌埋在第三导磁层M3内，因此第三导磁层M3的一部分会填入第二导电线路21所定义出的空隙内。值得注意的是，本发明实施例的第二线圈组件2的第二基板20具有一第二贯穿孔20H。第二贯穿孔20H是位于第二非线路布设区R2内，且第二贯穿孔20H的范围与第一基板10的第一贯穿孔10H的范围在垂直方向上至少部分地重叠。据此，第三导磁层M3会填入第二贯穿孔20H内，并直接连接第一导磁层M1。

相似地，第四导磁层M4位于第三基板30上，且第三导电线路31是嵌埋在第四导磁层M4内，而第四导磁层M4的一部分也会填入第三导电线路31的任两圈线路之间的空隙内。除此之外，本发明实施例的第三线圈组件3的第三基板30具有一第三贯穿孔30H。第三贯穿孔30H位于第三非线路布设区R3内，且与第一基板10的第一贯穿孔10H在垂直方向上重叠。据此，第四导磁层M4会填入第三贯穿孔30H内，并直接连接于第二导磁层M2。

如图2所示，也就是说，本实施例的薄膜电感Z的中间部分由多个导磁层(第一至第四导磁层M1～M4)堆叠而构成。因此，第一导磁层M1、第二导磁层M2、第三导磁层M3与第四导磁层M4的磁导率，对于薄膜电感Z的电感值的影响会更大。据此，通过调整第一导磁层M1、第二导磁层M2、第三导磁层M3与第四导磁层M4的磁导率，可调整薄膜电感Z的特性。

在本发明实施例中，第一导磁层M1、第二导磁层M2、第三导磁层M3与第四导磁层M4的磁导率不一定要全部相同。在其中一实施例中，第一导磁层M1的磁导率与第二导磁层M2的磁导率相同，而第三导磁层M3的磁导率大于第一导磁层M1的磁导率，但本发明不以此为限。

进一步而言，可以通过调整第一导磁层M1、第二导磁层M2、第三导磁层M3与第四导磁层M4的组成，来调整磁导率。举例而言，第三导磁层M3可包括一第三填料m30以及多个分散于第三填料m30中的第三粒子m31，而第四导磁层M4可包括一第四填料m40以及多个分散在第四填料m40中的第四粒子m41。第三填料m30与第四填料m40的材质为绝缘材，其可为热固性聚合物(Thermosetting polymer)或光固型聚合物(Light-activated CuringPolymer)，第三粒子m31与第四粒子m41皆为磁性材料粉末。第三填料m30与第四填料m40的材料，可参考前文所列举的第一填料m10与第二填料m20的材料，而第三粒子m31与第四粒子m41的材料可参考前文所列举的第一粒子m11与第二粒子m21的材料，在此不再赘述。

由于导磁层内的粒子的粒径越小，导磁层的磁导率越低。因此，通过调整第三粒子m31的粒径，以及第四粒子m41的粒径，可调整第三导磁层M3与第四导磁层M4的磁导率。在一实施例中，第一粒子m11的粒径小于第三粒子m31的粒径，而使第一导磁层M1的磁导率低于第三导磁层M3的磁导率。第二粒子m21的粒径小于第四粒子m41的粒径，而使第二导磁层M2的磁导率低于第四导磁层M4的磁导率。通过使第一导磁层M1及第二导磁层M2具有较低的磁导率，可提升薄膜电感Z的饱和电流，而使第三导磁层M3及第四导磁层M4具有较高的磁导率，可提升薄膜电感Z的电感值，但本发明不以此为限。在一实施例中，第三导磁层M3的第三粒子m31可填入第二导电线路21的任两圈相邻线路所定义的空隙内，且第四粒子m41可填入第三导电线路31的任两圈相邻线路所定义的空隙内。

基于上述，除了改良薄膜电感Z的结构之外，在本发明中，还可通过调整第一导磁层M1、第二导磁层M2、第三导磁层M3及第四导磁层M4的磁导率，调整薄膜电感Z所产生的特性。

[第二实施例]

请参照图3，图3为本发明第二实施例的薄膜电感的剖面示意图。本实施例与第一实施例相同的组件具有相同的标号，且相同的部分不再赘述。本实施例的薄膜电感Z只包括第一线圈组件1，而省略第二线圈组件2与第三线圈组件3。相较于第一实施例，由于本实施例的薄膜电感Z只包括第一线圈组件1，因此第一导电线路11A,11B的圈数会较多(图3中以3圈为例)。然而，第一导电线路11A,11B的圈数不超过4圈，并且第一非线路布设区R1的面积与第一基板10的面积之间的比值会至少大于0.1。如此，相较于现有的薄膜电感，本实施例的薄膜电感Z仍会具有较高的饱和电流。

另外，在本实施例的薄膜电感Z中，第一导电柱C11是连接于两个第一导电线路11A,11B的最内圈，以使两个第一导电线路11A,11B相互串接，但本发明不以此为限。

[第三实施例]

请参照图4，图4为本发明第三实施例的薄膜电感的剖面示意图。本实施例与第一实施例相同的组件具有相同的标号，且相同的部分不再赘述。在本实施例中，第一导磁层M1具有位于第一非线路布设区R1的第一中间部分，且第一中间部分具有一第一凹陷表面S1。另外，第二导磁层M2具有位于第一非线路布设区R1的第二中间部分，且第二中间部分具有第二凹陷表面S2。如图3所示，第一凹陷表面S1与第二凹陷表面S2都是朝向第一基板10凹陷，且会在垂直方向上重叠。

也就是说，第一导磁层M1的第一凹陷表面S1与第二导磁层M2的第二凹陷表面S2会分别定义出两个凹陷区。另外，第三导磁层M3的中间部分会填入第一凹陷表面S1所定义的凹陷区内。相似地，第四导磁层M4的中间部分也会填入第二凹陷表面S2所定义的凹陷区。

在第一实施例中，当第一导磁层M1的磁导率小于第三导磁层M3磁导率，且第二导磁层M2的磁导率小于第四导磁层M4的磁导率时，虽然可以使薄膜电感Z具有较高的饱和电流，但却有可能会使薄膜电感Z的电感值偏低。因此，在第三实施例中，通过使第一导磁层M1与第二导磁层M2各具有凹陷区，并且磁导率较高的第三导磁层M3与第四导磁层M4的中间部分会分别填入第一导磁层M1与第二导磁层M2的两个凹陷区内，可以在不过度牺牲或降低饱和电流的情况下，提升薄膜电感Z的电感值，而优化薄膜电感Z的特性。

[第四实施例]

请参照图5，图5为本发明第四实施例的薄膜电感的剖面示意图。本实施例与第一实施例相同的组件具有相同的标号，且相同的部分不再赘述。在本实施例中，第一贯穿孔10H、第二贯穿孔20H与第三贯穿孔30H分别具有不同的尺寸。第一贯穿孔10H的尺寸是大于第二贯穿孔20H的尺寸，且第三贯穿孔30H的尺寸大于第一贯穿孔10H的尺寸，但本发明并不以此例为限。

第一贯穿孔10H、第二贯穿孔20H与第三贯穿孔30H的孔径大小可以根据实际需求调整。进一步而言，以第一线圈组件1为例，若第一贯穿孔10H的孔径越大，薄膜电感Z的电感值可能会越高。若第一贯穿孔10H的孔径越小，薄膜电感Z的电感值会越低。因此，若需要提高薄膜电感Z的电感值，可以增加第一贯穿孔10H、第二贯穿孔20H、第三贯穿孔30H中的至少其中一个的尺寸。若是需要提高薄膜电感Z的饱和电流，可以调整M1,M2,M3,及M4中的至少一个的材料。

[第五实施例]

请参照图6，图6为本发明第五实施例的薄膜电感的剖面示意图。本实施例与第一实施例相同的组件具有相同的标号，且相同的部分不再赘述。在本实施例中，第三基板30不具有贯穿孔，但本发明不以此为限。在其他实施例中，也可以是第一基板10或者第二基板20不具有贯穿孔。

也就是说，可以使第一基板10、第二基板20以及第三基板30中的至少一个不具有任何贯穿孔。据此，在另一实施例中，第一基板10可具有第一贯穿孔10H，但第二基板20及第三基板30都不具有贯穿孔。在又一实施例中，第二基板20可具有第二贯穿孔20H，但第一基板10及第三基板30都不具有贯穿孔。在又另一实施例中，第一至第三基板10～30都不具有贯穿孔。

当任一基板(第一基板10、第二基板20或者第三基板30)不具有贯穿孔时，薄膜电感Z的中间部分会包含磁导率较低的材料。如此，相较于第四实施例的薄膜电感Z而言，本实施例的薄膜电感Z可能具有相对较低的电感值，但却具有较高的饱和电流。因此，若需要提高薄膜电感Z的饱和电流时，可以减少具有贯穿孔的基板的数量，以降低薄膜电感Z的中间部分的磁导率。

[第六实施例]

请参照图7，图7为本发明第六实施例的薄膜电感的剖面示意图。本实施例与第五实施例相同的组件具有相同的标号，且相同的部分不再赘述。

在本实施例中，第三基板30不具有贯穿孔，而第一基板10与第二基板20分别具有第一贯穿孔10H与第二贯穿孔20H。此外，薄膜电感Z还进一步包括第一导磁芯M5，且第一导磁芯M5是位于第一非线路布设区R1的第一贯穿孔10H内。

在本发明实施例中，通过调整第一导磁芯M5、第一导磁层M1以及第二导磁层M2的磁导率，可使薄膜电感Z具有期望的电感值与饱和电流。第一导磁芯M5的磁导率与第一导磁层M1(或第二导磁层M2)的磁导率不一定要相同。在一实施例中，第一导磁芯M5的磁导率可高于第一导磁层M1的磁导率以及高于第二导磁层M2的磁导率，但本发明不以此为限。

相较于使第一导磁芯M5与第一导磁层M1具有相同的磁导率，当第一导磁芯M5的磁导率高于第一导磁层M1与第二导磁层M2的磁导率时，薄膜电感Z可具有较高的电感值，而具有较低的饱和电流。另一方面，当第一导磁芯M5的磁导率低于第一导磁层M1与第二导磁层M2的磁导率时，薄膜电感Z会具有较高的饱和电流，而具有较低的电感值。

[第七实施例]

请参照图8，图8为本发明第七实施例的薄膜电感的剖面示意图。本实施例与第一实施例相同的组件具有相同的标号，且相同的部分不再赘述。在本实施例中，薄膜电感Z还进一步包括第一导磁芯M5、第二导磁芯M6以及第三导磁芯M7。第一导磁芯M5是位于第一非线路布设区R1的第一贯穿孔10H内，第二导磁芯M6是位于第二非线路布设区R2的第二贯穿孔20H内，而第三导磁芯M7是位于第三非线路布设区R3的第三贯穿孔30H内。

值得一提的是，在本实施例中，第一导磁芯M5与第二导磁芯M6之间会通过第一导磁层M1彼此分隔，且第一导磁芯M5与第三导磁芯M7之间会通过第二导磁层M2彼此分隔。

另外，第一至第四导磁层M1～M4，以及第一至第三导磁芯M5～M7的磁导率不一定要相同，可以根据实际需求调整。举例而言，第一导磁芯M5的磁导率可大于第一导磁层M1与第二导磁层M2的磁导率，第二导磁芯M6的磁导率大于第三导磁层M3的磁导率，且第三导磁芯M7的磁导率大于第四导磁层M4的磁导率。也就是说，薄膜电感Z在中间部分的磁导率会比外围部分的磁导率高，可使薄膜电感Z具有较高的电感值。

上述第一至第七实施例只是本发明其中一部分可行的实施例，而并非用以限定本发明。

[实施例的有益效果]

本发明的其中一有益效果在于，本发明所提供的薄膜电感Z，其能通过“第一基板10具有第一非线路布设区R1，第一导电线路11A,11B围绕第一非线路布设区R1而设置，且第一非线路布设区R1的面积与第一基板10的面积之间的比值大于或等于0.1”的技术方案，以降低薄膜电感Z的制作难度，并使薄膜电感Z的特性可根据实际需求来调整。

更进一步来说，相较于现有的薄膜电感，本发明的薄膜电感Z中，第一线圈组件1的第一非线路布设区R1具有较大的面积占比，而使薄膜电感Z可具有较高的饱和电流。

另一方面，在本发明一实施例中，还可通过设置一个以上的线圈组件(如：第一至第三线圈组件1～3)，来增加薄膜电感Z的电感值。也就是说，尽管每个导电线路(第一至第三导电线路11A,11B,21,31)的圈数被减少，但薄膜电感Z的电感值并未过度降低。再者，由于每个导电线路(第一至第三导电线路11A,11B,21,31)的圈数被减少，可以降低线路制作难度。

此外，通过设置多个线圈组件(第一至第三线圈组件1～3)，可以增加薄膜电感Z的设计自由度，而使薄膜电感Z能符合不同的需求。具体而言，通过调整第一至第三非线路布设区R1～R3的结构以及设置于第一至第三非线路布设区R1～R3的材料，可调整薄膜电感Z的中间部分的磁导率，进而使薄膜电感Z可根据不同的需求而具有不同的特性。

请参照下表1，显示本发明第一实施例与第七实施例的薄膜电感与比较例的薄膜电感的各个仿真数据。须说明的是，在模拟时，设定本发明第一实施例与第七实施例的薄膜电感与比较例的薄膜电感具有相同的尺寸。然而，在比较例的薄膜电感中，只具有一个线圈组件，而本发明第一实施例与第七实施例的薄膜电感具有多个线圈组件(也就是第一至第三线圈组件1～3)。本发明第一实施例与第七实施例的薄膜电感的结构可分别参照图2与图8。

比较例与本发明第一实施例与第七实施例的薄膜电感皆包括4个导磁层，如图2所示的第一至第四导磁层M1～M4。然而，第七实施例的薄膜电感具有磁导率较高的导磁芯，如：图8所示的第一至第三导磁芯M5～M7。

另外，在比较例的线圈组件中，导电线路的圈数较多，且非线路布设区的面积与基板的面积比值为0.0588。对于本发明第一实施例与第七实施例的薄膜电感而言，在每一个线圈组件的每一非线路布设区(如：第一非线路布设区R1)的面积与基板(如：第一基板10)的面积比值约为0.264。

表1:

	电感值(μH)	直流电阻(mohm)	饱和电流(A)
				比较例	0.434	156	1.53
第一实施例	0.41	158	2.66
				第七实施例	0.505	158	1.65

由上表1可以看出，相较于比较例的薄膜电感而言，第一实施例的薄膜电感Z的电感值虽然略低，但是第一实施例的薄膜电感Z具有更高的饱和电流。也就是说，在本发明第一实施例中，通过增加非线路布设区的面积，确实能够使薄膜电感Z在不过度牺牲电感值的情况下，大幅地增加饱和电流。

另外，相较于比较例与第一实施例的薄膜电感而言，第七实施例的薄膜电感Z具有磁导率较高的导磁芯，而具有较高的电感值。然而，第七实施例的薄膜电感Z的饱和电流仍高于比较例的薄膜电感的饱和电流。据此，在本发明中，在增加非线路布设区的面积之后，即便通过设置磁导率较高的导磁芯来提高电感值，第七实施例的薄膜电感Z仍可具有较高的饱和电流。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。

Claims (15)

1.一种薄膜电感，其特征在于，所述薄膜电感包括：

一第一线圈组件，其包括一第一基板以及分别设置在所述第一基板两相反表面的两个第一导电线路，且每一所述第一导电线路具有多圈线路；

一第一导磁层；以及

一第二导磁层，所述第二导磁层与所述第一导磁层分别位于所述第一基板的两相反表面上，且两个所述第一导电线路分别嵌埋在所述第一导磁层与所述第二导磁层中；

其中，所述第一基板具有一第一非线路布设区，所述第一导电线路围绕所述第一非线路布设区而设置，且所述第一非线路布设区的面积与所述第一基板的面积之间的比值大于或等于0.1；

所述薄膜电感还进一步包括：

一第二线圈组件，其包括一第二基板以及一第二导电线路，其中，所述第一导磁层是位于所述第二基板与所述第一线圈组件之间，所述第二导电线路与所述第一导磁层分别位于所述第二基板的两相反侧，其中，所述第二导电线路与其中一所述第一导电线路电性串接；

一第三导磁层，其位于所述第二基板上，且所述第二导电线路嵌埋在所述第三导磁层内，所述第一基板具有一第一贯穿孔，所述第二基板具有一第二贯穿孔，且所述第一贯穿孔的范围与所述第二贯穿孔的范围在一垂直方向上至少部分地重叠；

一第一导磁芯，其位于所述第一基板的所述第一贯穿孔内；以及

一第二导磁芯，其位于所述第二基板的所述第二贯穿孔内，其中，所述第一导磁芯与所述第二导磁芯之间通过所述第一导磁层彼此分隔，且所述第一导磁芯与所述第二导磁芯分别具有不同的磁导率。

2.根据权利要求1所述的薄膜电感，其特征在于，所述薄膜电感还进一步包括：位于所述第一非线路布设区的一第一导磁芯，其中，所述第一导磁层与所述第二导磁层的磁导率相同，且所述第一导磁芯的磁导率与所述第一导磁层的磁导率不同。

3.根据权利要求1所述的薄膜电感，其特征在于，所述第一基板具有贯穿所述第一基板的一第一导电柱，两个所述第一导电线路通过所述第一导电柱彼此电性连接。

4.根据权利要求1所述的薄膜电感，其特征在于，所述第一导磁层具有位于所述第一非线路布设区的一第一中间部分，所述第二导磁层具有位于所述第一非线路布设区的一第二中间部分，所述第一中间部分具有一第一凹陷表面，所述第二中间部分具有一第二凹陷表面，所述第一凹陷表面与所述第二凹陷表面在一垂直方向上相互重叠。

5.根据权利要求1所述的薄膜电感，其特征在于，所述第一导磁层的一部分填入所述第一导电线路的相邻任两圈所述线路之间的间隙，且所述第二导磁层的一部分填入另一所述第一导电线路的相邻任两圈所述线路之间的间隙。

6.根据权利要求5所述的薄膜电感，其特征在于，所述第一导磁层包括一第一填料以及多个设置在所述第一填料中的第一粒子，所述第二导磁层包括一第二填料以及多个设置在所述第二填料中的第二粒子，所述第一粒子填入所述第一导电线路相邻两圈所述线路之间，所述第二粒子填入另一所述第一导电线路相邻两圈所述线路之间。

7.根据权利要求1所述的薄膜电感，其特征在于，所述第二基板具有一第二非线路布设区，且所述第二导电线路围绕所述第二非线路布设区，所述第二非线路布设区在一垂直方向上重叠于所述第一非线路布设区，且所述第二非线路布设区的面积与所述第二基板之间的比值大于或等于0.1。

8.根据权利要求7所述的薄膜电感，其特征在于，所述第二非线路布设区的面积与所述第一非线路布设区的面积不同。

9.根据权利要求1所述的薄膜电感，其特征在于，所述薄膜电感还进一步包括：一第二导电柱以及包覆所述第二导电柱的一介电层，其中，所述第二导电线路通过所述第二导电柱而电性连接于其中一所述第一导电线路，且所述第二导电柱贯穿所述第二基板以及所述第一导磁层，并通过所述介电层与所述第一导磁层电性绝缘。

10.根据权利要求1所述的薄膜电感，其特征在于，所述薄膜电感还进一步包括：

一第三线圈组件，包括一第三基板以及一第三导电线路，其中，所述第二导磁层是位于所述第三基板与所述第一线圈组件之间，所述第三导电线路与所述第二导磁层分别位于所述第三基板的两相反侧，且所述第三导电线路与另一所述第一导电线路电性串接；以及

一第四导磁层，其设置在所述第三基板上，且所述第三导电线路嵌埋在所述第四导磁层内。

11.根据权利要求10所述的薄膜电感，其特征在于，所述第一导磁层、所述第二导磁层、所述第三导磁层与所述第四导磁层中的至少两者的材料不同。

12.根据权利要求10所述的薄膜电感，其特征在于，所述第一导电线路的圈数、所述第二导电线路的圈数与所述第三导电线路的圈数都小于或等于3。

13.根据权利要求10所述的薄膜电感，其特征在于，所述薄膜电感还进一步包括：一第三导电柱以及包覆所述第三导电柱的另一介电层，其中，所述第三导电线路通过所述第三导电柱而电性连接于另一所述第一导电线路，且所述第三导电柱贯穿所述第三基板以及所述第二导磁层，并通过另一所述介电层与所述第二导磁层电性绝缘。

14.根据权利要求1所述的薄膜电感，其特征在于，所述第一导电线路的圈数小于或等于4。

15.根据权利要求1所述的薄膜电感，其特征在于，所述第一线圈组件还进一步包括两层绝缘层，两层所述绝缘层分别包覆在两个所述第一导电线路上，每一所述绝缘层是通过原子层沉积、分子层沉积、化学气相沉积或沉浸工艺形成。