CN113419679A - 存储装置、系统级芯片、电子设备及存储方法 - Google Patents

Abstract

本申请提供一种存储装置、系统级芯片、电子设备及存储方法，装置包括：控制模块，连接处理器，用于接收处理器的目标数据，确定目标数据的第一存储地址和适配第一存储地址的第一存储策略，第一存储策略中单个存储单元能够存储的数据的最大比特数量小于第二存储策略中单个存储单元能够存储的数据的最大比特数量，第二存储策略为QLC存储策略；QLC存储模块，连接控制模块，用于在第一存储地址对应的存储单元按照第一存储策略存储目标数据。本申请实施例提高支持QLC存储技术的存储装置的写入性能，提高其应用面。

Description

存储装置、系统级芯片、电子设备及存储方法

技术领域

本申请属于存储技术领域，具体涉及一种存储装置、系统级芯片、电子设备及存储方法。

背景技术

目前，支持四层单元(Quad-Level Cell，QLC)存储技术的存储设备，其每个存储单元存储大小为4比特bit的信息，电压从0000到1111有16种变化，因其编程/擦除(Program/Erease，P/E)耗时较长，导致数据写入速度较慢，性能难以满足需求。

发明内容

本申请提供一种存储装置、系统级芯片、电子设备及存储方法，以期提高支持QLC存储技术的存储装置的写入性能，提高其应用面。

第一方面，本申请提供一种存储装置，包括：

控制模块，连接处理器，用于接收所述处理器的目标数据，确定所述目标数据的第一存储地址和适配所述第一存储地址的第一存储策略，所述第一存储策略中单个存储单元能够存储的数据的最大比特数量小于第二存储策略中单个存储单元能够存储的数据的最大比特数量，所述第二存储策略为QLC存储策略；

QLC存储模块，连接所述控制模块，用于在所述第一存储地址对应的存储单元按照所述第一存储策略存储所述目标数据。

可以看出，本申请实施例中，由于存储装置的控制模块能够使用耗时更短的第一存储策略存储目标数据，从而避免因使用耗时更长的QLC存储策略存储目标数据而降低存储装置的数据写入性能，有利于提高支持QLC存储技术的存储装置的写入性能，提高其应用面。

第二方面，本申请提供一种系统级芯片，包括：

如第一方面所述的存储装置；

处理器，连接所述存储装置，用于向所述存储装置发送目标数据以将所述目标数据存储至第一存储地址对应的存储单元。

可以看出，本申请实施例中，由于系统级芯片包含采用耗时更短的存储策略的存储装置，因此能够对应提高系统级芯片的数据存储效率。

第三方面，本申请提供一种电子设备，包括如第三方面所述的系统级芯片。

可以看出，本申请实施例中，由于电子设备采用数据存储效率更高的系统级芯片，因此能够提高电子设备的数据处理效率。

第四方面，本申请提供一种存储方法包括：

获取待存储的目标数据；

确定所述目标数据的第一存储地址和适配所述第一存储地址的第一存储策略，所述第一存储策略中单个存储单元能够存储的数据的最大比特数量小于第二存储策略中单个存储单元能够存储的数据的最大比特数量，所述第二存储策略为QLC存储策略；

在所述第一存储地址的存储单元按照所述第一存储策略存储所述目标数据。

可以看出，本申请实施例中，设备针对待存储的目标数据，能够选择第一存储策略存储目标数据，避免直接使用第二存储策略造成数据写入耗时过长而影响设备的数据存储效率，提高数据存储效率。

附图说明

图1a为本申请实施例提供的一种存储装置100的结构示意图；

图1b为本申请实施例提供的一种QLC存储模块140的结构示意图；

图1c为本申请实施例提供的一种数据写入性能比对示意图；

图2为本申请实施例提供的一种系统级芯片10的结构示意图；

图3为本申请实施例提供的一种电子设备1的结构示意图；

图4为本申请实施例提供的一种存储方法的流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应理解，本申请中涉及的“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请中的“至少一个”指的是一个或多个，多个指的是两个或两个以上。本申请中和/或，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A、B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一(项)个”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a、b或c中的至少一项(个)，可以表示：a，b，c，a和b，a和c，b和c，或a、b和c，其中a、b、c中的每一个本身可以是元素，也可以是包含一个或多个元素的集合。

需要指出的是，本申请实施例中涉及的等于可以与大于连用，适用于大于时所采用的技术方案，也可以与小于连用，适用于与小于时所采用的技术方案，需要说明的是，当等于与大于连用时，不与小于连用；当等于与小于连用时，不与大于连用。本申请实施例中“的(of)”，“相应的(corresponding，relevant)”和“对应的(corresponding)”有时可以混用，应当指出的是，在不强调其区别时，其所要表达的含义是一致的。

首先，对本申请实施例中涉及的部分名词进行解释，以便于本领域技术人员理解。

1、固态硬盘(Solid State Disk或Solid State Drive，简称SSD)。本申请实施例中固态硬盘又称固态驱动器，是用固态电子存储芯片阵列制成的硬盘。SSD由控制单元和存储单元(闪编码型快闪记忆体FLASH芯片、动态随机存取存储器DRAM芯片)组成。由于固态硬盘的技术与传统硬盘的技术不同，所以产生了不少新兴的存储器厂商。厂商只需购买与非NAND颗粒，再配适当的控制芯片，编写主控制器代码，就制造了固态硬盘。

2、多位存储技术。本申请实施例中多位存储技术包括以下几种：

(1)单层单元(Single-Level Cell，SLC)，支持SLC存储策略的存储设备的每个存储单元Cell存储1bit信息，也就是只有0、1两种电压变化，结构简单，电压控制也快速，反映出来的特点就是寿命长，性能强，P/E寿命在1万到10万次之间，但缺点就是容量低而成本高，毕竟一个Cell单元只能存储1bit信息。

(2)多层单元(Multi-Level Cell，MLC)，与SLC对应的，SLC之外的NAND闪存都是MLC类型，常说的MLC是指2bit MLC，即每个cell单元存储2bit信息，电压有000，01，10，11四种变化，MLC比SLC需要更复杂的的电压控制，加压过程用时也变长，意味着写入性能降低了，同时可靠性也下降了，P/E寿命根据不同制程在3000-5000次不等，有的还更低。

(3)三层单元(Trinary-Level Cell，TLC)，每个cell单元存储3bit信息，电压从000到111有8种变化，容量比MLC再次增加1/3，成本更低，但是架构更复杂，P/E编程时间长，写入速度慢，P/E寿命也降至1000-3000次，部分情况会更低。

(4)四层单元(Quad-Level Cell，QLC)，每个cell单元存储4bit信息，电压从0000到1111有16种变化，但是容量能增加33％，写入性能、P/E寿命会进一步降低。QLC表现差在写入速度上，因为其P/E编程时间就比MLC、TLC更长，速度更慢；相比于TLC来说，成本比更低，容量更大，而可靠、稳定性及寿命则更差些，目前QLC NAND拥有几百次～1000次左右的P/E编程擦写循环。

3、电子设备。本申请实施例中电子设备是一种具有图像信号处理功能的设备，可以称为用户设备(user equipment，UE)、终端(terminal)、终端设备、移动台(mobilestation，MS)、移动终端(mobile terminal，MT)、接入终端设备、车载终端设备、工业控制终端设备、UE单元、UE站、移动站、远方站、远程终端设备、移动设备、UE终端设备、无线通信设备、UE代理或UE装置等。用户设备可以是固定的或者移动的。例如，用户设备可以是手机(mobile phone)、平板电脑(pad)、台式机、笔记本电脑、一体机、车载终端、虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、工业控制(industrial control)中的无线终端、无人驾驶(self driving)中的无线终端、远程手术(remote medical surgery)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端、蜂窝电话、无绳电话、会话启动协议(session initiationprotocol，SIP)电话、无线本地环路(wireless local loop，WLL)站、个人数字助理(personal digital assistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、可穿戴设备、未来移动通信网络中的终端设备或者未来演进的公共移动陆地网络(public land mobile network，PLMN)中的终端设备等。在本申请的一些实施例中，用户设备还可以是具有收发功能的装置，例如芯片系统。其中，芯片系统可以包括芯片，还可以包括其它分立器件。

随着第五代移动通信技术(5th Generation Mobile CommunicationTechnology，简称5G)时代开启，超大存储容量手机需求进入新的维度，手机的存储设备不仅仅用于存储各种数据如照片，文档，个人重要信息等，同时需要满足高清视频/高清照片/视频通话以及极速娱乐游戏等体验需求，这对于手机的存储提出的更大的需求；因此高容量，低成本的新型存储器也逐渐在手机移动端进行研究中，多位存储技术的开发，是提升存储容量的一个方向。

目前，QLC存储设备仅用于个人电脑(Personal Computer，PC)端，SSD固态硬盘中；手机移动端主流基本都是TLC存储设备为主，业界目前没有QLC存储设备在手机移动端应用的技术。QLC存储设备中每个存储单元存储大小为4比特bit的信息，电压从0000到1111有16种变化，因其编程/擦除(Program/Erease，P/E)耗时较长，导致数据写入速度较慢，性能难以满足需求。

针对上述问题，本申请实施例提供一种存储装置、系统级芯片、电子设备及存储方法，以期提高支持QLC存储技术的存储装置的写入性能，提高其应用面，下面结合附图进行说明。

请参阅图1a，图1a是本申请实施例提供的一种存储装置100的结构示意图，包括：

控制模块120，连接处理器200，用于接收所述处理器200的目标数据，确定所述目标数据的第一存储地址和适配所述第一存储地址的第一存储策略，所述第一存储策略中单个存储单元能够存储的数据的最大比特数量小于第二存储策略中单个存储单元能够存储的数据的最大比特数量，所述第二存储策略为QLC存储策略；

QLC存储模块140，连接所述控制模块120，用于在所述第一存储地址对应的存储单元按照所述第一存储策略存储所述目标数据。

示例的，所述控制模块120可以为微控制芯片，又称为主控芯片。所述QLC存储模块140可以为支持QLC存储策略的存储颗粒阵列。

示例的，所述目标数据的数据类型包括但不限于以下任意一种：图片、文字、音频、视频等。

示例的，所述控制模块可以查询预设的存储地址和存储策略之间的映射关系，获取第一存储地址所对应的第一存储策略。

示例的，所述第一存储策略包括以下任意一种：SLC存储策略、MLC存储策略、以及TLC存储策略。

若第一存储策略为SLC存储策略，则所述第一存储策略中单个存储单元能够存储的数据的最大比特数量为1。

若第一存储策略为MLC存储策略，则所述第一存储策略中单个存储单元能够存储的数据的最大比特数量为2。

若第一存储策略为TLC存储策略，则所述第一存储策略中单个存储单元能够存储的数据的最大比特数量为3。

具体实现中，所述第一存储地址可以是单个存储单元的单个存储地址或者多个存储单元多个存储地址，具体根据存储目标数据所需要的存储单元的数量确定。如目标数据的数据量为10比特，且第一存储策略为SLC存储策略，则需要十个存储单元采用SLC存储策略存储。其他类似不再赘述。

可以看出，本申请实施例中，由于存储装置的控制模块能够使用耗时更短的第一存储策略存储目标数据，从而避免因使用耗时更长的QLC存储策略存储目标数据而降低存储装置的数据写入性能，有利于提高支持QLC存储技术的存储装置的写入性能，提高其应用面。

在一个可能的实施例中，所述控制模块120，还用于接收所述处理器200的第一读取指令，解析所述第一读取指令以确定所述第一存储地址，以及按照第一读取策略读取所述第一存储地址的所述目标数据，所述第一读取策略中单个存储单元能够读取的数据的最大比特数量与所述第一存储策略中单个存储单元能够存储的数据的最大比特数量相同。

其中，所述第一读取指令可以携带目标数据的地址信息或者标识信息，若携带地址信息，则控制模块直接根据地址信息从对应的第一存储地址读取目标数据，若携带标识信息，则控制模块查询标识与存储地址之间的对应关系，确定对应的第一存储地址，并从第一存储地址读取目标数据。

可见，本示例中，由于第一存储地址对应的存储单元均采用第一存储策略来存储数据，因此，单个存储单元所能够存储的数据的最大比特数量与能够读取的最大比特数量是对应的，如此确保存储和读取操作地址的一致性，提高数据存取的稳定性和成功率。

在一个可能的实施例中，如图1b所示，所述QLC存储模块140包括适用所述第一存储策略的第一存储区域141和适用所述第二存储策略的第二存储区域142；

所述第一存储区域141包括所述第一存储地址对应的存储单元。

示例的，所述第一存储区域的大小由出厂阶段开发人员根据经验值设置。

例如，开发人员经过实验发现第一存储区域的容量与存储装置的总容量的占比在20％至40％区间时，电子设备的运行性能综合评估结果最好，则可以选择30％的占比作为第一存储区域的大小的参考。

可见，本示例中，由于QLC存储模块140的第一存储区域的存储策略被变更为支持更高写入性能的第一存储策略，从而能够提报存储装置的数据存储效率。

在一个可能的实施例中，所述控制模块120，还用于接收所述处理器200的转存指令，根据所述转存指令将所述第一存储区域141存储的数据转存至所述第二存储区域142。

其中，如图1c所示的数据写入性能比对示意图，可以看出，存储装置按照SLC存储策略进行数据写入的性能远高于按照QLC进行数据写入的性能，而SLC缓存区域被耗尽后会发生数据写入性能的短时陡降影响数据存储的稳定性，因此需要避免发生此种情况。

示例的，所述处理器200检测到电子设备处于预设状态时，发送所述转存指令。其中，所述预设状态包括但不限于：所述电子设备处于充电状态、且用户未使用、且所述第一存储区域未被全部占用。

此外，若所述第一存储区域的已存储区域占比高于预设阈值，则所述处理器200可以直接向控制模块120发送所述转存指令。

可见，本示例中，处理器支持将第一存储区域141存储的数据转存至所述第二存储区域142，从而避免第一存储区域141被占满而发生写入性能陡降问题，提高存储区域维护的智能性和稳定性。

在一个可能的实施例中，所述控制模块120，还用于在检测到电子设备处于预设状态时，将所述第一存储区域141存储的数据转存至所述第二存储区域142，所述电子设备包括所述存储装置100和所述处理器200。

示例的，所述预设状态包括所述电子设备处于充电状态、且用户未使用、且所述第一存储区域未被全部占用。

可见，本示例中，控制模块120支持将第一存储区域141存储的数据转存至所述第二存储区域142，从而避免第一存储区域141被占满而发生写入性能陡降问题，提高存储区域维护的智能性和稳定性。

在一个可能的实施例中，所述控制模块120，具体用于将所述目标数据由所述第一存储地址对应的存储单元转存至第二存储地址对应的存储单元，所述第二存储地址处于所述第二存储区域142中；

所述控制模块120，还用于接收所述处理器200的第二读取指令，解析所述第二读取指令以确定所述第二存储地址，以及按照第二读取策略读取所述第二存储地址的所述目标数据，所述第二读取策略中单个存储单元能够读取的数据的最大比特数量与所述第二存储策略中单个存储单元能够存储的数据的最大比特数量相同。

可见，本示例中，控制模块120支持针对目标数据的数据转存和转存后的数据读取，避免出现读写地址错误问题，提高读写一致性和稳定性。

在一个可能的实施例中，所述控制模块120，还用于接收所述处理器的分区更新指令，根据所述分区更新指令更新所述第一存储区域。

示例的，所述分区更新指令可以是系统层级的指示信令，需要取得开发人员权限的用户设置生成或者通过厂家推送的版本更新数据包在系统更新阶段生成。

可见，本示例中，处理器支持指示控制模块进行第一存储区域的更新，从而通过动态更新以满足不同情况的使用需求。

与前述实施例对应的，请参阅图2，图2是本申请实施例提供的一种系统级芯片10的结构示意图，包括：

如上述实施例所述的存储装置100；

处理器200，连接所述存储装置100，用于向所述存储装置100发送目标数据以将所述目标数据存储至第一存储地址对应的存储单元。

其中，所述处理器200包括但不限于应用处理器(Application Processor，AP)。

示例的，所述系统级芯片10还包括接口，接口可以是一个或多个的不同种类的接口，可以包括内部接口或者外部接口，用于连接存储系统的各个模块。

例如，接口可以包括集成电路(inter-integrated circuit，I2C)接口，集成电路内置音频(inter-integrated circuit sound，I2S)接口，脉冲编码调制(pulse codemodulation，PCM)接口，通用异步收发传输器(universal asynchronous receiver/transmitter，UART)接口，移动产业处理器接口(mobile industry processor interface，MIPI)，通用输入输出(general-purpose input/output，GPIO)接口，用户标识模块(subscriber identity module，SIM)接口，和/或通用串行总线(universal serial bus，USB)接口等。应理解，系统级芯片10也可以采用不同的接口连接方式，或多种接口连接方式的组合，本申请实施例对接口的类型和连接方式不做限定。

可以看出，本申请实施例中，由于系统级芯片包含采用耗时更短的存储策略的存储装置，因此能够对应提高系统级芯片的数据存储效率。

在一个可能的实施例中，所述处理器，还用于向所述存储装置发送第一读取指令以读取所述第一存储地址对应的存储单元中的目标数据；或者，

所述处理器，还用于向所述存储装置发送转存指令以将所述目标数据由所述第一存储地址对应的存储单元转存至第二存储地址对应的存储单元；

所述处理器，还用于向所述存储装置发送第二读取指令以读取所述第二存储地址对应的存储单元中的目标数据。

可见，本示例中，处理器200支持与存储装置100交互以实现数据的转存、存储和写入，提高数据存取效率。

与前述实施例对应的，请参阅图3，图3是本申请实施例提供的一种电子设备1的结构示意图，包括：

如前述实施例中所描述的系统级芯片10。

示例的，所述电子设备1还包括显示屏等外设，所述显示屏可以连接所述处理器200以支持显示从所述存储装置100中读取的目标数据。

可以看出，本申请实施例中，由于电子设备采用数据存储效率更高的系统级芯片，因此能够提高电子设备的数据处理效率。

与前述实施例对应的，请参阅图4，图4是本申请实施例提供的一种存储方法的流程示意图，应用于如图3所示的电子设备1，所述方法包括以下步骤：

步骤401，获取待存储的目标数据。

步骤402，确定所述目标数据的第一存储地址和适配所述第一存储地址的第一存储策略，所述第一存储策略中单个存储单元能够存储的数据的最大比特数量小于第二存储策略中单个存储单元能够存储的数据的最大比特数量，所述第二存储策略为QLC存储策略。

步骤403，在所述第一存储地址的存储单元按照所述第一存储策略存储所述目标数据。

可以看出，本申请实施例中，设备针对待存储的目标数据，能够选择第一存储策略存储目标数据，避免直接使用第二存储策略造成数据写入耗时过长而影响设备的数据存储效率，提高数据存储效率。

以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应该理解为对本申请的限制。

上述实施例，可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时，上述实施例可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行所述计算机指令或计算机程序时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质。半导体介质可以是固态硬盘。

本申请实施例还提供一种计算机存储介质，其中，该计算机存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤，上述计算机包括电子设备。

本申请实施例还提供一种计算机程序产品，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包，上述计算机包括电子设备。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

在本申请所提供的几个实施例中，应该理解到，所揭露的方法、装置和系统，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的；例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式；例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理包括，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，可轻易想到变化或替换，均可作各种更动与修改，包含上述不同功能、实施步骤的组合，包含软件和硬件的实施方式，均在本发明的保护范围。

Claims (11)

1.一种存储装置，其特征在于，包括：

控制模块，连接处理器，用于接收所述处理器的目标数据，确定所述目标数据的第一存储地址和适配所述第一存储地址的第一存储策略，所述第一存储策略中单个存储单元能够存储的数据的最大比特数量小于第二存储策略中单个存储单元能够存储的数据的最大比特数量，所述第二存储策略为QLC存储策略；

QLC存储模块，连接所述控制模块，用于在所述第一存储地址对应的存储单元按照所述第一存储策略存储所述目标数据。

2.根据权利要求1所述的存储装置，其特征在于，所述控制模块，还用于接收所述处理器的第一读取指令，解析所述第一读取指令以确定所述第一存储地址，以及按照第一读取策略读取所述第一存储地址的所述目标数据，所述第一读取策略中单个存储单元能够读取的数据的最大比特数量与所述第一存储策略中单个存储单元能够存储的数据的最大比特数量相同。

3.根据权利要求1或2所述的存储装置，其特征在于，所述QLC存储模块包括适用所述第一存储策略的第一存储区域和适用所述第二存储策略的第二存储区域；

所述第一存储区域包括所述第一存储地址对应的存储单元。

4.根据权利要求3所述的存储装置，其特征在于，所述控制模块，还用于接收所述处理器的转存指令，根据所述转存指令将所述第一存储区域存储的数据转存至所述第二存储区域。

5.根据权利要求3所述的存储装置，其特征在于，所述控制模块，还用于在检测到电子设备处于预设状态时，将所述第一存储区域存储的数据转存至所述第二存储区域，所述电子设备包括所述存储装置和所述处理器。

6.根据权利要求4或5所述的存储装置，其特征在于，所述控制模块，具体用于将所述目标数据由所述第一存储地址对应的存储单元转存至第二存储地址对应的存储单元，所述第二存储地址处于所述第二存储区域中；

所述控制模块，还用于接收所述处理器的第二读取指令，解析所述第二读取指令以确定所述第二存储地址，以及按照第二读取策略读取所述第二存储地址的所述目标数据，所述第二读取策略中单个存储单元能够读取的数据的最大比特数量与所述第二存储策略中单个存储单元能够存储的数据的最大比特数量相同。

7.根据权利要求3-6任一项所述的存储装置，其特征在于，所述控制模块，还用于接收所述处理器的分区更新指令，根据所述分区更新指令更新所述第一存储区域。

8.一种系统级芯片，其特征在于，包括：

如权利要求1-7任一项所述的存储装置；

处理器，连接所述存储装置，用于向所述存储装置发送目标数据以将所述目标数据存储至第一存储地址对应的存储单元。

9.根据权利要求8所述的系统级芯片，其特征在于，所述处理器，还用于向所述存储装置发送第一读取指令以读取所述第一存储地址对应的存储单元中的目标数据；或者，

所述处理器，还用于向所述存储装置发送转存指令以将所述目标数据由所述第一存储地址对应的存储单元转存至第二存储地址对应的存储单元；

所述处理器，还用于向所述存储装置发送第二读取指令以读取所述第二存储地址对应的存储单元中的目标数据。

10.一种电子设备，其特征在于，包括如权利要求8或9所述的系统级芯片。

11.一种存储方法，其特征在于，包括：

获取待存储的目标数据；

确定所述目标数据的第一存储地址和适配所述第一存储地址的第一存储策略，所述第一存储策略中单个存储单元能够存储的数据的最大比特数量小于第二存储策略中单个存储单元能够存储的数据的最大比特数量，所述第二存储策略为QLC存储策略；

在所述第一存储地址的存储单元按照所述第一存储策略存储所述目标数据。

Images