CN113412465A - 三级存储单元nand闪存中的回流耐久性改进 - Google Patents

三级存储单元nand闪存中的回流耐久性改进 Download PDF

Info

Publication number
CN113412465A
CN113412465A CN202080013266.3A CN202080013266A CN113412465A CN 113412465 A CN113412465 A CN 113412465A CN 202080013266 A CN202080013266 A CN 202080013266A CN 113412465 A CN113412465 A CN 113412465A
Authority
CN
China
Prior art keywords
data
memory
nand flash
region
tlc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080013266.3A
Other languages
English (en)
Other versions
CN113412465B (zh
Inventor
佐藤淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113412465A publication Critical patent/CN113412465A/zh
Application granted granted Critical
Publication of CN113412465B publication Critical patent/CN113412465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种存储器装置及其操作方法。在一个实施例中，公开了一种方法，其包含：通过压缩原始数据来生成经压缩数据以存储在存储器装置中；用所述经压缩数据对所述存储器装置的第一区域进行预编程；以及响应于检测到所述存储器装置已通电，解压缩所述经压缩数据，获得所述原始数据，以及将所述原始数据传送到所述存储器装置的第二区域。

Description

三级存储单元NAND闪存中的回流耐久性改进
相关申请
本申请要求第16/281,740号美国专利申请，其于2019年2月21日提交且标题为《三级存储单元Nand闪存中的回流耐久性改进(Reflow Endurance Improvements in Triple-Level Cell Nand Flash)》，其全部公开以引用的方式并入本文中。
技术领域
本公开大体上涉及半导体存储器及方法，且更明确地说，涉及制造期间三级存储单元NAND闪存操作的改进。
背景技术
闪存是不需要电源来维护数据的非易失性存储介质。NAND闪存是一种使用NAND逻辑门构造的闪存类型。或者，NOR闪存是一种使用NOR逻辑门构造的闪存。目前，NAND闪存的使用主导了闪存市场。
在闪存中，NAND或NOR晶体管用于存储信息且布置在可经由位线和字线访问的栅极阵列或网格中，所述位线和字线的交叉点称为存储单元。最简单的闪存每单元存储一位信息，并且被称为单级存储单元(SLC)闪存。在多级存储单元(MLC)闪存中，一个单元存储一个以上位的信息。具体而言，传统上MLC闪存，每单元存储两位信息。相应地，三级存储单元(TLC)闪存每单元存储三位信息，而四级存储单元(QLC)闪存每单元存储四位信息。MLC、TLC和QLC闪存统称为“多单元闪存”。
SLC和多单元闪存之间的原理折衷是成本和速度。每个单元存储一位的SLC闪存具有最快的访问时间，但成本也显著高于MLC、TLC和QLC闪存。相反，QLC闪存访问最慢，但成本最低。MLC和TLC闪存在SLC闪存和QLC闪存之间，其中MLC闪存比TLC更快和更昂贵，TLC闪存比TLC更快和更昂贵，但是两者都比SLC更慢和更便宜。此外，多单元闪存比SLC闪存耐久性低，并且错误率和热敏感性高。
混合型的闪存被称为伪SLC(pSLC)。在pSLC闪存装置中，物理MLC或TLC闪存阵列在SLC“模式”下操作。也就是说，尽管每个单元具有多个晶体管，但MLC/TLC闪存阵列仅利用这些单元中的一个，有效地充当SLC装置。pSLC闪存有时被称为增强MLC(eMLC)、iSLC、超级MLC、MLC+、turbo MLC和其它名称。
通常，在制造期间，包括MLC和TLC存储器的闪存在经由回流焊接以通信方式耦合到控制器、电路板或其它连接的装置之前用数据预编程。如本领域已知，在回流焊接期间，NAND闪存阵列在放置于回流炉中时经受极高温度。具体地，TLC闪存中的三次回流分别导致比MLC或SLC闪存中弱得多的热影响。结果，TLC闪存中的预编程数据在回流焊接期间经常被损坏。当前解决方案试图通过将TLC闪存(其具有较低成本)置于pSLC模式中来补救此问题，所述pSLC模式可处理回流热影响，数据损失最小，乃至没有数据损失。然而，所述方法将TLC的容量降低三分之一。所公开的实施例弥补了现有TLC闪存的这些和其它缺陷。
附图说明
从如附图中所示的实施例的以下描述中，本公开的前述和其它目的、特征和优点将是显而易见的，各个视图中，相同附图标记指代相同的部分。附图不一定是按比例的，重点在于说明本公开的原理。
图1是根据本公开的一些实施例的计算系统的框图。
图2是示出根据本公开的一些实施例的用于对TLC阵列预编程的方法的流程图。
图3是示出根据本公开的一些实施例的用于将pSLC数据解压缩到TLC存储器区域中的方法的流程图。
图4是根据本公开的一些实施例的计算系统的框图。
具体实施方式
以下公开描述用于改进闪存的操作的各种实施例。在所示实施例中，所公开的实施例描述了TLC NAND闪存的配置，使得TLC存储器的一部分用作pSLC闪存，而其余部分用作TLC闪存。控制器被修改为包括可用于在制造之前压缩数据的编解码器。该经压缩数据被预编程到存储器的pSLC闪存区域中。进一步修改控制器以检测存储器通电的时间。作为响应，控制器阻止对存储器的访问并解压缩来自pSLC区域的数据。然后将解压缩的数据写入TLC区域。此操作确保在回流焊接期间pSLC区域中预编程的数据不被损坏，同时确保在使用期间利用TLC闪存的容量。
图1是根据本公开的一些实施例的计算系统的框图。
在所示实施例中，计算系统(100)包括存储器系统(101)和主机处理器(111)。在一个实施例中，存储器系统(101)包含受管NAND闪存装置。在一个实施例中，存储器系统(101)包含固态驱动器(SSD)。
在所示出实施例中，主机接口(113)可用于在存储器系统(101)与主机处理器(111)之间传送数据。接口(113)可以是标准化接口的形式。例如，当存储器系统(101)用于计算系统101中的数据存储时，接口(113)可以是串行高级技术附件(SATA)、串行附接SCSI(SAS)、外围组件互连快速(PCIe)或通用串行总线(USB)以及其它连接器和接口。然而，一般来说，接口(113)可提供用于在存储器系统(101)与具有用于接口(113)的兼容接收器的主机处理器(111)之间传递控制、地址、数据和其它信号的接口。主机处理器(111)可以是主机系统，例如个人膝上型计算机、台式计算机、数码相机、移动电话或存储卡读取器，以及各种其它类型的主机。主机处理器(111)可以包括系统主板和/或底板，并且可以包括多个存储器访问装置(例如，多个处理器)。如这里将要描述的，主机处理器(111)可以包含被配置为对存储器系统(101)内的数据进行预编程的装置。然而，主处理器(111)可以另外包括在制造之后向存储器系统(101)读取和写入数据的数据。
存储器系统(101)经由将命令中继到控制器(103)的主机接口(113)从主机处理器(111)接收命令。
控制器(103)可以与闪存阵列(105)通信以控制数据读取、写入和擦除操作，以及在此描述的其它操作。控制器(103)可以包括例如硬件和/或固件形式的多个组件(例如，一或多个集成电路)和/或用于控制对存储器的访问和/或用于促进主机处理器(111)和存储器系统(101)之间的数据传送的软件。
在一些实施例中，控制器(103)包括主机I/O管理组件、闪存转换层(FTL)和存储器单元管理组件。为了清楚起见，在图1中没有示出上述组件和其它组件。图4提供了控制器的相关组件的进一步细节，其公开通过引用整体并入本文。
在存储器(例如，闪存阵列(105))包括多个存储器单元阵列的实施例中，所述阵列可为(例如)具有NAND架构的闪存阵列。然而，实施例不限于特定类型的存储器阵列或阵列架构。例如，可将存储器单元分组为多个区块，将其作为一组一起擦除，且每一区块可存储多个数据页。多个区块可包括在存储器单元的平面中，且阵列可包括多个平面。如这里所使用的，“数据页”指的是控制器(103)被配置为作为单个写/读操作的一部分向/从闪存阵列(105)写/读的数据量，并且可以被称为“闪存页”。作为实例，存储器装置可具有8KB(千字节)的页大小，且可被配置为每区块存储128页数据，每平面存储2048个区块，且每装置存储16个平面。
与传统的硬盘驱动器不同，存储在闪存阵列(105)中的数据不能被直接覆写。也就是说，必须在将数据重写到闪存单元块之前擦除闪存单元块(例如，一次一页)。在一些实施例中，控制器(103)可以通过逻辑到物理映射方案来管理在主机处理器(111)和闪存阵列(105)之间传送的数据。例如，闪存转换层可以采用逻辑寻址方案(例如，逻辑块寻址(LBA))。作为示例，当从主机处理器(111)接收的新数据要替换已经写入闪存阵列(105)的旧数据时，控制器(103)可以将新数据写入闪存阵列(105)上的新位置，并且可以更新FTL的逻辑到物理映射，使得与正被写入的新数据相关联的相应逻辑地址指示(例如，指向)新物理位置。不再存储有效数据的旧位置将在被再次写入之前被擦除。
闪存单元可在其变得不可靠之前循环(例如，编程/擦除)有限次数。控制器(103)可实现损耗均衡以控制闪存阵列(105)上的损耗率，其可通过将循环更均匀地散布于整个阵列上来减少对特定群组(例如，区块)执行的编程/擦除循环的数目。损耗均衡可包括称为垃圾收集的技术，其可包括回收(例如，擦除并可用于写入)具有最无效页的区块。无效页可指代含有无效数据的页(例如，不再具有与其相关联的最新映射的页)。可选地，垃圾收集可以包括回收具有超过阈值量的无效页面的区块。如果存在足够的空闲区块用于写入操作，则不会发生垃圾收集操作。
当向闪存阵列(105)写入数据时，可能发生写放大。当向存储器阵列随机写入数据时，控制器(103)扫描阵列中的可用空间。存储器阵列中的可用空间可为不存储数据和/或已擦除的存储器单元的单个单元、页和/或区块。如果存在足够的可用空间来将数据写入到选定位置中，那么将数据写入到存储器阵列的选定位置。如果在所选位置中没有足够的可用空间，则通过读取、复制、移动或以其它方式将已存在于所选位置处的数据擦除和重写到新位置来重新布置存储器阵列中的数据，从而为将要写入到所选位置处的新数据留下可用空间。存储器阵列中有效数据的重定位称为写放大，因为写入到存储器的数据量大于在选定位置中存在足够可用空间的情况下将发生的数据量(例如，数据的物理量大于打算写入的逻辑量)。写放大是不期望的，因为它可能消耗带宽，这降低了性能，并且可能降低SSD的使用寿命。写放大量可受各种因素影响，例如垃圾收集效率、损耗均衡效率、随机写入量(例如，对非顺序逻辑地址的写入)和/或过量供应(例如，闪存的物理容量与通过操作系统呈现为用户可用的逻辑容量之间的差)等因素。
根据在此描述的多个实施例，闪存转换层可以与主机I/O管理组件和映射单元管理组件协作来执行地址映射。在多个实施例中，主机I/O管理组件管理与来自主机处理器(111)的写入命令相关联地接收的数据(例如，在经由FTL映射之前)。主机处理器(111)的I/O工作负载可以是不规则的和/或可变的。例如，大文件写入(例如，对应于大量数据的写入)通常可与小写入(例如，对应于少量数据的写入)混合。在本文中，“大”和“小”仅指尺寸上的相对差异。作为示例，小写入可以指写入对应于较大文件的4KB元数据。例如，大文件写入可以包括128KB数据的写入。大文件写入可以包含多个连续的大文件写入。例如，2GB视频文件的写入可以包含来自主机处理器(111)的多个连续的128KB写入命令。
如图所示，闪存阵列(105)包含新区域：TLC区域(107)和pSLC区域(109)。特别地，整个闪存阵列(105)可以被制造为TLC闪存。即，两个区域(107、109)都包含TLC NAND闪存阵列。在一些实施例中，这些区域在制造期间是固定的，并且经由基于阵列(105)中的相应地址配置读/写/擦除命令的固件代码来寻址。在可选实施例中，pSLC区域(109)可以被动态地定大小及重新定大小。由于pSLC区域(109)在物理上与TLC区域(107)相同，因此pSLC区域(109)的重新定大小(或移除)可经由固件更新来实现，所述固件更新允许完全寻址pSLC区域(109)的单元中的所有三个NAND门。
在图2和3的描述中更详细地描述了用于操作所示系统(100)的各种方法及其替代方案。另外，图4提供了控制器(103)的更详细的框图。
图2是示出根据本公开的一些实施例的用于对TLC阵列预编程的方法的流程图。
在步骤201中，所述方法使用无损压缩算法来压缩预编程的数据。
在许多商业操作中，存储器在安装到例如芯片组和电路板之前用数据预编程。此预编程数据可包含引导程序代码、引导加载程序代码、操作系统(OS)代码、文件系统数据和存储器系统所使用的其它操作数据。为了在制造期间降低成本及复杂性，此数据在批量制造期间被频繁地预编程到存储器装置中。因此，在装置的下游使用之前同时对成批的存储器装置进行预编程。
在现有系统中，该数据不是压缩的，而是复制的，未压缩的，因为该数据将由下游应用程序使用。对于SLC NAND存储器，该过程通常是令人满意的。特别地，所有的存储器通常经历回流焊接以将存储器固定到它们最终的印刷电路板(PCB)或其它底板。作为回流焊接工艺的一部分，存储器暴露于极高的温度。对于SLC NAND存储器，这种强烈的热通常不会破坏在栅极中预编程的数据。然而，对于TLC(和MLC/QLC)存储器，多级存储单元的阈值电压被移位，导致加热完成后的数据损坏。因此，当存储器连接到例如最终PCB时，预编程的数据被破坏。
在步骤201中，所述方法首先压缩要写入存储器的原始数据。在一个实施例中，该压缩可以离线或由外部装置执行。在其它实施例中，其可由存储器装置本身的控制器执行(经由主机接口、JTAG等接收)。可以使用各种无损压缩算法，例如游程长度编码(RLE)、bzip2、Lempel-Ziv压缩(及其变体)等。可替换地，或者结合前述内容，可以基于要写入的数据，使用特定应用的压缩算法。例如，自由无损音频编解码器(FLAC)可用于音频数据，或者H.264无损压缩可用于视频数据。所使用的无损压缩算法的具体类型不是限制性的。
在步骤203中，所述方法将经压缩数据编程到NAND闪存阵列的pSLC区域中。
在所说明的实施例中，NAND闪存阵列的一组地址可被指定为pSLC区域。例如，阵列的前N个地址可以被指定为pSLC区域。指定pSLC区域包含将固件配置为仅写入pSLC区域中的三位存储单元的一位。在一个实施例中，所述方法简单地通过写入地址来访问pSLC区域。在其它实施例中，NAND阵列的控制器提供用于访问pSLC区域的命令。在所示实施例中，所述方法顺序地将经压缩数据写入pSLC区域(例如，从地址零开始)。
在一些实施例中，在写入之前，所述方法确认经压缩数据的大小是否适合pSLC区域。如果是，则所述方法继续将完整的经压缩数据写入pSLC区域。如果不是，则所述方法可以选择性地解压缩经压缩数据的一部分并将解压缩的数据写入NAND闪存阵列的TLC区域。在一些实施例中，所述方法可以将解压缩的数据分段为位，并且用两个零填充每个位，以模拟TLC操作中的pSLC操作。在一些实施例中，所述方法可以在TLC区域中分布数据，使得连续的存储单元不被写入。
在步骤205中，所述方法回流焊接执行图2中所说明的方法的NAND闪存装置。在所示实施例中，步骤205是任选的，并且可以由回流焊接炉或其它热源来执行。在一些实施例中，焊接作为制造过程的一部分自动执行。用于高热回流焊接的技术在本领域是已知的，并且为了简洁起见，这里不描述这些技术的细节。
在步骤207中，所述方法接收第一通电信号。
在一个实施例中，可从为存储器装置供电的电源管理集成电路(PMIC)或类似装置接收通电信号。在其它实施例中，装置本身可以包括电源管理电路(除了外部PMIC之外)。在一个实施例中，实现所述方法的装置包括旗标或寄存器文件，其指示装置已经第一次通电。在一些实施例中，该旗标可以在制造期间被设置并且在第一次通电时被清除。在替换实施例中，可以在第一次通电期间将其设置为只读(例如，在EEPROM中)。如将结合图3所论述，第一通电信号指示应在允许对装置中的NAND闪存进行外部访问之前执行初始化过程。
图3是示出根据本公开的一些实施例的用于将pSLC数据解压缩到TLC存储器区域中的方法的流程图。
在步骤301中，所述方法从NAND闪存阵列读出pSLC数据。
在一个实施例中，步骤301由非易失性存储器装置的控制器执行，并且响应于检测到装置的第一次通电而执行。举例来说，在焊接之后，可在执行此通电步骤301期间对存储器装置通电以用于测试。
在示出的实施例中，所述方法可以将pSLC区域的内容复制到高速缓存存储器，诸如作为存储器装置的一部分(例如，在SSD或类似装置中)安装的板载动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。在一些实施例中，所述方法将pSLC的全部内容复制到高速缓冲存储器以进行处理。在其它实施例中，所述方法可以从pSLC区域流式传送数据用于处理，减少SRAM/DRAM的使用。在一些实施例中，SRAM/DRAM将被定大小以容纳pSLC区域，因此pSLC的全部内容可被复制到高速缓存。
在步骤303中，所述方法解压缩pSLC数据。
如前所述，使用无损压缩算法来压缩pSLC数据。在一个实施例中，该算法由存储器装置的固件/控制器中表示的编解码器执行。或者，编解码器可以位于装置外部。在任何一种情况下，步骤303中的解压缩包含基于步骤201中描述的所选无损压缩算法的适当的解压缩算法。
在步骤305中，所述方法对解压缩的数据执行误码校正(ECC)。在一些实施例中，所述方法也可以在解压缩之前执行ECC。所说明的实施例并不对所采用的ECC的特定类型设置限制，且在一些实施例中，所述方法可利用安装在存储器装置内且在正常操作期间使用的ECC。
在步骤307中，所述方法将解压缩的pSLC数据写入NAND闪存阵列的TLC区域。
在一些实施例中，所述方法可以从第一TLC地址开始写入解压缩的数据。所述方法可以在从pSLC区域的开始解码数据时顺序地写入数据。在其它实施例中，解压缩的数据可以包括数据应当被写入TLC区域的地址的指示。
在可选实施例中，所述方法可以解压缩pSLC并将数据存储在高速缓存中，直到所有pSLC数据被解压缩。然后，所述方法执行解压缩数据到TLC区域的批量写入。在该实施例中，如下所述，可以除去pSLC区域并返回TLC模式。在此实施例中，所述方法可将经解压缩的数据复制到整个NAND闪存阵列的开头。
在步骤309，所述方法检查以确定pSLC区域中的所有经压缩数据是否已经被解压缩并复制到TLC区域或高速缓冲存储器。如果没有，则所述方法继续执行步骤301、303、305和307，用于pSLC区域中的任何剩余数据。或者，如果所述方法确定所有pSLC数据已被解压缩，则所述方法继续到步骤311。
在步骤311中，所述方法更新控制器固件以禁止pSLC区域的pSLC操作。在一些实施例中，步骤311是任选的。
在任选实施例中，所述方法可以“回收”pSLC区域并将pSLC区域作为TLC NAND闪存操作。由于pSLC利用底层TLC架构，因此所述方法可以修改固件以禁止pSLC访问pSLC区域。这有效地将pSLC区域转化为TLC区域。如上所述，如果执行步骤311，则在一些实施例中，所述方法可以在步骤311之后通过将存储在高速缓存中的解压缩数据复制到新扩展的TLC区域来执行步骤307。
在一些实施例中，pSLC区域在装置的整个寿命期间被保留。在这些实施例中，经压缩数据可以保留在pSLC区域中。以此方式，可以通过重新执行步骤301、303、305、307和309来“重置”TLC区域。例如，TLC区域可能在某一点被破坏，例如通过随后的再焊接或其它高热。
在步骤313中，所述方法允许主机处理器能够访问TLC区域。如上所述，图3中的方法可以在装置的第一次通电时(或在损坏之后的第一次通电时)执行。因此，在前面的步骤中，所述方法可以在执行这些步骤时拒绝对闪存阵列的访问。在完成所述过程之后，所述方法可根据标准接口启用NAND闪存阵列上的读取/写入/擦除和其它操作。
图4是根据本公开的一些实施例的计算系统的框图。
图4的类似编号的元件对应于图1中描述的元件，并且这些组件的描述通过引用整体并入。图4提供实现上述方法的存储器系统(101)的组件的进一步描绘。
如图4中所说明，控制器(103)包括控制存储器系统(103)的操作的固件(407)，如结合图1所描述。另外，固件(407)实现执行上述压缩和解压缩例程的编解码器(401)。控制器(103)另外包括指示存储器系统(101)的第一次通电的旗标(405)。如所论述，此旗标(405)可在检测到来自PMIC(403)的第一次通电时设定，PMIC(403)虽然示为在存储器系统(101)外部，但可实现为存储器系统(101)的一部分。
主机(111)经由接口访问存储器系统(101)且可将数据发送到存储器系统(101)。在所示实施例中，该数据包含要写入pSLC区域(109)的未压缩数据。如图所示，固件(407)处理经由接口接收的所有命令并经由编解码器(401)压缩数据。然后将该经压缩数据写入pSLC区域(109)。如上所述，该数据可以成流或成批传送。
当存储器系统(101)第一次通电时，通过例如在EEPROM中在通电期间从开状态触发到关状态来设置旗标(405)。旗标(405)由固件(407)监视，并且旗标的触发导致传送操作被执行。在传送期间，从pSLC区域(109)读出经压缩数据，由编解码器(401)解码并作为未压缩数据传送到TLC区域(107)。
然而，以上公开的主题可以以各种不同的形式体现，因此，所覆盖或要求保护的主题旨在被解释为不限于本文阐述的任何示例性实施例；所提供的示例性实施例仅仅是说明性的。同样，旨在要求保护或所涵盖的主题拥有适当宽泛的范围。除了别的以外，例如，主题可体现为方法、装置、组件或系统。因此，实施例可以例如采取硬件、软件、固件或其任何组合(除了软件本身)的形式。因此，以下详细描述并非旨在被视为具有限制意义。
在整个说明书和权利要求中，除了明确说明的含义之外，术语可具有上下文中提出或暗示的有细微差别的含义。同样，如本文所用的短语“在一个实施例中”不一定指相同实施例，并且如本文所用的短语“在另一个实施例中”不一定指不同实施例。例如，所要求保护的主题旨在包括示例性实施例的全部或部分的组合。
一般而言，术语可以至少部分地根据上下文中的使用来理解。例如，如本文所用的术语如“和”、“或”，或“和/或”可包括多种含义，其可至少部分取决于使用此类术语的上下文。通常，“或”如果用于关联列表，例如A、B或C，则旨在表示A、B和C，在此以包含性意义使用，以及A、B或C，在此以排他性意义使用。此外，这里使用的术语“一或多个”，至少部分地取决于上下文，可以用于以单数形式描述任何特征、结构或特性，或者可以用于以复数形式描述特征、结构或特性的组合。类似地，诸如“一”、“一个”或“该”等术语也可被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达一组排他的因素，而是可以允许存在不一定明确描述的附加因素，再次，这也至少部分地取决于上下文。
参考方法和装置的框图和操作说明来描述本公开。应当理解，框图或操作图示中的每个框以及框图或操作图示中的框的组合可以借助于模拟或数字硬件和计算机程序指令来实现。这些计算机程序指令可以被提供给以下各项的处理器：通用计算机以改变如这里所详述的其功能、专用计算机、ASIC或其它可编程数据处理设备，使得经由计算机或其它可编程数据处理设备的处理器执行的指令实现框图或一或多个操作框中所指定的功能/动作。在一些替代实施方案中，框中指出的功能/动作可以不按操作图示中指出的顺序发生。例如，根据所涉及的功能/动作，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行。
这些计算机程序指令可以被提供给以下各项的处理器：通用计算机，用于将其功能变更为专用；专用计算机；ASIC；或其它可编程数字数据处理设备，使得经由计算机或其它可编程数据处理设备的处理器执行的指令实现框图或一或多个操作框中指定的功能/动作，从而根据本文的实施例变换它们的功能。
为了本公开的目的，计算机可读介质(或计算机可读存储介质)以机器可读形式存储计算机数据，该数据可以包括可由计算机执行的计算机程序代码(或计算机可执行指令)。作为示例而非限制，计算机可读介质可包含用于数据的有形或固定存储的计算机可读存储介质，或用于包含代码的信号的瞬态解释的通信介质。如这里所使用的，计算机可读存储介质是指物理或有形存储(与信号相对)，并且包括但不限于以用于有形存储诸如计算机可读指令、数据结构、程序模块或其它数据等信息的任何方法或技术实现的易失性和非易失性、可移动和不可移动介质。计算机可读存储介质包括但不限于RAM、ROM、EPROM、EEPROM、闪存或其它固态存储器技术、CD-ROM、DVD或其它光存储、磁带盒、磁带、磁盘存储或其它磁存储装置，或可用于有形地存储所需信息或数据或指令并可由计算机或处理器访问的任何其它物理或材料介质。
出于本公开的目的，模块是软件、硬件或固件(或其组合)系统、过程或功能或其组件，其执行或促进本文中所描述的过程、特征和/或功能(具有或不具有人类交互或扩充)。模块可以包括子模块。模块的软件组件可以存储在计算机可读介质上以便由处理器执行。模块可以集成到一或多个服务器，或者由一或多个服务器加载和执行。一或多个模块可以被分组为引擎或应用程序。
本领域的技术人员将认识到，本公开的方法和系统可以以许多方式来实现，并且因此不受前述示例性实施例和实例的限制。换句话说，由硬件和软件或固件的各种组合形式的单个或多个组件执行的功能元件以及单独的功能可以分布在客户机级或服务器级或两者的软件应用程序中。在这点上，在此描述的不同实施例的任何数量的特征可以组合成单个或多个实施例，并且具有少于或多于在此描述的所有特征的替代实施例是可能的。
功能也可以全部或部分地以现在已知或变得已知的方式分布在多个组件之间。因此，在实现在此描述的功能、特征、接口和偏好时，无数的软件/硬件/固件组合是可能的。此外，本公开的范围覆盖了用于执行所描述的特征和功能以及接口的常规已知方式，以及可以对在此所描述的硬件或软件或固件组件进行的那些变化和修改，如本领域技术人员现在和此后所理解的。
此外，在本公开中作为流程图呈现和描述的方法的实施例是作为实例提供的，以提供对该技术的更完整的理解。所公开的方法不限于在此所呈现的操作和逻辑流程。设想了替换实施例，其中各种操作的顺序被改变，并且其中被描述为较大操作的一部分的子操作被独立地执行。
虽然已出于本公开的目的描述了各种实施例，但不应认为此类实施例将本公开的教示限于那些实施例。可以对上述元件和操作进行各种改变和修改，以获得保持在本公开中描述的系统和过程的范围内的结果。

Claims (20)

1.一种方法，其包含：
通过压缩原始数据生成经压缩数据以存储在存储器装置中；
用所述经压缩数据对所述存储器装置的第一区域进行预编程；以及
响应于检测到所述存储器装置已通电：
解压缩所述经压缩数据，获得所述原始数据，以及
将所述原始数据传送到所述存储器装置的第二区域。
2.根据权利要求1所述的方法，所述存储器装置的所述第一区域和所述第二区域包含三级存储单元(TLC)NAND闪存区域。
3.根据权利要求2所述的方法，所述第一区域被配置为作为伪单级存储单元(pSLC)NAND闪存区域操作。
4.根据权利要求3所述的方法，其进一步包含在传送所述原始数据之后将所述第一区域转换为TLC区域。
5.根据权利要求1所述的方法，所述压缩原始数据包含使用无损压缩算法来压缩所述原始数据。
6.根据权利要求5所述的方法，所述压缩和解压缩由所述存储器装置中的控制器执行。
7.根据权利要求1所述的方法，其进一步包含在传送所述原始数据之后允许主机处理器能够访问所述存储器。
8.一种用于有形地存储能够由计算机处理器执行的计算机程序指令的非暂时性计算机可读存储介质，所述计算机程序指令定义以下步骤：
通过压缩原始数据生成经压缩数据以存储在存储器装置中；
用所述经压缩数据对所述存储器装置的第一区域进行预编程；以及
响应于检测到所述存储器装置已通电：
解压缩所述经压缩数据，获得所述原始数据，以及
将所述原始数据传送到所述存储器装置的第二区域。
9.根据权利要求8所述的非暂时性计算机可读存储介质，所述存储器装置的所述第一区域和所述第二区域包含三级存储单元(TLC)NAND闪存区域。
10.根据权利要求9所述的非暂时性计算机可读存储介质，所述第一区域被配置为作为伪单级存储单元(pSLC)NAND闪存区域操作。
11.根据权利要求10所述的非暂时性计算机可读存储介质，其进一步包含在传送所述原始数据之后将所述第一区域转换为TLC区域。
12.根据权利要求8所述的非暂时性计算机可读存储介质，所述压缩原始数据包含使用无损压缩算法来压缩所述原始数据。
13.根据权利要求8所述的非暂时性计算机可读存储介质，其进一步包含在传送所述原始数据之后允许主机处理器能够访问所述存储器。
14.一种装置，其包含：
主机接口；
包含固件和编解码器的控制器；
NAND闪存阵列；
所述控制器被配置成：
通过压缩经由所述主机接口接收的原始数据来生成经压缩数据，
用所述经压缩数据对所述NAND闪存阵列的第一区域进行预编程；以及
响应于检测到初始通电：解压缩所述经压缩数据，获得所述原始数据，并将所述原始数据传送到所述NAND闪存阵列的第二区域。
15.根据权利要求14所述的装置，所述NAND闪存阵列的所述第一区域和所述第二区域包含三级存储单元(TLC)NAND闪存区域。
16.根据权利要求15所述的装置，所述第一区域被配置为作为伪单级存储单元(pSLC)NAND闪存区域操作。
17.根据权利要求16所述的装置，所述控制器进一步被配置为在传送所述原始数据之后将所述第一区域转换为TLC区域。
18.根据权利要求17所述的装置，所述控制器进一步包含固件，所述控制器被配置为更新所述固件以将所述第一区域转换为TLC区域。
19.根据权利要求14所述的装置，所述压缩原始数据包含使用无损压缩算法来压缩所述原始数据。
20.根据权利要求14所述的装置，所述控制器进一步被配置为在传送所述原始数据之后允许主机处理器能够访问所述NAND闪存阵列。
CN202080013266.3A 2019-02-21 2020-02-20 三级存储单元nand闪存中的回流耐久性改进 Active CN113412465B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/281,740 US11150844B2 (en) 2019-02-21 2019-02-21 Reflow endurance improvements in triple-level cell NAND flash
US16/281,740 2019-02-21
PCT/US2020/019001 WO2020172384A1 (en) 2019-02-21 2020-02-20 Reflow endurance improvements in triple-level cell nand flash

Publications (2)

Publication Number Publication Date
CN113412465A true CN113412465A (zh) 2021-09-17
CN113412465B CN113412465B (zh) 2024-04-23

Family

ID=72142865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080013266.3A Active CN113412465B (zh) 2019-02-21 2020-02-20 三级存储单元nand闪存中的回流耐久性改进

Country Status (4)

Country Link
US (1) US11150844B2 (zh)
KR (1) KR20210117340A (zh)
CN (1) CN113412465B (zh)
WO (1) WO2020172384A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024031734A1 (zh) * 2022-08-08 2024-02-15 中山市江波龙电子有限公司 数据写入方法、存储装置及计算机可读存储装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11243711B2 (en) 2020-02-05 2022-02-08 Micron Technology, Inc. Controlling firmware storage density based on temperature detection
US11144452B2 (en) 2020-02-05 2021-10-12 Micron Technology, Inc. Temperature-based data storage processing
EP4198743B1 (en) * 2021-12-15 2024-05-01 Samsung Electronics Co., Ltd. Storage controller compressing indicator data, storage device including the same, and method of operating the same
US20230214125A1 (en) * 2022-01-05 2023-07-06 Western Digital Technologies, Inc. Data Storage Device With Physical Health Indication
KR20230106456A (ko) * 2022-01-06 2023-07-13 삼성전자주식회사 저장 장치 및 이의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689246A (zh) * 2016-08-04 2018-02-13 台湾积体电路制造股份有限公司 用于校正存储器中的数据错误的系统及方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773400B1 (ko) 2006-10-26 2007-11-05 삼성전자주식회사 멀티 비트 플래시 메모리 장치
US8954654B2 (en) * 2008-06-18 2015-02-10 Super Talent Technology, Corp. Virtual memory device (VMD) application/driver with dual-level interception for data-type splitting, meta-page grouping, and diversion of temp files to ramdisks for enhanced flash endurance
TWI387023B (zh) * 2008-12-25 2013-02-21 Silicon Motion Inc 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置
TW201108235A (en) 2009-08-31 2011-03-01 Sandisk Il Ltd Preloading data into a flash storage device
KR20110048304A (ko) 2009-11-02 2011-05-11 삼성전자주식회사 솔더 리플로우에서 코드 데이터의 손실을 방지할 수 있는 방법과 그 장치들
US8533550B2 (en) 2010-06-29 2013-09-10 Intel Corporation Method and system to improve the performance and/or reliability of a solid-state drive
US8472274B2 (en) 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
WO2013147819A1 (en) 2012-03-29 2013-10-03 Intel Corporation Compression-enabled blending of data in non-volatile memory
US9645177B2 (en) 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US9494954B2 (en) 2012-07-26 2016-11-15 Dell Products Lp Thermal control systems and methods for information handling systems
US9778885B2 (en) 2013-03-15 2017-10-03 Skyera, Llc Compressor resources for high density storage units
KR102039537B1 (ko) 2013-03-15 2019-11-01 삼성전자주식회사 불휘발성 저장 장치 및 그것의 운영체제 이미지 프로그램 방법
US8976048B2 (en) * 2013-05-15 2015-03-10 Adavanced Micro Devices, Inc. Efficient processing of Huffman encoded data
US9547588B1 (en) 2013-09-10 2017-01-17 Violin Memory Inc. System and method of data storage in flash memory
US20150092488A1 (en) 2013-09-27 2015-04-02 Yogesh Wakchaure Flash memory system endurance improvement using temperature based nand settings
US9535614B2 (en) 2013-11-21 2017-01-03 Sandisk Technologies Llc Temperature based flash memory system maintenance
US10007445B2 (en) 2014-11-04 2018-06-26 Rubrik, Inc. Identification of virtual machines using a distributed job scheduler
WO2016105241A1 (en) 2014-12-23 2016-06-30 Emc Corporation Selective compression in data storage systems
US9558839B2 (en) 2015-03-09 2017-01-31 Toshiba Corporation Power fail saving modes in solid state drive with MLC memory
KR20170062615A (ko) 2015-11-27 2017-06-08 삼성전자주식회사 이종의 불휘발성 메모리를 갖는 스토리지 장치의 접근 방법
US20190050153A1 (en) 2017-08-08 2019-02-14 Western Digital Technologies, Inc. Routing data blocks during thermal throttling
TWI649759B (zh) * 2017-09-28 2019-02-01 慧榮科技股份有限公司 資料儲存裝置與將資料寫入記憶體裝置之方法
US20200042223A1 (en) 2018-08-02 2020-02-06 Alibaba Group Holding Limited System and method for facilitating a high-density storage device with improved performance and endurance
JP2020149195A (ja) 2019-03-12 2020-09-17 キオクシア株式会社 メモリシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689246A (zh) * 2016-08-04 2018-02-13 台湾积体电路制造股份有限公司 用于校正存储器中的数据错误的系统及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024031734A1 (zh) * 2022-08-08 2024-02-15 中山市江波龙电子有限公司 数据写入方法、存储装置及计算机可读存储装置

Also Published As

Publication number Publication date
CN113412465B (zh) 2024-04-23
WO2020172384A1 (en) 2020-08-27
US20200272363A1 (en) 2020-08-27
US11150844B2 (en) 2021-10-19
KR20210117340A (ko) 2021-09-28

Similar Documents

Publication Publication Date Title
CN113412465B (zh) 三级存储单元nand闪存中的回流耐久性改进
US9471425B2 (en) Data conditioning to improve flash memory reliability
US11842065B2 (en) Controlling firmware storage density based on temperature detection
US20150052415A1 (en) Data storage device, operating method thereof and data processing system including the same
US20150242122A1 (en) Method for wrtiting data, memory storage device and memory control circuit unit
US10503433B2 (en) Memory management method, memory control circuit unit and memory storage device
KR102507140B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN111625188A (zh) 一种存储器及其数据写入方法与存储系统
CN115148237A (zh) 存储器装置通电之后存储器装置的块的电压块组选择
CN115516557A (zh) 基于温度的数据存储处理
US11176033B2 (en) Data storage devices and data processing methods
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US20180165032A1 (en) Read write performance for nand flash for archival application
KR20220041225A (ko) 메모리 구성요소의 동일한 평면 내에서 데이터 압축
CN111625187A (zh) 一种存储器及其控制方法与存储系统
CN113190469B (zh) 一种存储器、数据写入方法及存储系统
CN114373500A (zh) 一种存储器系统和控制器
KR20220036559A (ko) 가속 테스트 동작을 효과적으로 수행하기 위한 메모리 시스템 및 메모리 시스템을 포함하는 데이터 처리 시스템
CN111309642A (zh) 一种存储器及其控制方法与存储系统
CN112015339A (zh) 一种存储器的数据保存系统，保存方法及存储系统
CN116126210A (zh) 数据存取方法、存储器存储装置及存储器控制器
CN111949208A (zh) 数据存储装置的存储器的虚拟物理擦除

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant