CN1134050C - 适于使用液态导电材料的半导体晶片及其制造方法 - Google Patents
适于使用液态导电材料的半导体晶片及其制造方法 Download PDFInfo
- Publication number
- CN1134050C CN1134050C CNB001080741A CN00108074A CN1134050C CN 1134050 C CN1134050 C CN 1134050C CN B001080741 A CNB001080741 A CN B001080741A CN 00108074 A CN00108074 A CN 00108074A CN 1134050 C CN1134050 C CN 1134050C
- Authority
- CN
- China
- Prior art keywords
- weld pad
- district
- metal level
- forms
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种适于使用液态导电材料的半导体晶片及其制造方法,该半导体晶片具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的接地金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区由一底壁和周壁形成,于该晶片的表面及焊垫形成区内布设绝缘材料,将位于该焊垫形成区中央的绝缘材料移去,使余下的绝缘材料在所述各上部和下部金属层之间形成隔离层,使液态导电材料灌注入该焊垫形成区时在所述金属层之间不出现短路现象。
Description
技术领域
本发明涉及一种半导体晶片及其制造方法,特别是一种适于使用液态导电材料的半导体晶片及其制造方法。
背景持术
图1显示一半导体晶片1的表面一部分的顶视图,而图2则显示该半导体晶片1的一部分的剖视图。如在图1和图2中所显示的一样,该晶片1具有至少两个由一绝缘层12分隔的金属层10、11,并在其表面上凹设有数个焊垫形成区13(在图式中仅显示一个焊垫形成区)。每一焊垫形成区13是由一底壁和周壁形成,使下部的金属层11铺设于焊垫形成区13的底壁上,而上部的金属层10是凸露于焊垫形成区13的周壁上。在铺设于焊垫形成区13底壁上的金属层11上是以铝为材料形成一焊垫17。应要注意的是,为了保护该晶片1免于受到静电放电破坏,在该焊垫17四周设有接地金属层16。当该晶片1要与外部电路电气连接时,是以类似传统的打线方式于该焊垫上设置有固态导电材料14。然而,使用固态导电材料14的成本相当高,在现今竞争激烈的环境下,无疑使竞争力大大降低。因此,目前有建议使用成本较低的液态导电材料。
如图3所示,为使用液态导电材料15与外部电路电气连接的晶片1的一部分的剖视图。从图中可见,上部的金属层10与下部的金属层11及金属层10与接地金属层16会经由该液态导电材料15短路在一起,因而使整个晶片1的特性改变,甚至会产生故障。
另一方面,在晶片1的表面上也可能布设有若干作为接地触点的导电触点18,这些导电触点18也应受到保护以避免与其他电路产生误连接。
发明内容
本发明的目的在于提供一种适于使用液态导电材料的半导体晶片及其制造方法,既使半导体晶片适于使用液态导电材料,又使整个晶片的特性不发生改变。
为实现上述目的,本发明提供了一种适于使用液态导电材料的半导体晶片的制造方法,该半导体晶片具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的接地金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区由一底壁和周壁形成,使下部的金属层和接地金属层铺设于焊垫形成区的底壁上,而上部的金属层凸露于焊垫形成区的周壁上,在铺设于焊垫形成区底壁上的金属层上是以铝为材料形成一焊垫,其特征在于:该方法包含如下步骤:
于该晶片的表面及焊垫形成区内布设绝缘材料;及
将位于该焊垫形成区中央的绝缘材料移去,以致于余下的绝缘材料在所述的各上部和下部金属层之间形成隔离层,使当液态导电材料灌注入该焊垫形成区时,在所述的各上部和下部金属层之间不会出现短路现象。
所述的适于使用液态导电材料的半导体晶片的制造方法,其特征在于:移去位于该焊垫形成区中央的绝缘材料的步骤是由一探针完成。
本发明还提供了一种适于使用液态导电材料的半导体晶片的制造方法,该半导体晶片具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的接地金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区是由一底壁和周壁形成,使下部的金属层和接地金属层铺设于焊垫形成区的底壁上,而上部的金属层凸露于焊垫形成区的周壁上,在铺设于焊垫形成区底壁上的金属层上是以铝为材料形成一焊垫,其特征在于:该方法包含如下步骤:
提供一钢板,该钢板对应于该晶片的每一焊垫形成区形成有一绝缘体形成孔;
于该钢板的各绝缘体形成孔内形成一绝缘体;及
将该绝缘体由移印刷头移印至晶片的对应的焊垫形成区,以致于该绝缘体在所述的各上部和下部金属层之间形成隔离层,使当液态导电材料灌注入该焊垫形成区时,在所述的各上部和下部金属层之间不会出现短路现象。
本发明也提供了一种适于使用液态导电材料的半导体晶片的制造方法,该半导体晶片具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的其他金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区是由一底壁和周壁形成,使下部的金属层和接地金属层铺设于焊垫形成区的底壁上,而上部的金属层凸露于焊垫形成区的周壁上,在铺设于焊垫形成区的底壁上的金属层上是以铝为材料形成一焊垫,其特征在于:该方法包含如下的步骤:
于晶片的表面和焊垫形成区布设有感光材料;
将一遮罩置于该晶片之上,该遮罩对应于晶片的焊垫形成区形成有数个贯孔,该遮罩的各个贯孔对准对应的焊垫形成区的中央;及
经过曝光过程,将位于焊垫形成区中央的感光材料移去,以致于余下的感光材料在所述的各上部和下部金属层之间形成隔离层,使当液态导电材料灌注入该焊垫形成区时,在所述的各上部和下部金属层之间不会出现短路现象。
所述的适于使用液态导电材料的半导体晶片的制造方法,其特征在于:该遮罩为底片。
本发明另提供了一种适于使用液态导电材料的半导体晶片,该半导体晶元具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的接地金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区是由一底壁和周壁构成,下部的金属层和接地金属层铺设于焊垫形成区的底壁上,而上部的金属层凸露于焊垫形成区的周壁上,在铺设于焊垫形成区的底壁上的金属层上设有材料为铝的一焊垫;其特征在于:
一绝缘材料,该绝缘材料布设于该晶片的表面并且沿着各焊垫形成区的周壁延伸至对应的焊垫形成区的底壁,在所述的各上部和下部金属层之间的该绝缘材料成为当液态导电材料灌注入该焊垫形成区时在所述的各上部和下部金属层之间不会出现短路现象的隔离层。
采用了上述方法后,本发明所提供的一种适于使用液态导电材料的半导体晶片及其制造方法,由于于该晶片的表面和各焊垫形成区布设有绝缘材料;及将位于该焊垫形成区中央的绝缘材料移去,使余下的绝缘材料在该等金属层之间形成一隔离层,另本发明中也提供了其它的方法在金属层之间形成一隔离层,使当液态导电材料灌注入该焊垫形成区时,在金属层之间不会出现短路现象,如此,使整个晶片既适于使用液态导电材料,节省成本,又使晶片的特性不发生改变,不会发生故障。
下面,结合附图和具体实施方式对本实用新型做进一步详细的描述。
图1为使用固态导电材料的习知半导体晶片的表面一部分的顶视图。
图2为图1中沿2-2线的剖视示意图。
图3为使用液态导电材料的习知半导体晶片的剖视示意图。
图4至图6为本发明适于使用液态导电材料的半导体晶片及其制造方法的第一较佳实施例的各流程的剖视示意图。
图7到图10为本发明第二较佳实施例各流程的示意图。
图11至图13为本发明第三较佳实施例各流程的示意图。
在本发明被详细描述之前,应要注意的是,在整个说明当中,相同的元件是由相同的标号标示。
如图4所示,显示了具有与在图1和图2中所显示的晶片相同结构的一半导体晶片1的一部分。该晶片1在其表面上凹设有数个焊垫形成区I3(在图3中仅显示一个焊垫形成区)。每一焊垫形成区13是由一底壁和周壁形成,以致于下部的金属层11是铺设于焊垫形成区13的底壁上,而上部的金属层10是凸露于焊垫形成区13的周壁上。在铺设于焊垫形成区13底壁上的金属层11上是以铝为材料形成一焊垫。
然后,于该晶片1的表面和焊垫形成区13内是布设有绝缘材料2。接着,参阅图5所示,是以一如探针般的工具3将位于该焊垫形成区13中央的绝缘材料2移去(如图6中所显示的一般)。使余下的绝缘材料2在该等金属层10,11,16之间形成隔离层。如此,当液态导电材料,如掺杂有金、银、铜、铁或铝等的金属胶,(图中未示)灌注入该焊垫形成区13时,在金属层10,11之间及在金属层11与接地金属层(见图1)之间则不会出现短路现象。
另一方面,布设于该晶片1表面上的导电触点18受绝缘材料2保护。
如图7至图10所示,为本发明使半导体晶片适于使用液态导电材料与外部电路电气连接的方法的第二较佳实施例。如在图7、8中所显示的一般,首先提供一钢板4。该钢板4对应于该晶片的每一焊垫形成区形成有一成环状的绝缘体形成孔40。接着,如在图9中所显示的一般,于各绝缘体形成孔40内形成一绝缘体41。
最后,利用移印刷头5把该绝缘体41移印至晶片1对应的焊垫形成区13,使该绝缘体41在该等金属层10,11,16之间形成隔离层,如在图10中所显示的一般。当液态导电材料(图中未示)灌注入该焊垫形成区13时,在金属层10,11之间及在金属层11与接地金属层(见图1)之间是不会出现短路现象的。
另一方面,布设于该晶片1表面上的导电触点18是受绝缘材料2保护。
图11至图13是显示本发明使半导体晶片适于使用液态导电材料的第三较佳实施例的流程示意图。如在图11中所显示的一般,于晶片1的表面及焊垫形成区13内布设有感光材料6。接着,参阅图12所示,如习知的底片般的一遮罩7是置于该晶片1之上。该遮罩7对应于晶片1的焊垫形成区13形成有数个贯孔。该遮罩7的各个贯孔是对准对应的焊垫形成区13的中央。接着,经过传统的曝光过程,位于焊垫形成区13中央的感光材料6被移走,使余下的感光材料6在该等金属层10,11,16之间形成隔离层。如此,当液态导电材料(图中未示)灌注入该焊垫形成区13时,在金属层10,11之间及在金属层11与接地金属层(见图1)之间则不会出现短路现象。
另一方面,布设于该晶片1表面上的导电触点18是受感光材料6所保护。
应要注意的是,在本实施例中,该遮罩7可以是属于“正片”的底片,当然,该遮罩7也可以是属于“负片”的底片。
Claims (6)
1、一种适于使用液态导电材料的半导体晶片的制造方法,该半导体晶片具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的接地金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区由一底壁和周壁形成,使下部的金属层和接地金属层铺设于焊垫形成区的底壁上,而上部的金属层凸露于焊垫形成区的周壁上,在铺设于焊垫形成区底壁上的金属层上是以铝为材料形成一焊垫,其特征在于:该方法包含如下步骤:
于该晶片的表面及焊垫形成区内布设绝缘材料;及
将位于该焊垫形成区中央的绝缘材料移去,以致于余下的绝缘材料在所述的各上部和下部金属层之间形成隔离层,使当液态导电材料灌注入该焊垫形成区时,在所述的各上部和下部金属层之间不会出现短路现象。
2、如权利要求1所述的适于使用液态导电材料的半导体晶片的制造方法,其特征在于:移去位于该焊垫形成区中央的绝缘材料的步骤是由一探针完成。
3、一种适于使用液态导电材料的半导体晶片的制造方法,该半导体晶片具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的接地金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区是由一底壁和周壁形成,使下部的金属层和接地金属层铺设于焊垫形成区的底壁上,而上部的金属层凸露于焊垫形成区的周壁上,在铺设于焊垫形成区底壁上的金属层上是以铝为材料形成一焊垫,其特征在于:该方法包含如下步骤:
提供一钢板,该钢板对应于该晶片的每一焊垫形成区形成有一绝缘体形成孔;
于该钢板的各绝缘体形成孔内形成一绝缘体;及
将该绝缘体由移印刷头移印至晶片的对应的焊垫形成区,以致于该绝缘体在所述的各上部和下部金属层之间形成隔离层,使当液态导电材料灌注入该焊垫形成区时,在所述的各上部和下部金属层之间不会出现短路现象。
4、一种适于使用液态导电材料的半导体晶片的制造方法,该半导体晶片具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的其他金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区是由一底壁和周壁形成,使下部的金属层和接地金属层铺设于焊垫形成区的底壁上,而上部的金属层凸露于焊垫形成区的周壁上,在铺设于焊垫形成区的底壁上的金属层上是以铝为材料形成一焊垫,其特征在于:该方法包含如下的步骤:
于晶片的表面和焊垫形成区布设有感光材料;
将一遮罩置于该晶片之上,该遮罩对应于晶片的焊垫形成区形成有数个贯孔,该遮罩的各个贯孔对准对应的焊垫形成区的中央;及
经过曝光过程,将位于焊垫形成区中央的感光材料移去,以致于余下的感光材料在所述的各上部和下部金属层之间形成隔离层,使当液态导电材料灌注入该焊垫形成区时,在所述的各上部和下部金属层之间不会出现短路现象。
5、如权利要求4所述的适于使用液态导电材料的半导体晶片的制造方法,其特征在于:该遮罩为底片。
6、一种适于使用液态导电材料的半导体晶片,该半导体晶元具有至少两由一绝缘层分隔的上部和下部金属层及在下部金属层周围的接地金属层,在该半导体晶片的表面凹设有数个焊垫形成区,每一焊垫形成区是由一底壁和周壁构成,下部的金属层和接地金属层铺设于焊垫形成区的底壁上,而上部的金属层凸露于焊垫形成区的周壁上,在铺设于焊垫形成区的底壁上的金属层上设有材料为铝的一焊垫;其特征在于:
一绝缘材料,该绝缘材料布设于该晶片的表面并且沿着各焊垫形成区的周壁延伸至对应的焊垫形成区的底壁,在所述的各上部和下部金属层之间的该绝缘材料成为当液态导电材料灌注入该焊垫形成区时在所述的各上部和下部金属层之间不会出现短路现象的隔离层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB001080741A CN1134050C (zh) | 2000-06-08 | 2000-06-08 | 适于使用液态导电材料的半导体晶片及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB001080741A CN1134050C (zh) | 2000-06-08 | 2000-06-08 | 适于使用液态导电材料的半导体晶片及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1328341A CN1328341A (zh) | 2001-12-26 |
CN1134050C true CN1134050C (zh) | 2004-01-07 |
Family
ID=4579117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001080741A Expired - Fee Related CN1134050C (zh) | 2000-06-08 | 2000-06-08 | 适于使用液态导电材料的半导体晶片及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1134050C (zh) |
-
2000
- 2000-06-08 CN CNB001080741A patent/CN1134050C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1328341A (zh) | 2001-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1980519B (zh) | 用于显示装置的防静电组件及其制造方法 | |
US6088073A (en) | Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements | |
KR970060499A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
EP0790649A2 (en) | Integrated ciruit having integral decoupling capacitor | |
CA2464078A1 (en) | Semiconductor device and method of manufacturing the same | |
US7148116B2 (en) | Semiconductor device with load resistor and fabrication method | |
CN1333995A (zh) | 嵌入的能量储存器件 | |
CN1188920C (zh) | 导电聚合物ptc电池保护装置及其制备方法 | |
JP2000195866A (ja) | 半導体素子のボンディングパッド構造及びその製造方法 | |
JP4299227B2 (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
JP2004079988A (ja) | 半導体装置 | |
CN1134050C (zh) | 适于使用液态导电材料的半导体晶片及其制造方法 | |
JPH031538A (ja) | 半導体装置 | |
JP2003258107A5 (zh) | ||
TW455961B (en) | Method for enabling semiconductor wafer to use liquid conductive material | |
US7138900B2 (en) | Resetable over-current protection device and method of making the same | |
KR100871389B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
US8164195B2 (en) | Pad structure of semiconductor integrated circuit apparatus | |
US6285068B1 (en) | Antifuses and method of fabricating the same | |
KR20000014539A (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR19980018055A (ko) | 반도체 장치 | |
KR20000038143A (ko) | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법 | |
CN100511985C (zh) | 防止异物附着的表面弹性波设备的制造方法 | |
KR100364802B1 (ko) | 더미 셀 배치 방법 | |
JPH11168196A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040107 Termination date: 20130608 |