CN113396374B - 基于固件状态的自动掉电 - Google Patents

基于固件状态的自动掉电 Download PDF

Info

Publication number
CN113396374B
CN113396374B CN201980089496.5A CN201980089496A CN113396374B CN 113396374 B CN113396374 B CN 113396374B CN 201980089496 A CN201980089496 A CN 201980089496A CN 113396374 B CN113396374 B CN 113396374B
Authority
CN
China
Prior art keywords
memory device
firmware
memory
load
power state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980089496.5A
Other languages
English (en)
Other versions
CN113396374A (zh
Inventor
J·S·帕里
N·格勒斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113396374A publication Critical patent/CN113396374A/zh
Application granted granted Critical
Publication of CN113396374B publication Critical patent/CN113396374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/70—Software maintenance or management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1438—Restarting or rejuvenating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)
  • Memory System (AREA)
  • Power Sources (AREA)

Abstract

公开设备及方法，其包含：确定固件是否已被成功加载及固件版本是否有效且可操作；及如果所述固件尚未被成功加载或所述固件并非有效且可操作的，那么跟踪加载所述固件的不成功尝试的次数或加载所述固件的不成功尝试的经过的时间；及如果所述不成功尝试的次数或所述经过的时间已经达到可编程阈值，那么使存储器装置进入降低功率状态中。

Description

基于固件状态的自动掉电
优先权申请案
本申请案主张2018年12月13日申请的序列号为16/219,292的美国申请案的优先权权益，所述美国申请案以其全文引用的方式并入本文中。
背景技术
存储器装置是为主机系统(例如计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可为易失性或非易失性的。易失性存储器需要电力来维持数据，且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等的装置。非易失性存储器可在未供电时保持所存储数据，且包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)等的装置。
主机系统通常包含主机处理器、用于支持主机处理器的第一数量的主存储器(例如，通常是易失性存储器，例如DRAM)及除了主存储器外或独立于主存储器提供额外存储装置来保持数据的一或多个存储系统(例如，通常是非易失性存储器，例如快闪存储器)。
例如固态驱动(SSD)的存储系统可包含存储器控制器及一或多个存储器装置，包含数个裸片或逻辑部件(LUN)。在特定实例中，每一裸片可包含数个存储器阵列及其上的外围电路系统，例如裸片逻辑或裸片处理器。存储器控制器可包含经配置以通过通信接口(例如双向并行或串行通信接口)与主机装置(例如主机处理器或接口电路系统)通信的接口电路系统。存储器控制器可从主机接收与存储器操作或指令相关联的命令或操作，所述存储器操作例如在存储器装置与主机装置之间传送数据(例如用户数据及相关联完整性数据，例如错误数据或地址数据等)的读取或写入操作、从存储器装置擦除数据的擦除操作、执行驱动管理操作(例如数据迁移、废料收集、块引退)等。
附图说明
在不一定按比例绘制的图式中，相同数字可描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同例子。图式通常通过实例而非通过限制说明本发明中论述的各个实施例。
图1说明包含主机装置及存储系统的实例主机系统。
图2A到2B说明基于固件状态使存储器装置自动进入降低功率状态中的实例方法。
图3说明基于装置固件状态的用于受管理功耗的存储器装置处理的实例流程图。
图4说明3D NAND架构半导体存储器阵列的实例示意图。
图5说明存储器模块的实例框图。
图6说明信息处置系统的实例框图。
具体实施方式
通常将软件(例如程序)、指令、操作系统(OS)及其它数据存储在存储系统上且其被主存储器存取以供主机处理器使用。主存储器(例如RAM)通常比存储系统的大多数存储器装置(例如非易失性存储器装置，例如SSD等)更快、更贵且与大多数存储器装置类型不同的存储器装置(例如易失性存储器装置)。除了主存储器之外，主机系统还可包含通常比主存储器更快的不同层级的易失性存储器，例如一群组静态存储器(例如高速缓存，通常是SRAM)，其在特定实例中经配置以在接近或超过主机处理器的速度的速度下进行操作但具有较低密度及更高成本。在其它实例中，可取决于所期望主机系统性能及成本使用更多或更少层级或数量的主存储器或静态存储器。
例如SSD的快闪存储器装置通常包含一或多个群组的单晶体管浮动栅极存储器单元。两种常见类型的快闪存储器阵列架构包含NAND及NOR架构。存储器阵列的浮动栅极存储器单元通常布置成矩阵。
对于多数受管理NAND系统(eMMC、UFS、SSD)，存在出于加载在非易失性媒体(例如NOR或NAND)上存储在系统中的其它地方的固件的有限目的进行配置的ROM。固件的成功加载是进行存储器装置的操作的先决条件。当前，不具有固件或固件受损的装置驻留于中等功率状态中且无限期地等待使用无限数目次尝试来加载固件以成功地加载固件，即使固件被损坏。
为了保护具有未被加载的固件或被损坏、被攻击、或尝试被加载的固件的装置，本主题提供经实施以重试有限数目次尝试、超时及接着关闭时钟及功率域从而迫使系统进入使用最少功率的受保护状态的基于ROM的特征(在本文中称为固件活动跟踪器或固件活动模块)。
举例来说，在制造环境中，可能未加载固件。针对具有大量并行性的制造步骤，装置可汲取的功率量受到限制。在一些实例中，固件可通过降频、改变时钟频率、断开到硅区的电力或动态地改变电压来管理功率。目前在没有成功加载固件代码的情况下无法启动这些保护步骤。本主题通过检测到无法成功地加载固件及接着实施有限功率状态来在没有固件的情况下提供类似功能性。
通常，低功率状态用于高加速应力测试(HAST)及封装鉴定。针对例如在烧烤炉中制造并行地使用许多部件的负载板，裸片无法同时一直汲取高功率。举例来说，如果固件受到损坏或攻击，那么本主题在这些测试情况中为装置提供受保护状态或模式。
本主题提供ROM代码或硬件块来将存储器装置置于受保护状态或模式中。计数器、寄存器及/或计时器用于跟踪启动或加载固件的尝试、固件加载的状态(例如成功地加载、不成功地加载或加载有损坏的固件代码)或对其进行计数。本发明进一步提供一种用于检测固件有效性的方法。在固件未被成功加载或在损坏或无功能状态中被加载的情况下，本主题提供例如通过使用电压控制进行低压差(LDO)调节或功率门控来使装置进入降低功率状态。本主题还可或在替代例中减慢或关闭时钟、时钟域或振荡器。本主题的益处包含：自动降低固件的特定状态的功率以限制功耗；及在内部防止针对固件的特定状态对装置进行存取以保护装置。
本公开的方面涉及一种存储器系统，其经配置以：确定固件是否已被成功加载及固件版本是否有效并可操作；及如果所述固件尚未被成功加载或所述固件不是有效且可操作的，那么跟踪加载所述固件的不成功尝试的次数或加载所述固件的不成功尝试的经过的时间；及如果所述不成功尝试的次数或所述经过的时间已经达到可编程阈值，那么使存储器装置进入降低功率状态中。
图1说明包含经配置以经由通信接口(I/F)115(例如双向并行或串行通信接口)进行通信的主机装置105及存储系统110的实例系统(例如主机系统)100。主机装置105可包含主机处理器106(例如主机中央处理部件(CPU)或其它处理器或处理装置)或其它主机电路系统(例如存储器管理部件(MMU)、接口电路系统、评估电路系统107等)。在特定实例中，主机装置105可包含主存储器108(例如DRAM等)，且任选地包含静态存储器109，以支持主机存储器106的操作。
存储系统110可包含通用快闪存储(UFS)装置、嵌入式MMC(eMMCTM)装置或一或多个其它存储器装置。举例来说，如果存储系统110包含UFS装置，那么通信接口115可包含例如定义于一或多个联合电子装置工程委员会(JEDEC)标准(例如JEDEC标准D223D(JESD223D)，通常称为JEDEC UFS主机控制器接口(UFSHCI)3.0等)中的串行双向接口。在另一实例中，如果存储系统110包含eMMC装置，那么通信接口115可包含数个并行双向数据线(例如DAT[7:0])及一或多个命令线，例如定义于一或多个JEDEC标准(例如JEDEC标准D84-B51(JESD84-A51)，通常称为JEDEC eMMC标准5.1等)中。在其它实例中，存储系统110可包含一或多个其它存储器装置，或通信接口115可包含一或多个其它接口，这取决于主机装置105及存储系统110。
存储系统110可包含存储器控制器111及非易失性存储器112。在实例中，非易失性存储器可包含数个存储器装置(例如裸片或LUN)，例如一或多个快闪存储器装置等，每一者上包含外围电路系统，且由存储器控制器111控制。
快闪存储器装置通常包含一或多个群组的单晶体管浮动栅极存储器单元。两种常见类型的快闪存储器阵列架构包含NAND及NOR架构。存储器阵列的浮动栅极存储器单元通常布置成矩阵。阵列的行中的每一存储器单元的栅极经耦合到存取线(例如字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极经耦合到数据线(例如位线)。在NAND架构中，阵列的列中的每一存储器单元的漏极一起串联(源极到漏极)耦合于源极线与位线之间。
NOR、NAND、3D交叉点(Xpoint)、全息RAM(HRAM)、MRAM或一或多个其它架构半导体存储器阵列中的每一存储器单元可经个别或共同地编程到一个或数个经编程状态。单电平单元(SLC)可表示每单元成两种经编程状态(例如1或0)中的一者的一个数据位。多电平单元(MLC)可表示每单元成数种经编程状态(例如，2n，其中n是数据位的数目)的两个或更多个数据位。在特定实例中，MLC可指代可将两个数据位存储为4种经编程状态中的一者的存储器单元。三电平单元(TLC)可表示每单元成8种经编程状态中的一者的三个数据位。四电平单元(QLC)可表示每单元成16种经编程状态中的一者的四个数据位。MLC在本文中以其更广泛上下文使用以指代每单元可存储一个以上数据位(即，其可表示两个以上编程状态)的任何存储器单元，包含TLC及QLC等。
存储系统110可包含多媒体卡(MMC)固态存储装置(例如微安全数字(SD)卡等)。MMC装置包含与主机装置105的数个并行接口(例如8位并行接口)，且通常为可从所述主机装置卸除及与其分离的组件。相比之下，嵌入式MMC(eMMC)装置经附接到电路板且被视为主机装置的组件，所述组件具有比得上基于串行ATA(SATA)的SSD装置的读取速度。随着对移动装置性能的需求持续增加，例如为了完全启用虚拟或增强现实装置、利用提高的网络速度等，存储系统已从并行通信接口转变为串行通信接口。UFS装置(包含控制器及固件)使用具有专用读取/写入路径的低压差分信令(LVDS)串行接口与主机装置通信，从而进一步提高主机装置与存储系统之间的读取/写入速度。
在三维(3D)架构半导体存储器装置技术中，可堆叠垂直浮动栅极或电荷俘获存储结构，从而增加层面、物理页面的数目且因此增加存储器装置中存储器单元的密度。
通常任意地将数据作为小单位存储在存储系统上。即使作为单个单位被存取，也可在小的、随机的4到16k单个文件读取(例如，60％到80％的操作小于16k)中接收到数据。对用户甚至是内核应用来说很难指示数据应被存储为一个循序内聚单元。文件系统通常经设计以优化空间使用率而非优化循序检索空间。
存储器控制器111可从主机装置105接收指令，且可与非易失性存储器112通信，例如以传送(例如，写入或擦除)数据到非易失性存储器阵列112的存储器单元中的一或多者或从非易失性存储器阵列112的存储器单元中的一或多者传送(例如，读取)数据。存储器控制器111可尤其包含电路系统或固件(例如数个组件或集成电路)。举例来说，存储器控制器111可包含经配置以控制跨存储器阵列的存取及在主机装置105与存储系统100之间提供转译层的一或多个存储器控制部件、电路或组件。
非易失性存储器阵列112(例如3D NAND架构半导体存储器阵列)可包含布置成例如数个装置、平面、块或物理页面的数个存储器单元。作为一个实例，TLC存储器装置可包含每页面18,592个数据字节(B)、每块1536个页面、每平面548个块及每装置4个平面。作为另一实例，MLC存储器装置可包含每页面18,592个数据字节(B)、每块1024个页面、每平面548个块及每装置4个平面，但具有对应TLC存储器装置的一半的所需写入时间及两倍的编程/擦除(P/E)循环。其它实例可包含其它数目或布置。
图2A说明基于固件状态使存储器装置自动进入降低功率状态中的实例方法200。在各个实例中，操作存储器装置的方法200包含在202处从固件活动跟踪器接收指示固件的第一例子尚未被成功加载或已被加载但并非有效且可操作的一或多个加载输入。在204处，在接收到一或多个加载输入之后，所述方法包含从固件活动跟踪器接收指示加载固件的不成功尝试的次数的一或多个重新加载状态输入。如果一或多个重新加载状态输入指示不成功尝试的次数已达到可编程阈值，那么所述方法包含在206处使存储器装置进入降低功率状态中。
图2B说明基于固件状态使存储器装置自动进入降低功率状态中的实例方法250。在各个实例中，操作存储器装置的方法250包含在252处从固件活动跟踪器接收指示固件的第一例子尚未被成功加载或已被加载但并非有效且可操作的一或多个加载输入。在254处，在接收到一或多个加载输入之后，所述方法包含从固件活动跟踪器接收指示加载固件的不成功尝试的经过的时间的一或多个重新加载状态输入。如果一或多个重新加载状态输入指示经过的时间已达到超时阈值，那么所述方法包含在256处使存储器装置进入降低功率状态中。
在各个实例中，固件活动跟踪器包含ROM或硬件。举例来说，可将用于执行所包含实例中的任一者的阈值或代码存储于熔丝、金属掩模、接合选项、衬底布线选项、自举硬件(HW)选择引脚或ROM设置中。在一个实例中，按下自举按钮会致使硬接线程序从输入部件读取自举程序。本主题涉及在各个实例中可包含硬件选择或配置操作及阈值的可编程操作及可编程阈值。在一些实例中，可编程代码、设置或阈值是指通过熔断丝、ROM掩码变化、线接合、衬底连接、配置引脚或配置信号配置的设置。在不背离本主题的范围的情况下，可使用额外程序存储方法。
图3说明基于装置固件的状态的用于受管理功耗的存储器装置处理的实例流程图。所述方法在301处开始且在302处尝试将固件加载到存储器装置。在304处，存储器控制器确定固件是否被成功加载。如果固件被成功加载，那么存储器控制器在306处确定固件版本是否是有效且可操作的。如果固件版本是有效且可操作的，那么方法在311处结束。如果固件未被成功加载或固件操作不是有效且可操作的，那么存储器控制器检查加载固件的尝试次数是否大于阈值。如果加载固件的尝试次数不大于阈值，那么存储器控制器在302处尝试加载固件。如果加载固件的尝试次数大于阈值，那么存储器控制器在310处使存储器装置进入降低功率状态，且所述方法在311处结束。在各个实例中，阈值是可编程的。在各个实例中，除了尝试阈值外或代替尝试阈值可使用用于加载固件的计时器。在各个实例中，计时器是可编程的。
图4说明包含组织成块(例如，块A 401A、块B 401B等)及子块(例如，子块A0 401A0、子块An 401An、子块B0 401B0、子块Bn 401Bn等)的数串存储器单元(例如，第一到第三A0存储器串405A0到407A0、第一到第三An存储器串405An到407An、第一到第三B0存储器串405B0到407B0、第一到第三Bn存储器串405Bn到407Bn等)的3D NAND架构半导体存储器阵列400的实例示意图。存储器阵列400表示通常将在存储器装置的块、装置或其它部件中找到的较大数目个类似结构的一部分。
每一串存储器单元包含在Z方向上、源极到漏极堆叠于源极线(SRC)435或源极侧选择门(SGS)(例如，第一到第三A0 SGS 431A0到433A0、第一到第三An SGS 431An到433An、第一到第三B0 SGS 431B0到433B0、第一到第三Bn SGS 431Bn-433Bn等)与漏极侧选择门(SGD)(例如，第一到第三A0 SGD 426A0到428A0、第一到第三An SGD 426An到428An、第一到第三B0SGD 426B0到428B0、第一到第三Bn SGD 426Bn到428Bn等)之间的电荷存储晶体管(例如，浮动栅极晶体管、电荷俘获结构等)的数个层面。3D存储器阵列中的每一串存储器单元可沿着X方向布置为数据线(例如，位线(BL)BL0到BL6 420到422)，且沿着Y方向布置为物理页面。
在物理页面内，每一层面表示一行存储器单元，且每一串存储器单元表示一列。子块可表示一或多个物理页面。块可包含数个子块(或物理页面)(例如，128个、256个、384个等)。尽管本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页面，每一物理页面具有三串存储器单元，且每一串具有存储器单元的8个层面，但在其它实例中，存储器阵列400可包含更多或更少块、子块、物理页面、存储器单元串、存储器单元或层面。例如，每一串存储器单元可视需要包含更多或更少层面(例如，16个、32个、64个、128个等)，以及在电荷存储晶体管(例如，选择门、数据线等)上方或下方的一或多个额外半导体材料层面。作为实例，48GB TLC NAND存储器装置可包含每页面18,592个数据字节(B)(16,384+2208个字节)、每块1536页面、每平面548个块及每装置4个或4个以上平面。
存储器阵列400中的每一存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如，字线(WL)WL00到WL70 410A到417A、WL01到WL71 410B到417B等)的控制门(CG)，所述存取线视需要跨特定层面或层面的一部分共同耦合控制门(CG)。3D存储器阵列中的特定层面及因此串中的特定存储器单元可使用相应存取线存取或控制。选择门群组可使用各种选择线存取。举例来说，第一到第三A0 SGD 426A0到428A0可使用A0SGD线SGDA0 425A0存取，第一到第三An SGD426An到428An可使用An SGD线SGDAn 425An存取，第一到第三B0 SGD 426B0到428B0可使用B0 SGD线SGDB0 425B0存取，且第一到第三Bn SGD426Bn到428Bn可使用Bn SGD线SGDBn 425Bn存取。第一到第三A0 SGS 431A0到433A0及第一到第三An SGS 431An到433An可使用栅极选择线SGS0 430A存取，且第一到第三B0 SGS 431B0到433B0及第一到第三Bn SGS 431Bn到433Bn可使用栅极选择线SGS1 430B存取。
在实例中，存储器阵列400可包含经配置以耦合每一存储器单元的控制门(CG)或所述阵列的相应层面的选择门(或CG或选择门的一部分)的数个半导体材料(例如，多晶硅等)层级。阵列中的特定存储器单元串可使用位线(BL)及选择门等的组合进行存取、选择或控制，且在所述特定串中的一或多个层面处的特定存储器单元可使用一或多个存取线(例如，字线)进行存取、选择或控制。
在NAND架构半导体存储器阵列中，所选择的存储器单元的状态可通过感测与含有所述所选择的存储器单元的特定数据线相关联的电流或电压变化来存取。存储器阵列400可(例如，通过控制电路、一或多个处理器、数字逻辑等)使用一或多个驱动器来存取。在实例中，一或多个驱动器可通过取决于希望对特定存储器单元或存储器单元集执行的操作类型将特定电势驱动到一或多个数据线(例如，位线BL0到BL2)、存取线(例如，字线WL0到WL7)或选择门而激活所述特定存储器单元或存储器单元集。
为了将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如一或多个编程脉冲等)施加到所选择的字线(例如WL40)且因此施加到耦合到所选择的字线的每一存储器单元的控制门。编程脉冲可(例如)以15V或接近15V开始，且在特定实例中可在每一编程脉冲施加期间增加量值。在将程序电压施加到所选择的字线时，可将电势(例如接地电势(例如，Vss))施加到经标定用于编程的存储器单元的数据线(例如，位线)及衬底(及因此源极与漏极之间的沟道)，从而导致从沟道到标定存储器单元的浮动栅极的电荷转移(例如，直接注入或福勒-诺德汉(Fowler-Nordheim)(FN)隧穿等)。
相比来说，通过电压(Vpass)可施加到具有未经标定用于编程的存储器单元的一或多根字线，或禁止电压(例如，Vcc)可施加到具有未经标定用于编程的存储器单元的数据线(例如，位线)(例如)以禁止电荷从沟道转移到此类非标定存储器单元的浮动栅极。所述通过电压可(例如)取决于经施加通过电压与经标定用于编程的字线的接近性而改变。所述禁止电压可包含相对于接地电势(例如，Vss)的供应电压(Vcc)，例如来自外部源或供应器(例如，电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如15V或更大)施加到特定字线(例如WL40)，那么可将10V的通过电压施加到一或多个其它字线(例如WL30、WL50等)以禁止对非标定存储器单元的编程或留存存储于非经标定用于编程的此类存储器单元上的值。在经施加编程电压与非标定存储器单元之间的距离增加时，抑制对非标定存储器单元进行编程所需的通过电压可减小。举例来说，在将15V的编程电压施加到WL40的情况下，可将10V的通过电压施加到WL30及WL50，可将8V的通过电压施加到WL20及WL60，可将7V的通过电压施加到WL10及WL70等。在其它实例中，通过电压或字线的数目等可更高或更低，或更多或更少。
感测放大器可经耦合到数据线(例如，第一、第二或第三位线(BL0到BL2)420到422)中的一或多者、可通过感测特定数据线上的电压或电流来检测相应数据线中的每一存储器单元的状态。
在施加一或多个编程脉冲(例如，Vpgm)之间，可执行验证操作以确定所选择的存储器单元是否已达到其预期编程状态。如果所述所选择的存储器单元已达到其预期编程状态，那么可禁止对其进行进一步编程。如果所述所选择的存储器单元尚未达到其预期编程状态，那么可施加额外编程脉冲。如果所选择的存储器单元在特定数目(例如，最大数目)个编程脉冲之后未达到其预期编程状态，那么所选择的存储器单元或与此所选择的存储器单元相关联的串、块或页面可经标记为有缺陷。
为擦除存储器单元或一群组的存储器单元(例如，通常以块或子块执行擦除)，可将擦除电压(Vers)(例如，通常为Vpgm)施加到经标定用于擦除的存储器单元的衬底(及因此源极与漏极之间的沟道)(例如，使用一或多根位线、选择门等)，而使标定存储器单元的字线保持于某一电势(例如接地电势(例如，Vss))，从而导致从标定存储器单元的浮动栅极到沟道的电荷转移(例如，直接注入或福勒-诺德汉(FN)隧穿等)。
图5说明存储器装置500的实例框图，存储器装置500包含具有多个存储器单元504的存储器阵列502，以及用以提供与存储器阵列502的通信或对存储器阵列502执行一或多个存储器操作的一或多个电路或组件。尽管展示为具有单个存储器阵列502，但在其它实例中，一或多个额外存储器阵列、裸片或LUN可包含于其中。在特定实例中，在具有数个裸片或LUN的存储系统中，存储器装置500可表示每一裸片或LUN的电路及组件的框图。存储器装置500可包含行解码器512、列解码器514、感测放大器520、页面缓冲器522、选择器524、输入/输出(I/O)电路526及存储器控制部件530。
存储器阵列502的存储器单元504可布置成块(例如第一块502A及第二块502B)。每一块可包含子块。举例来说，第一块502A可包含第一子块502A0及第二子块502An，且第二块502B可包含第一子块502B0及第二子块502Bn。每一子块可包含数个物理页面，每一页面包含数个存储器单元504。尽管本文中说明为具有两个块，每一块具有两个子块，且每一子块具有数个存储器单元504，但在其它实例中，存储器阵列502可包含更多或更少块、子块、存储器单元等。在其它实例中，存储器单元504可布置成数个行、列、页面、子块、块等，且使用(例如)存取线506、第一数据线510或一或多个选择门、源极线等来存取。
存储器控制部件530可根据在控制线532上接收的一或多个信号或指令(例如，包含指示所要操作(例如，写入、读取、擦除等)的一或多个时钟信号或控制信号)或在一或多个地址线516上接收的地址信号(A0到AX)来控制存储器装置500的存储器操作。在存储器装置500外部的一或多个装置可控制控制线532上的控制信号的值或地址线516上的地址信号。在存储器装置500外部的装置的实例可包含(但不限于)图5中未说明的主机、存储器控制器、处理器或一或多个电路或组件。
存储器装置500可使用存取线506及第一数据线510以将数据传送(例如，写入或擦除)到存储器单元504中的一或多者或从存储器单元504中的一或多者传送(例如，读取)数据。行解码器512及列解码器514可从地址线516接收及解码地址信号(A0到AX)，可确定将存取存储器单元504中的哪些，且可提供信号到例如上文描述的存取线506(例如，多根字线(WL0到WLm)中的一或多者)或第一数据线510(例如，多根位线(BL0到BLn)中的一或多者)中的一或多者。
存储器装置500可包含经配置以使用第一数据线510确定存储器单元504上的数据的值(例如，读取)或确定写入到存储器单元504的数据的值的感测电路系统(例如感测放大器520)。例如，在存储器单元504的所选择的串中，感测放大器520中的一或多者可响应于读取电流在存储器阵列502中流动通过所述所选择的串到数据线510而读取所选择的存储器单元504中的逻辑电平。
在存储器装置500外部的一或多个装置可使用I/O线(DQ0到DQN)508、地址线516(A0到AX)或控制线532与存储器装置500通信。输入/输出(I/O)电路526可使用I/O线508根据(例如)控制线532及地址线516将数据值传送到存储器装置500中或从存储器装置500传送出数据值(例如传送到页面缓冲器522或存储器阵列502中或从页面缓冲器522或存储器阵列502传送出)。页面缓冲器522可在将从存储器装置500外部的一或多个装置接收的数据编程到存储器阵列502的相关部分中之前存储所述数据，或可在将从存储器阵列502读取的数据传输到存储器装置500外部的一或多个装置之前存储所述数据。
列解码器514可接收地址信号(A0到AX)并将其解码成一或多个列选择信号(CSEL1到CSELn)。选择器524(例如，选择电路)可接收所述列选择信号(CSEL1到CSELn)且选择页面缓冲器522中的表示将从存储器单元504读取或编程到存储器单元504中的数据的值的数据。所选择的数据可使用第二数据线518在页面缓冲器522与I/O电路526之间传送。
存储器控制部件530可从外部源或供应器(例如，内部或外部电池、AC到DC转换器等)接收正及负供应信号，例如供应电压(Vcc)534及负供应电压(Vss)536(例如，接地电势)。在特定实例中，存储器控制部件530可包含在内部提供正或负供应信号的调节器528。
图6说明本文中论述的技术(例如，方法)中的任一者或多者可在其上执行的实例机器(例如主机系统)600的框图。在替代性实施例中，机器600可作为独立装置操作或可连接(例如，联网)到其它机器。在联网部署中，机器600可在服务器-客户端网络环境中作为服务器机器或客户端机器或两者进行操作。在实例中，机器600可充当对等(P2P)(或其它分布式)网络环境中的对等机器。机器600可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、IoT装置、汽车系统，或能够(循序或以其它方式)执行指定将由所述机器所采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”还应被视为包含个别或联合执行一(或多个)指令集以执行本文中论述的方法中的任一或多者(例如云计算、软件即服务(SaaS)、其它计算机集群配置)的机器的任何集合。
如本文中描述，实例可包含逻辑、组件、装置、封装或机构，或可通过逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如简单电路、门、逻辑等)的有形实体中实施的电路集合(例如一组电路)。电路系统成员资格可随着时间及基础硬件可变性而为灵活的。电路系统包含在操作时可单独或组合地执行特定任务的成员。在实例中，电路系统的硬件可经不变地设计以实行特定操作(例如，硬接线)。在实例中，电路系统的硬件可包含可变地连接的物理组件(例如，执行部件、晶体管、简单电路等)，包含物理上经修改(例如，不变质量的粒子磁性、电可移动放置等)以编码所述特定操作的指令的计算机可读媒体。在连接物理组件时，硬件组成的基础电性质(例如)从绝缘体改变到导体或反之亦然。指令使参与硬件(例如，执行部件或负载机构)能够经由可变连接产生呈硬件的电路系统的成员以在操作时实行特定任务的部分。因此，当装置操作时，计算机可读媒体通信地耦合到电路系统的其它组件。在实例中，物理组件中的任一者可用于一个以上电路系统的一个以上成员中。例如，在操作中，执行部件可在一时间点用于第一电路系统的第一电路中且在不同时间由第一电路系统中的第二电路或由第二电路系统中的第三电路重用。
机器(例如计算机系统、主机系统等)600可包含处理装置602(例如硬件处理器、中央处理部件(CPU)、图形处理部件(GPU)、硬件处理器核心或其任何组合等)、主存储器604(例如只读存储器(ROM)、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RambusDRAM(RDRAM)等)、静态存储器606(例如静态随机存取存储器(SRAM)等)及存储系统618，其中一些或全部可经由通信接口(例如总线)630彼此通信。
处理装置602可表示一或多个通用处理装置，例如微处理器、中央处理部件等。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的一处理器或实施指令集组合的多个处理器。处理装置602也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置602可经配置以执行用于执行本文中论述的操作及步骤的指令626。计算机系统600可进一步包含网络接口装置608以经由网络620通信。
存储系统618可包含其上存储一或多组指令426或体现本文中描述的方法或功能中的任一或多者的软件的机器可读存储媒体(也称为计算机可读媒体)。指令626在其由计算机系统600执行期间也可完全或至少部分驻存于主存储器604内或处理装置602内，主存储器604及处理装置602也构成机器可读存储媒体。
术语“机器可读存储媒体”应理解为包含存储一或多组指令的单个媒体或多个媒体或能够存储或编码由机器执行的一组指令且致使机器执行本公开的方法中的任一或多者的任何媒体。术语“机器可读存储媒体”应相应地理解为包含(但不限于)固态存储器、光学媒体及磁性媒体。在实例中，聚集式(massed)机器可读媒体包括具有含不变(例如，静止)质量的多个粒子的机器可读媒体。因此，聚集式机器可读媒体并非是暂时性传播信号。聚集式机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如，电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可抽换式磁盘；磁光盘；及CD-ROM及DVD-ROM磁盘。
机器600可进一步包含显示器部件、字母数字输入装置(例如，键盘)及用户接口(UI)导航装置(例如，鼠标)。在实例中，显示器部件、输入装置及UI导航装置中的一或多者可为触摸屏显示器。机器600可包含信号产生装置(例如，扬声器)或一或多个传感器(例如全球定位系统(GPS)传感器、指南针、加速度计或一或多个其它传感器)。机器600可包含输出控制器，例如用以通信或控制一或多个外围装置(例如，打印机、读卡器等)的串行(例如，通用串行总线(USB))、并行、或其它有线或无线(例如，红外(IR)、近场通信(NFC)等)连接。
指令626(例如，软件、程序、操作系统(OS)等)或其它数据经存储于存储系统618上、可由主存储器604存取以供处理装置602使用。主存储器604(例如，DRAM)通常是快速但易失性的，且因此是不同于存储系统618(例如，SSD)的存储类型，存储系统618适于长期存储(包含在“关闭”条件下)。由用户或机器600使用的指令626或数据通常被加载于主存储器604中以供处理装置602使用。当主存储器604已满时，可分配来自存储系统618的虚拟空间以补充主存储器604；然而，因为存储系统618装置通常比主存储器604慢，且写入速度通常比读取速度慢至少2倍，所以使用虚拟存储器会归因于存储系统延时而大幅降低用户体验(相比于主存储器604，例如，DRAM)。此外，将存储系统618用于虚拟存储器可大幅缩减存储系统618的可用使用期限。
指令624可进一步通过网络620使用传输媒体经由利用数个传送协议中的任一者(例如，帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)的网络接口装置608进行传输或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如，因特网)、移动电话网络(例如，蜂窝网络)、简易老式电话(POTS)网络及无线数据网络(例如，电气及电子工程师协会(IEEE)802.11系列标准(称为)、IEEE 802.16系列标准(称为/>)、IEEE802.15.4系列标准、对等(P2P)网络，等等)。在实例中，网络接口装置608可包含一或多个物理插孔(例如，以太网络、同轴或电话插孔)或一或多个天线以连接到网络620。在实例中，网络接口装置608可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者进行无线通信。术语“传输媒体”应被视为包含能够存储、编码或载送由机器600执行的指令的任何无形媒体，且包含促进此软件的通信的数字或模拟通信信号或其它无形媒体。
上文详细描述包含对形成详细描述的一部分的附图的参考。图式通过说明的方式展示其中可实践本发明的特定实施例。这些实施例在本文中还称为“实例”。此类实例可包含除展示或描述元件之外的元件。然而，本发明者还考虑其中仅提供所展示或描述的那些元件的实例。此外，本发明者还考虑使用关于特定实例(或其一或多个方面)或关于本文中展示或描述的其它实例(或其一或多个方面)展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在此文献中参考的所有公开案、专利及专利文献以其全文引用方式并入本文中，就好像通过引用个别地并入。在此文献与通过引用所并入的所述文献之间用法不一致的情况下，并入的参考案中的用法应被认为是此文献的用法的补充；对于不可调和的不一致性，以本文献中的用法为准。
在此文献中，使用术语“一(a/an)”，如专利文献中常见，包含一个或一个以上，其独立于“至少一个”或“一或多个”的任何其它例子或用法。在此文献中，术语“或”用于指代非排他性或，使得“A或B”包含“A而非B”、“B而非A”及“A及B”，除非另外指示。在所附权利要求书中，术语“包含”及“其中(in which)”用作相应术语“包括”及“其中(wherein)”的普通英语等效形式。而且，在所附权利要求书中，术语“包含”及“包括”是开放式的，即，包含除了权利要求书中在此术语之后所列的元件之外的元件的系统、装置、物品或过程仍被认为落于所述权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标记，且不希望对其对象强加数字要求。
在各个实例中，本文中描述的组件、控制器、处理器、部件、引擎或表可尤其包含存储于物理装置上的物理电路系统或固件。如本文中使用，“处理器”表示任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)，或任何其它类型的处理器或处理电路(包含处理器群组或多核心装置)。
此文献中所使用的术语“水平”是定义为平行于衬底的常规平面或表面的平面(例如下伏于晶片或裸片的平面)，而与所述衬底在任何时间点的实际定向无关。术语“垂直”指代垂直于上文所定义的水平的方向。介词(例如“在…上”、“在…上方”及“在…下方”)是相对于常规平面或表面在衬底的顶部或经暴露表面上而定义，而与衬底的定向无关；而“在…上”希望表明一个结构相对于所述结构位于其“上”的另一结构的直接接触(在没有明确相反指示的情况下)；术语“在…上方”及“在…下方”明确地希望识别结构(或层、特征等)的相对放置，其明确地包含(但不限于)经识别结构之间的直接接触，除非明确如此识别。类似地，术语“在…上方”及“在…下方”不限于水平定向，这是因为如果结构在某个时间点是在所论述的构造的最外部分，那么所述结构可在参考结构“上方”，即使此结构相对于参考结构垂直地延伸，而不是在水平定向上延伸。
术语“晶片”及“衬底”在本文中通常用于指代其上形成集成电路的任何结构，且也指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应被视为限制意义，且各个实施例的范围仅由所附权利要求书以及此类权利要求所授权的等效物的全部范围而定义。
根据本发明及本文中描述的各个实施例包含利用存储器单元的垂直结构(例如，NAND存储器单元串)的存储器。如本文中使用，方向性形容词将被视为相对于其上形成存储器单元的衬底的表面(即，垂直结构将被视为延伸远离衬底表面，垂直结构的底端将被视为最靠近衬底表面的端部且所述垂直结构的顶端将被视为最远离衬底表面的端部)。
如本文中使用，方向性形容词(例如水平、垂直、法向、平行、垂直等)可指代相对定向，且除非另有说明，否则并不希望要求严格遵守特定几何性质。例如，如本文中使用，垂直结构不需要严格地垂直于衬底的表面，但可代替地大体上垂直于所述衬底的所述表面，且可与所述衬底的所述表面形成锐角(例如，在60度与120度之间等)。
在本文中描述的一些实施例中，不同掺杂配置可应用于选择门源极(SGS)、控制门(CG)及选择门漏极(SGD)，其中每一者在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些层面(例如，多晶硅等)可在暴露于蚀刻溶液时具有不同蚀刻率。例如，在3D半导体装置中形成单片柱的过程中，SGS及CG可形成凹部，而SGD可保持较少凹入或甚至未凹入。这些掺杂配置可因此使通过使用蚀刻溶液(例如，氢氧化四甲基铵(TMCH))实现选择性蚀刻到所述3D半导体装置中的相异层面(例如，SGS、CG及SGD)中。
如本文中使用，操作存储器单元包含从所述存储器单元读取、写入到所述存储器单元或擦除所述存储器单元。将存储器单元置于预期状态中的操作在本文中被称为“编程”，且可包含写入到所述存储器单元或从所述存储器单元擦除两者(即，所述存储器单元可经编程到经擦除状态)。
应理解，当一元件被称为“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在所述另一元件上、直接连接到所述另一元件或直接与所述另一元件耦合或可存在中介元件。相比来说，当一元件被称为“直接在另一元件上”、“直接连接到另一元件”或“直接与另一元件耦合”时，不存在中介元件或层。除非另有指示，否则如果两个元件在图式中展示为用线连接它们，那么所述两个元件可耦合或直接耦合。
本文中描述的方法实例可至少部分经机器或计算机实施。一些实例可包含编码有可操作以配置电子装置来执行上文实例中所描述的方法的指令的计算机可读媒体或机器可读媒体。此类方法的实施方案可包含代码，例如微代码、汇编语言代码、高级语言代码或类似物。此代码可包含用于执行各种方法的计算机可读指令。所述代码可形成计算机程序产品的部分。此外，代码可有形地存储于一或多个易失性或非易失性有形计算机可读媒体上(例如在执行期间或在其它时间)。这些有形计算机可读媒体的实例可包含(但不限于)：硬盘、可卸除式磁盘、可卸除式光学磁盘(例如，光盘及数字视频磁盘)、卡式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)及类似物。
实例1是一种存储器装置，其包括：存储器阵列；及存储器控制器，其中所述存储器控制器经编程以执行包括以下各者的操作：从所述固件活动跟踪器接收指示固件的第一例子尚未被成功加载或已被加载但不是有效且可操作的一或多个加载输入；在接收到所述一或多个加载输入之后，从所述固件活动跟踪器接收指示加载所述固件的不成功尝试的次数的一或多个重新加载状态输入；及如果所述一或多个重新加载状态输入指示所述不成功尝试的次数已达到可编程阈值，那么使所述存储器装置进入降低功率状态中。
在实例2中，根据实例1所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含停止所述存储器装置的时钟。
在实例3中，根据实例1所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含使所述存储器装置的时钟降频。
在实例4中，根据实例1所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含使所述存储器装置进入受保护状态。
在实例5中，根据实例1所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含断开到所述存储器装置的所选择功率域的电力。
在实例6中，根据实例1所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含针对所述存储器装置使用电压控制。
在实例7中，根据实例1到6中任一实例所述的主题任选地经配置使得所述固件活动跟踪器包含只读存储器(ROM)的一部分。
在实例8中，根据实例1到7中任一实例所述的主题任选地经配置使得所述存储器装置包括经配置以跟踪加载所述固件的所述不成功尝试的次数的计数器。
在实例9中，根据实例1到8中任一实例所述的主题任选地经配置使得所述一或多个重新加载状态输入指示加载所述固件的不成功尝试的经过的时间，其中如果所述一或多个重新加载状态输入指示所述经过的时间已经达到超时阈值，那么使所述存储器装置进入所述低功率状态中。
在实例10中，根据实例9所述的主题任选地经配置使得所述存储器装置包括经配置以跟踪加载所述固件的所述不成功尝试的经过的时间的计时器。
实例11是一种存储器装置，其包括：存储器阵列；及存储器控制器，其中所述存储器控制器经编程以执行包括以下各者的操作：从所述固件活动跟踪器接收指示固件的第一例子尚未被成功加载或已被加载但不是有效且可操作的一或多个加载输入；在接收到所述一或多个加载输入之后，从所述固件活动跟踪器接收指示加载所述固件的不成功尝试的经过的时间的一或多个重新加载状态输入；及如果所述一或多个重新加载状态输入指示所述经过的时间已达到超时阈值，那么使所述存储器装置进入降低功率状态中。
在实例12中，根据实例11所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含停止所述存储器装置的时钟。
在实例13中，根据实例11所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含使所述存储器装置的时钟降频。
在实例14中，根据实例11所述的主题任选地经配置使得所述存储器控制器使用自举程序进行编程。
在实例15中，根据实例11所述的主题任选地经配置使得所述存储器装置包括经配置以跟踪加载所述固件的所述不成功尝试的经过的时间的计时器。
实例16是一种其上包括指令的非暂时性计算机可读媒体，所述指令在由处理器执行时致使所述处理器执行包括以下各者的操作：接收指示固件的第一例子尚未被成功加载或已被加载但不是有效且可操作的一或多个加载输入；在接收到所述一或多个加载输入之后，接收指示加载所述固件的不成功尝试的次数的一或多个重新加载状态输入；及如果所述一或多个重新加载状态输入指示所述不成功尝试的次数已达到可编程阈值，那么使所述存储器装置进入降低功率状态中。
在实例17中，根据实例16所述的主题任选地经配置使得所述固件活动跟踪器包含只读存储器(ROM)的一部分。
在实例18中，根据实例16或实例17所述的主题任选地经配置使得所述固件活动跟踪器包括经配置以跟踪加载所述固件的所述不成功尝试的次数的计数器。
在实例19中，根据实例16到18中任一实例所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含断开到所述存储器装置的所选择功率域的电力。
在实例20中，根据实例19所述的主题任选地经配置使得使所述存储器装置进入降低功率状态包含针对所述存储器装置使用电压控制。
实例21是包含指令的至少一种机器可读媒体，所述指令在由处理电路系统执行时致使所述处理电路系统执行操作来实施实例1到20中任一实例。
实例22是一种包括用于实施实例1到20中任一实例的构件的设备。
实例23是一种用于实施实例1到20中任一实例的系统。
实例24是一种用于实施实例1到20中任一实例的方法。
上文描述希望是说明性的而非限制性的。例如，上述实例(或其一或多个方面)可彼此组合使用。在审阅上文描述后，例如所属领域的一般技术人员可使用其它实施例。提供摘要以符合37C.F.R.§1.72(b)，以允许读者快速地确定技术公开的性质。所述摘要是在理解其并非用于解释或限制权利要求书的范围或含义的情况下提交的。而且，在以上具体实施方式中，各种特征可分组在一起以简化本发明。此不应被解译为希望未主张的公开特征是任何权利要求必不可少的。而是，本发明主题可在于少于特定公开实施例的全部特征。因此，所附权利要求书特此并入具体实施方式中，其中每一权利要求自身作为单独实施例，且预期此类实施例可以各种组合或排列彼此组合。应参考所附权利要求书连同此类权利要求所授权的等效物的全部范围来确定本发明的范围。

Claims (20)

1.一种存储器装置，其包括：
存储器阵列；
固件活动跟踪器；及
存储器控制器，其中所述存储器控制器经编程以执行包括以下各者的操作：
从所述固件活动跟踪器接收指示固件的第一例子尚未被成功加载或已被加载但并非有效且可操作的一或多个加载输入；
在接收到所述一或多个加载输入之后，从所述固件活动跟踪器接收指示加载所述固件的不成功尝试的次数的一或多个重新加载状态输入；及
如果所述一或多个重新加载状态输入指示所述不成功尝试的次数已达到可编程阈值，那么使所述存储器装置进入降低功率状态中。
2.根据权利要求1所述的存储器装置，其中使所述存储器装置进入降低功率状态包含停止所述存储器装置的时钟。
3.根据权利要求1所述的存储器装置，其中使所述存储器装置进入降低功率状态包含使所述存储器装置的时钟降频。
4.根据权利要求1所述的存储器装置，其中使所述存储器装置进入降低功率状态包含使所述存储器装置进入受保护状态。
5.根据权利要求1所述的存储器装置，其中使所述存储器装置进入降低功率状态包含断开到所述存储器装置的所选择功率域的电力。
6.根据权利要求1所述的存储器装置，其中使所述存储器装置进入降低功率状态包含针对所述存储器装置使用电压控制。
7.根据权利要求1所述的存储器装置，其中所述固件活动跟踪器包含只读存储器(ROM)的一部分。
8.根据权利要求1所述的存储器装置，其中所述固件活动跟踪器包括经配置以跟踪加载所述固件的所述不成功尝试的次数的计数器。
9.根据权利要求1所述的存储器装置，其中来自所述固件活动跟踪器的所述一或多个重新加载状态输入指示加载所述固件不成功尝试的经过的时间，其中如果所述一或多个重新加载状态输入指示所述经过的时间已经达到超时阈值，那么使所述存储器装置进入所述低功率状态中。
10.根据权利要求9所述的存储器装置，其中所述固件活动跟踪器包括经配置以跟踪加载所述固件的所述不成功尝试的经过的时间的计时器。
11.一种存储器装置，其包括：
存储器阵列；
固件活动跟踪器；及
存储器控制器，其中所述存储器控制器经编程以执行包括以下各者的操作：
从所述固件活动跟踪器接收指示固件的第一例子尚未被成功加载或已被加载但并非有效且可操作的一或多个加载输入；
在接收到所述一或多个加载输入之后，从所述固件活动跟踪器接收指示加载所述固件的不成功尝试的经过的时间的一或多个重新加载状态输入；及
如果所述一或多个重新加载状态输入指示所述经过的时间已达到超时阈值，那么使所述存储器装置进入降低功率状态中。
12.根据权利要求11所述的存储器装置，其中使所述存储器装置进入降低功率状态包含停止所述存储器装置的时钟。
13.根据权利要求11所述的存储器装置，其中使所述存储器装置进入降低功率状态包含使所述存储器装置的时钟降频。
14.根据权利要求11所述的存储器装置，其中所述存储器控制器使用自举程序进行编程。
15.根据权利要求11所述的存储器装置，其中所述固件活动跟踪器包括经配置以跟踪加载所述固件的所述不成功尝试的经过的时间的计时器。
16.一种其上包括指令的非暂时性计算机可读媒体，所述指令在由处理器执行时致使所述处理器执行包括以下各者的操作：
从固件活动跟踪器接收指示固件的第一例子尚未被成功加载或已被加载但并非有效且可操作的一或多个加载输入；
在接收到所述一或多个加载输入之后，从所述固件活动跟踪器接收指示加载所述固件的不成功尝试的次数的一或多个重新加载状态输入；及
如果所述一或多个重新加载状态输入指示所述不成功尝试的次数已达到可编程阈值，那么使存储器装置进入降低功率状态中。
17.根据权利要求16所述的非暂时性计算机可读媒体，其中所述固件活动跟踪器包含只读存储器(ROM)的一部分。
18.根据权利要求16所述的非暂时性计算机可读媒体，其中所述固件活动跟踪器包括经配置以跟踪加载所述固件的所述不成功尝试的次数的计数器。
19.根据权利要求16所述的非暂时性计算机可读媒体，其中使所述存储器装置进入降低功率状态包含断开到所述存储器装置的所选择功率域的电源。
20.根据权利要求16所述的非暂时性计算机可读媒体，其中使所述存储器装置进入降低功率状态包含针对所述存储器装置使用电压控制。
CN201980089496.5A 2018-12-13 2019-11-01 基于固件状态的自动掉电 Active CN113396374B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/219,292 2018-12-13
US16/219,292 US10795746B2 (en) 2018-12-13 2018-12-13 Automated power down based on state of firmware
PCT/US2019/059432 WO2020123059A1 (en) 2018-12-13 2019-11-01 Automated power down based on state of firmware

Publications (2)

Publication Number Publication Date
CN113396374A CN113396374A (zh) 2021-09-14
CN113396374B true CN113396374B (zh) 2023-12-19

Family

ID=71071657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980089496.5A Active CN113396374B (zh) 2018-12-13 2019-11-01 基于固件状态的自动掉电

Country Status (5)

Country Link
US (3) US10795746B2 (zh)
JP (2) JP7137708B2 (zh)
KR (2) KR20240070704A (zh)
CN (1) CN113396374B (zh)
WO (1) WO2020123059A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795746B2 (en) 2018-12-13 2020-10-06 Micron Technology, Inc. Automated power down based on state of firmware
CN114816024B (zh) * 2022-05-31 2023-07-14 苏州浪潮智能科技有限公司 对服务器主板负载端进行保护的方法、系统、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347276B1 (en) * 2000-09-13 2002-02-12 Detroit Diesel Corporation Method and system for reducing the time required to power down engine controller with faulty EEPROM
JP2007193596A (ja) * 2006-01-19 2007-08-02 Nec Corp ファームウェア更新回路およびファームウェア更新方法
CN101320314A (zh) * 2007-03-08 2008-12-10 英特尔公司 用于快速改变数据处理系统的功率状态的方法和设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2002057904A1 (ja) 2001-01-19 2004-05-27 富士通株式会社 ダウンロード機能を有する制御装置
JP2002288150A (ja) 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP3768967B2 (ja) 2003-03-24 2006-04-19 株式会社東芝 ディスク制御装置及びディスク装置用制御プログラムの更新方法
JP2008090408A (ja) 2006-09-29 2008-04-17 Nec Electronics Corp マイクロコンピュータ、データ書込み装置およびその書込み方法
US20080168435A1 (en) * 2007-01-05 2008-07-10 David Tupman Baseband firmware updating
JP4882807B2 (ja) 2007-03-07 2012-02-22 セイコーエプソン株式会社 Ｓｄｒａｍ制御回路及び情報処理装置
JP2009110034A (ja) 2007-10-26 2009-05-21 Sharp Corp 電気機器
JP2012027964A (ja) 2010-07-20 2012-02-09 Panasonic Corp メモリ装置及びｃｐｕの制御方法
WO2013077889A1 (en) 2011-11-22 2013-05-30 Intel Corporation Collaborative processor and system performance and power management
JP5821640B2 (ja) 2012-01-06 2015-11-24 株式会社リコー 情報処理装置
US9001584B2 (en) * 2013-02-28 2015-04-07 Micron Technology, Inc. Sub-block decoding in 3D memory
CN105308609B (zh) * 2013-04-23 2017-12-29 惠普发展公司，有限责任合伙企业 存储事件数据的系统和方法
WO2014175861A1 (en) * 2013-04-23 2014-10-30 Hewlett-Packard Development Company, L.P. Recovering from compromised system boot code
US9594910B2 (en) * 2014-03-28 2017-03-14 Intel Corporation In-system provisioning of firmware for a hardware platform
KR102147970B1 (ko) 2014-08-05 2020-08-25 삼성전자주식회사 비휘발성 메모리 기반의 스토리지 디바이스의 복구 방법 및 상기 스토리지 디바이스를 포함하는 전자 시스템의 동작 방법
US20160232057A1 (en) 2015-02-11 2016-08-11 Sandisk Technologies Inc. Safe mode boot loader
US9620216B2 (en) * 2015-02-17 2017-04-11 Silicon Storage Technology, Inc. Flash memory device configurable to provide read only memory functionality
KR20160109207A (ko) * 2015-03-10 2016-09-21 삼성전자주식회사 메모리의 초기화 및 펌 웨어의 업데이트를 위한 방법 및 전자 장치
CN105159713A (zh) 2015-09-02 2015-12-16 Tcl移动通信科技（宁波）有限公司 一种显示屏固件升级方法及系统
US20170168725A1 (en) * 2015-12-10 2017-06-15 Kabushiki Kaisha Toshiba Memory system that updates firmware in response to predetermined events
US10025522B2 (en) 2016-04-15 2018-07-17 Sandisk Technologies Llc Memory interface command queue throttling
US11182148B2 (en) * 2018-03-13 2021-11-23 Dell Products L.P. System and method for automated BIOS recovery after BIOS corruption
US11468170B2 (en) * 2018-12-07 2022-10-11 Intel Corporation Techniques for processor boot-up
US10795746B2 (en) 2018-12-13 2020-10-06 Micron Technology, Inc. Automated power down based on state of firmware

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347276B1 (en) * 2000-09-13 2002-02-12 Detroit Diesel Corporation Method and system for reducing the time required to power down engine controller with faulty EEPROM
JP2007193596A (ja) * 2006-01-19 2007-08-02 Nec Corp ファームウェア更新回路およびファームウェア更新方法
CN101320314A (zh) * 2007-03-08 2008-12-10 英特尔公司 用于快速改变数据处理系统的功率状态的方法和设备

Also Published As

Publication number Publication date
US11397631B2 (en) 2022-07-26
KR20210089257A (ko) 2021-07-15
KR20240070704A (ko) 2024-05-21
US10795746B2 (en) 2020-10-06
US20210011796A1 (en) 2021-01-14
JP7137708B2 (ja) 2022-09-14
CN113396374A (zh) 2021-09-14
US11847014B2 (en) 2023-12-19
JP2022172270A (ja) 2022-11-15
JP2022513462A (ja) 2022-02-08
US20220327014A1 (en) 2022-10-13
WO2020123059A1 (en) 2020-06-18
US20200192740A1 (en) 2020-06-18
KR102665475B1 (ko) 2024-05-13

Similar Documents

Publication Publication Date Title
CN111758091B (zh) 单电平单元高速缓存管理
US10824527B2 (en) Flash memory block retirement policy
US10121551B1 (en) Detecting power loss in NAND memory devices
CN112817519B (zh) 存储器装置的温度管理
CN111183481B (zh) 数据损坏的安全擦除
US10685731B2 (en) Erase page check
CN111382002B (zh) 具有动态ecc电压和频率的方法和系统
US11688473B2 (en) SLC page read
JP7167164B2 (ja) 訂正不可能なｅｃｃ
US11456037B2 (en) Block read count voltage adjustment
CN112214422B (zh) 静态slc高速缓存的动态大小
US10891072B2 (en) NAND flash thermal alerting
CN114115716B (zh) 使用半良块的存储器装置虚拟块
US11847014B2 (en) Automated power down based on state of firmware

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant