CN113381771A - 一种接收端多码字接收序列的极化码译码方法和系统 - Google Patents

一种接收端多码字接收序列的极化码译码方法和系统 Download PDF

Info

Publication number
CN113381771A
CN113381771A CN202110695408.5A CN202110695408A CN113381771A CN 113381771 A CN113381771 A CN 113381771A CN 202110695408 A CN202110695408 A CN 202110695408A CN 113381771 A CN113381771 A CN 113381771A
Authority
CN
China
Prior art keywords
path
sequence
code
receiving
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110695408.5A
Other languages
English (en)
Inventor
屈代明
陈欣达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110695408.5A priority Critical patent/CN113381771A/zh
Publication of CN113381771A publication Critical patent/CN113381771A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6513—Support of multiple code types, e.g. unified decoder for LDPC and turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种接收端多码字接收序列的极化码译码方法和系统，属于纠错编译码领域。基本思想为：接纳多码字接收序列作为输入，采用极化码SCL译码算法。列表中的有效路径数初始化为多条，与码字接收序列一一对应。路径度量值采用对数似然值的形式，保留绝对信息的同时避免数值下溢问题。在输入译码器前，对多个码字接收序列进行功率归一化操作，以此来统一度量标准，以两路信号为例，一路是正确信号，一路是噪声，如果噪声这一路相对于正确信号这一路功率较小，噪声这一路的LL相对于正确信号这一路小，由于译码过程中保留度量值较小的，导致保留的是噪声这一路，归一化之后，进行公平比较，避免纠错性能的大幅度损失。

Description

一种接收端多码字接收序列的极化码译码方法和系统
技术领域
本发明属于纠错编译码技术领域，更具体地，涉及一种接收端多码字接收序列的极化码译码方法和系统。
背景技术
通信系统中，在没有精确同步的情况下，需要同时对多个码字接收序列进行译码操作，从中选择最佳结果。输入多码字接收序列的译码器可以同时处理多个输入序列，能够有效降低译码复杂度，提升译码效率。
极化码作为一种新型的接近香农限的结构化编码方案，性能优异，而且编译码算法复杂度较低，有利于工程实现，受到了学术界和工业界的广泛关注，并被选择为5G移动通信增强移动宽带场景中短码长编码标准技术。
综上所述，极化码具有广阔的应用前景，同时输入多码字接收序列的译码器在免同步及弱同步通信系统中具有关键性作用，因此设计一种输入多码字接收序列的极化码译码方法具有重要意义。
发明内容
针对现有技术的缺陷和改进需求，本发明提供了一种接收端多码字接收序列的极化码译码方法和系统，其目的在于一次译码过程中，可以对多个码字接收序列进行译码，提升译码效率，同时避免纠错性能的大幅度损失。
为实现上述目的，按照本发明的第一方面，提供了一种接收端多码字接收序列的极化码译码方法，
所述多码字接收序列
Figure BDA0003128110600000021
的码字接收序列的数量为P，l表示码字接收序列索引序号，l＝1,2,…,P，N表示极化码码长，该方法包括：
(1)设定SCL译码器的最大路径数量为L，L≥P，初始化当前译码比特的索引序号i＝1，进入步骤(2)；
(2)判断i是否等于1；若是，进入步骤(3)，否则，进入步骤(4)；
(3)在SCL译码器列表中初始化P条路径，第l条路径记为
Figure BDA0003128110600000022
Sl指示SCL译码器列表中第l条路径对应的码字接收序列为
Figure BDA0003128110600000023
判决序列
Figure BDA0003128110600000024
仅包含元素
Figure BDA0003128110600000025
Figure BDA0003128110600000026
表示SCL译码器列表中第l条路径对应的第1个比特u1的判决值，Sl初始化为l，
Figure BDA0003128110600000027
初始化为极化码固定比特u1的取值；i＝i+1，返回步骤(2)；
(4)判断i是否小于等于N；若是，进入步骤(5)，否则，进入步骤(9)；
(5)若极化码编码器输入序列的第i个比特ui为固定比特，进入步骤(6)；若ui为校验比特，进入步骤(7)；若ui为信息比特，进入步骤(8)；
(6)将当前SCL译码器列表中每条路径
Figure BDA0003128110600000028
扩展为
Figure BDA0003128110600000029
判决序列
Figure BDA00031281106000000210
对应极化码编码器输入序列
Figure BDA00031281106000000211
判决序列
Figure BDA00031281106000000212
中的元素
Figure BDA00031281106000000213
表示列表中第l条路径在ui处的判决值，
Figure BDA00031281106000000214
初始化为极化码固定比特ui的取值，其中，l＝1,2,…,L′，L′表示当前SCL译码器列表路径数量，第l条扩展前路径记为
Figure BDA00031281106000000215
i＝i+1，返回步骤(4)；
(7)将当前SCL译码器列表中每条路径
Figure BDA00031281106000000216
扩展为
Figure BDA00031281106000000217
判决序列
Figure BDA00031281106000000218
对应极化码编码器输入序列
Figure BDA00031281106000000219
判决序列
Figure BDA00031281106000000220
中的元素
Figure BDA00031281106000000221
表示列表中第l条路径在ui处的判决值，
Figure BDA00031281106000000222
根据ui所在校验方程和该方程中信息比特在第l条路径上已判决的结果校验得到，其中，l＝1,2,…,L′，L′表示当前SCL译码器列表路径数量，第l条扩展前路径记为
Figure BDA00031281106000000223
i＝i+1，返回步骤(4)；
(8)将当前SCL译码器列表中每条路径
Figure BDA00031281106000000224
扩展为2L′条备选路径
Figure BDA0003128110600000031
和
Figure BDA0003128110600000032
路径
Figure BDA0003128110600000033
和
Figure BDA0003128110600000034
均对应码字接收序列
Figure BDA0003128110600000035
并计算每条备选路径的基于对数似然值的路径度量值，l＝1,2,…,L′，相应的基于对数似然值的路径度量值计算公式如下；
Figure BDA0003128110600000036
Figure BDA0003128110600000037
其中，
Figure BDA0003128110600000038
和
Figure BDA0003128110600000039
分别表示长度为N的极化码第i个比特信道输出为
Figure BDA00031281106000000310
输入分别为0、1的转移概率；
判断是否满足2L′≤L，若是，保留2L′条路径；否则，保留其中L条度量值最小的路径；i＝i+1，返回步骤(4)；
(9)若无CRC校验时，直接从L条路径中输出路径度量值最小的一条路径上对应的判决序列，获得译码结果；若L条路径中存在满足CRC校验的路径，则输出满足CRC校验且路径度量值最小的一条路径上对应的判决序列，获得译码结果。
优选地，该方法在步骤(1)之前，还包括：
步骤(0)对多码字接收序列
Figure BDA00031281106000000311
进行功率归一化操作，将归一化之后的多码字接收序列
Figure BDA00031281106000000312
输入到极化码译码器。
有益效果：本发明对接收到的多个码字接收序列会进行功率归一化处理，然后再送入多码字接收序列极化码SCL译码器中，相较于现有多码字译码方法，在多路输入之间存在显著差别时，避免纠错性能的大幅度损失，纠错性能进一步提高：以两路信号为例，一路为正确信号，一路为噪声信号，两路输入之间存在显著差别，噪声信号的功率小于正确信号的功率，那么，噪声信号的路径度量值LL也小于正确信号的LL值，由于译码过程中保留的是较小LL值信号，导致保留的是噪声这一路信号，而本发明通过功率归一化操作，将多个码字接收序列统一到相同标准下进行度量，使得更加公平地进行各路信号的译码操作。相较于单路译码方法，本发明在一次译码过程中可以同时处理多个码字接收序列。对于P个码字接收序列，译码复杂度可以降低到一般方法的1/P左右，大幅度提高译码效率。
优选地，所述功率归一化操作公式如下：
Figure BDA0003128110600000041
其中，
Figure BDA0003128110600000042
表示功率归一化后第l个码字接收序列的第i个数据，yi,l表示第l个码字接收序列的第i个数据，E表示多码字接收序列归一化后的功率，yj,l表示表示第l个码字接收序列的第j个数据。
优选地，步骤(8)中，若不满足2L′≤L，保留其中L条路径度量值加相应的码字接收序列初始度量值最小的路径，即
Figure BDA0003128110600000043
最小的路径，其中，
Figure BDA0003128110600000044
表示第Sl个码字接收序列的初始度量值。
有益效果：每个码字接收序列有其初始度量值，该度量值表示了这个码字接收序列的先验的对数似然概率，本发明通过保留其中L条路径度量值加相应的码字接收序列初始度量值最小的路径，由于引入了先验知识，可进一步提高译码准确率。
为实现上述目的，按照本发明的第二方面，提供了一种接收端多码字接收序列的极化码译码系统，包括：计算机可读存储介质和处理器；
所述计算机可读存储介质用于存储可执行指令；
所述处理器用于读取所述计算机可读存储介质中存储的可执行指令，执行第一方面所述的接收端多码字接收序列的极化码译码方法。
总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
本发明在信息比特路径计算过程中，路径度量值采用对数似然值的形式，相较于现有基于转移概率的译码器，可以避免数值下溢问题，降低计算复杂度，更利于实现。本发明提出的多码字接收序列的极化码译码方法对输入的多码字序列无特殊要求，不仅适用于基于传统的极化码，也适用于多种基于极化码级联编码方案的通信系统，如基于CRC辅助的极化码编码方案、基于校验级联极化码编码方案及基于CRC辅助的校验级联极化码编码方案，具有广泛的实际应用价值。
附图说明
图1为本发明提供的一种接收端多码字接收序列的极化码译码方法流程图；
图2为本发明提供的接收端多码字接收序列的极化码方法与对比方法的误帧率仿真曲线。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明公开了一种接收端多码字接收序列的极化码译码方法，其基本思想是：对接收到的多个码字接收序列进行功率归一化处理，统一到相同的度量标准下。然后送入基于对数似然值的多码字接收序列极化码SCL译码器中进行译码器，得到最终的译码结果。该方法可以同时对多个码字接收序列进行译码操作，从而提升译码效率。此外，通过功率归一化操作和基于对数似然值的译码器，避免了大幅度的性能损失。该方法可以应用在免同步或弱同步的通信系统中，降低接收端的译码复杂度。
本发明提供了一种接收端多码字接收序列的极化码译码方法，包括以下步骤：
(1)对P个码字接收序列
Figure BDA0003128110600000061
进行功率归一化得到
Figure BDA0003128110600000062
其中，l＝1,2,...,P；
(2)采用多码字接收序列的极化码SCL译码器对功率归一化后的P个码字接收序列
Figure BDA0003128110600000063
进行译码；译码过程中，数据使用对数似然值的形式。
图1为本发明提供的输入多码字接收序列的极化码译码方法的示意图；上文所述步骤(1)，具体为：P个码字接收序列用
Figure BDA0003128110600000064
表示，其中，l＝1,2,...,P，N为极化码码长，设归一化后的功率为E，功率归一化后的码字接收序列用
Figure BDA0003128110600000065
表示，则：
Figure BDA0003128110600000066
其中，i＝1,2,...,N，
Figure BDA0003128110600000067
表示功率归一化后第l个码字接收序列的第i个数据，yi,l(yj,l)表示第l个码字接收序列的第i(j)个数据。
步骤(2)具体包括以下步骤：
(2.1)设定SCL译码算法的最大路径数量为L，其中，L≥P，输入所述步骤(1)中功率归一化后的P个码字接收序列
Figure BDA0003128110600000068
进入步骤(2.2)；
(2.2)判断i是否等于1；若是，进入步骤(2.3)，若否，则进入步骤(2.4)；其中，i是指当前译码比特的索引序号，其初始值为1，取值为从1到N的正整数；
(2.3)在译码器列表中初始化P条路径，第l(l＝1,2,...,P)条路径记为
Figure BDA0003128110600000069
第一个元素Sl指示列表中第l条路径对应的功率归一化后码字接收序列为
Figure BDA00031281106000000610
Sl的初始取值为l；
Figure BDA00031281106000000611
表示列表中第l条路径对应的比特u1的判决值，因为极化码的u1是固定比特，
Figure BDA00031281106000000612
的取值均为已知的固定比特u1的取值；令i＝i+1，返回步骤(2.2)；
(2.4)判断i是否小于等于N；若是，进入步骤(2.5)，若否，则进入步骤(2.9)；
(2.5)判断ui是否为固定比特，若是，进入步骤(2.6)；若否，判断ui是否为校验比特，若是，则进入步骤(2.7)；若否，则进入步骤(2.8)。其中，ui是指极化码编码器输入序列的第i个比特；
(2.6)记译码器列表中当前路径数量为L′，第l(l＝1，2，...，L′)条路径记为
Figure BDA0003128110600000071
Figure BDA0003128110600000072
表示列表中第l条路径对应的序列
Figure BDA0003128110600000073
的判决值；将每条路径
Figure BDA0003128110600000074
扩展为
Figure BDA0003128110600000075
序列
Figure BDA0003128110600000076
中的元素
Figure BDA0003128110600000077
表示列表中第l条路径在ui处的判决值，并且
Figure BDA0003128110600000078
的取值为已知的固定比特ui的取值，并令i＝i+1，返回步骤(2.4)；
(2.7)将当前列表中的每条路径
Figure BDA0003128110600000079
扩展为
Figure BDA00031281106000000710
其中，(l＝1，2,...,L′)，序列
Figure BDA00031281106000000711
中的元素
Figure BDA00031281106000000712
表示列表中第l条路径在ui处的判决值，并且
Figure BDA00031281106000000713
的取值根据ui所在校验方程和该方程中信息比特在第l条路径上已判决的结果校验得到；令i＝i+1，返回步骤(2.4)；
(2.8)将每条路径中的序列
Figure BDA00031281106000000714
在ui处取值0或1获得一共2L′条备选路径
Figure BDA00031281106000000715
和
Figure BDA00031281106000000716
其中，(l＝1,2,...,L′)，路径
Figure BDA00031281106000000717
和
Figure BDA00031281106000000718
均对应功率归一化后的码字接收序列
Figure BDA00031281106000000719
相应的基于对数似然值的路径度量值分别为
Figure BDA00031281106000000720
和
Figure BDA00031281106000000721
其中，
Figure BDA00031281106000000722
Figure BDA00031281106000000723
和
Figure BDA00031281106000000724
分别表示长度为N的极化码第i个比特信道输出为
Figure BDA00031281106000000725
输入分别为0、1的转移概率；
判断2L′≤L是否满足，若是，保留2L′条路径；若否，则保留其中L条度量值最小的路径；并令i＝i+1，返回步骤(2.4)；
(2.9)在无CRC校验的情况下：直接从L条路径中输出路径度量值最小的一条路径上对应的判决序列
Figure BDA00031281106000000726
获得译码结果。在有CRC校验的情况下：若L条路径中存在满足CRC校验的路径，则译码器输出满足CRC校验且路径度量值最小的一条路径上对应的判决序列
Figure BDA0003128110600000081
获得译码结果。
在具体实施方式中，本文以采用传统极化码、无CRC校验的情况给出实施例。
发送端编码器参数：信息比特个数M＝32，码长N＝128，信息比特索引集合A＝{60,62,63,64,80,88,92,94,95,96,104,107,108,109,110,111,112,114,115,116,117,118,119,120,121,122,123,124,125,126,127,128}。
本实施例中，调制方式采用二进制相移键控(Binary Phase Shift Keying，BPSK)调制，信道选择加性高斯白噪声(Additive White Gaussian Noise,AWGN)信道。
接收端参数设置：码字接收序列个数P＝8，其中1个序列为经过AWGN信道后的信号加噪声序列，其它7个序列为随机的纯噪声序列，代表了不正确的接收信号。极化码SCL译码器的列表大小L＝8。
功率归一化操作如下：
8个码字接收序列用
Figure BDA0003128110600000082
表示，其中，l＝1,2,...,8，信号功率为1，工作噪声功率σ2＝1.26，归一化后的功率E＝1+σ2＝2.26，功率归一化后的码字接收序列用
Figure BDA0003128110600000083
表示，则：
Figure BDA0003128110600000084
其中，i＝1,2,...,128，
Figure BDA0003128110600000085
表示功率归一化后第l个码字接收序列的第i个数据，yi,l(yj,l)表示第l个码字接收序列的第i(j)个数据。按照上述公式对8个码字接收序列中的所有数据进行计算。归一化后的接收序列
Figure BDA0003128110600000086
中，每个序列的功率均为2.26。
基于对数似然值输入多码字接收序列SCL译码过程如下：
(2.1)SCL译码算法的最大路径数量为L＝8，输入功率归一化后的8个码字接收序列
Figure BDA0003128110600000087
进入步骤(2.2)；
(2.2)判断i是否等于1；若是，进入步骤(2.3)，若否，则进入步骤(2.4)；其中，i是指当前译码比特的索引序号，其初始值为1，取值为从1到128的正整数；
(2.3)在译码器列表中初始化8条路径，第l(l＝1,2,...,8)条路径记为
Figure BDA0003128110600000091
第一个元素Sl指示列表中第l条路径对应的功率归一化后码字接收序列为
Figure BDA0003128110600000092
Sl的初始取值为l；
Figure BDA0003128110600000093
表示列表中第l条路径对应的比特u1的判决值，因为极化码的u1是固定比特，
Figure BDA0003128110600000094
的取值均为已知的固定比特u1的取值；令i＝i+1，返回步骤(2.2)；
(2.4)判断i是否小于等于128；若是，进入步骤(2.5)，若否，则进入步骤(2.9)；
(2.5)判断ui是否为固定比特，若是，进入步骤(2.6)；若否，判断ui是否为校验比特，若是，则进入步骤(2.7)；若否，则进入步骤(2.8)。其中，ui是指极化码编码器输入序列的第i个比特；
(2.6)记译码器列表中当前路径数量为L′，第l(l＝1,2,...,L′)条路径记为
Figure BDA0003128110600000095
Figure BDA0003128110600000096
表示列表中第l条路径对应的序列
Figure BDA0003128110600000097
的判决值；将每条路径
Figure BDA0003128110600000098
扩展为
Figure BDA0003128110600000099
序列
Figure BDA00031281106000000910
中的元素
Figure BDA00031281106000000911
表示列表中第l条路径在ui处的判决值，并且
Figure BDA00031281106000000912
的取值为已知的固定比特ui的取值，并令i＝i+1，返回步骤(2.4)；
(2.7)将当前列表中的每条路径
Figure BDA00031281106000000913
扩展为
Figure BDA00031281106000000914
其中，(l＝1,2,...,L′)，序列
Figure BDA00031281106000000915
中的元素
Figure BDA00031281106000000916
表示列表中第l条路径在ui处的判决值，并且
Figure BDA00031281106000000917
的取值根据ui所在校验方程和该方程中信息比特在第l条路径上已判决的结果校验得到；令i＝i+1，返回步骤(2.4)
(2.8)将每条路径中的序列
Figure BDA00031281106000000918
在ui处取值0或1获得一共2L′条备选路径
Figure BDA00031281106000000919
和
Figure BDA00031281106000000920
其中，(l＝1,2,...,L′)，路径
Figure BDA00031281106000000921
和
Figure BDA00031281106000000922
均对应功率归一化后的码字接收序列
Figure BDA00031281106000000923
相应的基于对数似然值的路径度量值分别为
Figure BDA00031281106000000924
和
Figure BDA00031281106000000925
其中，
Figure BDA0003128110600000101
Figure BDA0003128110600000102
和
Figure BDA0003128110600000103
分别表示长度为128的极化码第i个比特信道输出为
Figure BDA0003128110600000104
输入分别为0、1的转移概率；
判断2L′≤8是否满足，若是，保留2L′条路径；若否，则保留其中8条度量值最小的路径；并令i＝i+1，返回步骤(2.4)；
因为N较大，进入步骤(2.8)的次数很多，很快就有L条路径了，通常在步骤9不考虑不足L条路径的情况。
(2.9)因为无CRC校验，所以直接从L条路径中输出路径度量值最小的一条路径上对应的判决序列
Figure BDA0003128110600000105
获得译码结果。获得译码结果的方式为：信息比特索引集合A＝{60,62,63,64,80,88,92,94,95,96,104,107,108,109,110,111,112,114,115,116,117,118,119,120,121,122，123,124,125,126,127,128}，因此信息序列
Figure BDA0003128110600000106
的判决值
Figure BDA0003128110600000107
Figure BDA0003128110600000108
Figure BDA0003128110600000109
图2为本发明提供的接收端多码字接收序列的极化码方法与对比方法的误帧率仿真曲线，其中，对比方法不进行功率归一化，译码过程中使用基于对数似然值比率(LLR)的路径度量值。如图2所示，本发明的纠错性能明显优于对比方法。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种接收端多码字接收序列的极化码译码方法，其特征在于，所述多码字接收序列
Figure FDA0003128110590000011
的码字接收序列的数量为P，l表示码字接收序列索引序号，l＝1，2，…，P，N表示极化码码长，该方法包括：
(1)设定SCL译码器的最大路径数量为L，L≥P，初始化当前译码比特的索引序号i＝1，进入步骤(2)；
(2)判断i是否等于1；若是，进入步骤(3)，否则，进入步骤(4)；
(3)在SCL译码器列表中初始化P条路径，第l条路径记为
Figure FDA0003128110590000012
Sl指示SCL译码器列表中第l条路径对应的码字接收序列为
Figure FDA0003128110590000013
判决序列
Figure FDA0003128110590000014
仅包含元素
Figure FDA0003128110590000015
表示SCL译码器列表中第l条路径对应的第1个比特u1的判决值，Sl初始化为l，
Figure FDA0003128110590000016
初始化为极化码固定比特u1的取值；i＝i+1，返回步骤(2)；
(4)判断i是否小于等于N；若是，进入步骤(5)，否则，进入步骤(9)；
(5)若极化码编码器输入序列的第i个比特ui为固定比特，进入步骤(6)；若ui为校验比特，进入步骤(7)；若ui为信息比特，进入步骤(8)；
(6)将当前SCL译码器列表中每条路径
Figure FDA0003128110590000017
扩展为
Figure FDA0003128110590000018
判决序列
Figure FDA0003128110590000019
对应极化码编码器输入序列
Figure FDA00031281105900000110
判决序列
Figure FDA00031281105900000111
中的元素
Figure FDA00031281105900000112
表示列表中第l条路径在ui处的判决值，
Figure FDA00031281105900000113
初始化为极化码固定比特ui的取值，其中，l＝1，2，…，L′，L′表示当前SCL译码器列表路径数量，第l条扩展前路径记为
Figure FDA00031281105900000114
i＝i+1，返回步骤(4)；
(7)将当前SCL译码器列表中每条路径
Figure FDA00031281105900000115
扩展为
Figure FDA00031281105900000116
判决序列
Figure FDA00031281105900000117
对应极化码编码器输入序列
Figure FDA00031281105900000118
判决序列
Figure FDA00031281105900000119
中的元素
Figure FDA00031281105900000120
表示列表中第l条路径在ui处的判决值，
Figure FDA00031281105900000121
根据ui所在校验方程和该方程中信息比特在第l条路径上已判决的结果校验得到，其中，l＝1，2，…，L′，L′表示当前SCL译码器列表路径数量，第l条扩展前路径记为
Figure FDA00031281105900000122
i＝i+1，返回步骤(4)；
(8)将当前SCL译码器列表中每条路径
Figure FDA0003128110590000021
扩展为2L′条备选路径
Figure FDA0003128110590000022
和
Figure FDA0003128110590000023
路径
Figure FDA0003128110590000024
和
Figure FDA0003128110590000025
均对应码字接收序列
Figure FDA0003128110590000026
并计算每条备选路径的基于对数似然值的路径度量值，l＝1，2，…，L′，相应的基于对数似然值的路径度量值计算公式如下；
Figure FDA0003128110590000027
Figure FDA0003128110590000028
其中，
Figure FDA0003128110590000029
和
Figure FDA00031281105900000210
分别表示长度为N的极化码第i个比特信道输出为
Figure FDA00031281105900000211
输入分别为0、1的转移概率；
判断是否满足2L′≤L，若是，保留2L′条路径；否则，保留其中L条度量值最小的路径；i＝i+1，返回步骤(4)；
(9)若无CRC校验时，直接从L条路径中输出路径度量值最小的一条路径上对应的判决序列，获得译码结果；若L条路径中存在满足CRC校验的路径，则输出满足CRC校验且路径度量值最小的一条路径上对应的判决序列，获得译码结果。
2.如权利要求1所述的方法，其特征在于，该方法在步骤(1)之前，还包括：
步骤(0)对多码字接收序列
Figure FDA00031281105900000212
进行功率归一化操作，将归一化之后的多码字接收序列
Figure FDA00031281105900000213
输入到极化码译码器。
3.如权利要求2所述的方法，其特征在于，所述功率归一化操作公式如下：
Figure FDA00031281105900000214
其中，
Figure FDA00031281105900000215
表示功率归一化后第l个码字接收序列的第i个数据，yi，l表示第l个码字接收序列的第i个数据，E表示多码字接收序列归一化后的功率，yj，l表示表示第l个码字接收序列的第j个数据。
4.如权利要求1至3任一项所述的方法，其特征在于，步骤(8)中，若不满足2L′≤L，保留其中L条路径度量值加相应的码字接收序列初始度量值最小的路径，即
Figure FDA0003128110590000031
最小的路径，其中，
Figure FDA0003128110590000032
表示第Sl个码字接收序列的初始度量值。
5.一种接收端多码字接收序列的极化码译码系统，其特征在于，包括：计算机可读存储介质和处理器；
所述计算机可读存储介质用于存储可执行指令；
所述处理器用于读取所述计算机可读存储介质中存储的可执行指令，执行权利要求1至4任一项所述的接收端多码字接收序列的极化码译码方法。
CN202110695408.5A 2021-06-23 2021-06-23 一种接收端多码字接收序列的极化码译码方法和系统 Pending CN113381771A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110695408.5A CN113381771A (zh) 2021-06-23 2021-06-23 一种接收端多码字接收序列的极化码译码方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110695408.5A CN113381771A (zh) 2021-06-23 2021-06-23 一种接收端多码字接收序列的极化码译码方法和系统

Publications (1)

Publication Number Publication Date
CN113381771A true CN113381771A (zh) 2021-09-10

Family

ID=77578486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110695408.5A Pending CN113381771A (zh) 2021-06-23 2021-06-23 一种接收端多码字接收序列的极化码译码方法和系统

Country Status (1)

Country Link
CN (1) CN113381771A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980602B1 (en) * 2001-01-31 2005-12-27 Comsys Communication & Signal Processing Ltd. Normalization of equalizer soft output for channels with varying noise power
US20100061493A1 (en) * 2008-09-09 2010-03-11 Sony Corporation Synchronization circuit and synchronization method, wireless communication device and wireless communication method, and computer program
CN105680883A (zh) * 2015-12-23 2016-06-15 华中科技大学 一种极化码和多比特偶校验码级联的纠错编码方法
CN106888025A (zh) * 2017-01-19 2017-06-23 华中科技大学 一种基于极化码的级联纠错编译码方法和系统
CN107809303A (zh) * 2017-10-20 2018-03-16 华南理工大学 一种基于awgn子信道优化的极化码译码方法
WO2018214101A1 (en) * 2017-05-25 2018-11-29 Qualcomm Incorporated False alarm rate suppression for polar codes
CN109302189A (zh) * 2018-07-31 2019-02-01 中国地质大学（武汉） 一种基于阶梯剪枝的极化码译码算法
CN111030704A (zh) * 2019-12-31 2020-04-17 华中科技大学 一种基于极化码的免同步通信方法、装置及系统
US10659083B1 (en) * 2018-10-02 2020-05-19 Xilinx, Inc. Sort system including normalization

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980602B1 (en) * 2001-01-31 2005-12-27 Comsys Communication & Signal Processing Ltd. Normalization of equalizer soft output for channels with varying noise power
US20100061493A1 (en) * 2008-09-09 2010-03-11 Sony Corporation Synchronization circuit and synchronization method, wireless communication device and wireless communication method, and computer program
CN105680883A (zh) * 2015-12-23 2016-06-15 华中科技大学 一种极化码和多比特偶校验码级联的纠错编码方法
CN106888025A (zh) * 2017-01-19 2017-06-23 华中科技大学 一种基于极化码的级联纠错编译码方法和系统
WO2018214101A1 (en) * 2017-05-25 2018-11-29 Qualcomm Incorporated False alarm rate suppression for polar codes
CN107809303A (zh) * 2017-10-20 2018-03-16 华南理工大学 一种基于awgn子信道优化的极化码译码方法
CN109302189A (zh) * 2018-07-31 2019-02-01 中国地质大学（武汉） 一种基于阶梯剪枝的极化码译码算法
US10659083B1 (en) * 2018-10-02 2020-05-19 Xilinx, Inc. Sort system including normalization
CN111030704A (zh) * 2019-12-31 2020-04-17 华中科技大学 一种基于极化码的免同步通信方法、装置及系统

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
A. BALATSOUKAS-STIMMING, M. B. PARIZI AND A. BURG: "《LLR-Based Successive Cancellation List Decoding of Polar Codes》", 《IN IEEE TRANSACTIONS ON SIGNAL 》 *
Z. ZHANG, L. ZHANG, X. WANG, C. ZHONG AND H. V. POOR: "《A Split-Reduced Successive Cancellation List Decoder for Polar Codes》", 《IN IEEE JOURNAL ON SELECTED AREAS IN OMMUNICATIONS》 *
丁冉: "《极化码性能研究及CA-SCL译码器的FPGA实现》", 《中国硕士电子期刊》 *
吴心筱，刘翠微，贾云得著: "《视频中人的动作分析与识别》", 30 September 2019 *
王英冠: "《极化码译码及其多级编码调制技术研究》", 《中国硕士电子期刊》 *
董永兵: "《新一代移动通信中的极化码研究》", 《中国硕博士电子期刊》 *

Similar Documents

Publication Publication Date Title
CN109660264B (zh) 高性能极化码译码算法
CN108462558B (zh) 一种极化码scl译码方法、装置及电子设备
KR20050061576A (ko) 트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법및 프로그램 제품
CN107612560B (zh) 基于部分信息比特似然比的极化码早期迭代停止方法
CN109951190B (zh) 一种自适应Polar码SCL译码方法及译码装置
CN112332864B (zh) 一种自适应有序移动剪枝列表的极化码译码方法及系统
CN114285418A (zh) 一种改进的极化码epc-ms-scl译码方法
KR100853139B1 (ko) 전송 포맷 검출 장치 및 방법
CN115473537A (zh) 极化码中一种改进的es-scl译码方法
CN108063623B (zh) 一种降低复杂度的Polar码的串行消除译码方法
CN111726202B (zh) 一种极化码置信传播译码的提前终止迭代方法
US10720944B2 (en) Convolutional code decoder and convolutional code decoding method
CN111130564B (zh) 译码方法及装置
CN113381771A (zh) 一种接收端多码字接收序列的极化码译码方法和系统
CN110943745A (zh) 一种提前终止迭代输出结果的极化码bp译码方法及系统
CN114257342A (zh) 基于非二进制极化码的两用户多址接入系统编码及译码方法
CN115694515A (zh) 基于关键比特的神经网络辅助极化码译码方法及装置
CN113114274A (zh) 一种基于分段关键集合的简化极化码连续消除列表译码器
CN114978195B (zh) 一种极化码串行抵消列表译码码字相关的错误图样集搜索方法及系统
Ahmed et al. Viterbi algorithm performance analysis for different constraint length
CN110830051A (zh) 一种译码方法和装置
CN115642924B (zh) 一种高效的qr-tpc译码方法及译码器
US20110083063A1 (en) Continuous Parallel Viterbi Decoder
CN114430279B (zh) 一种列表维特比译码方法、装置、译码器和存储介质
CN112636768B (zh) 一种串行循环冗余校验辅助联合迭代检测和译码方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210910