CN113381383A - 一种用于ldo系统的过温保护电路、方法及系统 - Google Patents
一种用于ldo系统的过温保护电路、方法及系统 Download PDFInfo
- Publication number
- CN113381383A CN113381383A CN202110844846.3A CN202110844846A CN113381383A CN 113381383 A CN113381383 A CN 113381383A CN 202110844846 A CN202110844846 A CN 202110844846A CN 113381383 A CN113381383 A CN 113381383A
- Authority
- CN
- China
- Prior art keywords
- over
- temperature protection
- temperature
- epitaxial layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 33
- 238000002347 injection Methods 0.000 claims description 26
- 239000007924 injection Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000000243 solution Substances 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于LDO系统的过温保护电路,包括偏置电路、比较器、电阻和过温保护器件,过温保保护器件与电阻并联连接至偏置电路,过温保护器件包括与偏置电路连接的第一端口、与比较器输出端连接的第二端口、用于接地的第三端口以及用于调整比较器输出端的电位状态的半导体器件,在半导体器件的沟槽内形成多组PN结并与第二端口连接,当半导体器件在比较器的第二输入端的输入电压小于等于第二输入端至半导体器件的多晶硅之间的击穿电压时,半导体器件关断,当输入电压大于击穿电压时,半导体器件开启。本发明还提供了一种用于LDO系统的过温保护方法及系统,提高了LDO系统的工作可靠性,简化了系统结构,降低了生产成本。
Description
技术领域
本发明涉及保护电路技术领域,尤其涉及一种用于LDO系统的过温保护电路、方法及系统。
背景技术
消费类电子产品已经成为人们日常生活中不可或缺的一部分,其中线性稳压器(low dropout voltage,LDO)、开关稳压器、驱动芯片以及电源管理单元占据了大壁江山,LDO则具有得天独厚的优势,如芯片外观体积小、输出噪声较小、造价较低等。而目前的便携类电子产品又普遍要求电源管理芯片具有体积小、外围电路少、无纹波、无电磁干扰等优点。据此可以看出,在未来的电源管理芯片市场,线性变换器LDO将独占鳌头。传统的LDO系统中存在两个电流偏置电路,具有较大的消耗,导致LDO的工作效率降低,同时采用了大量的器件,集成度不高,生产和制造成本较高。
发明内容
有鉴于此,本发明提供了一种只需要一个偏置电路、低能耗的用于LD O系统的过温保护电路、方法及系统,采用简单的过温保护器件,使得系统结构简单和高可靠性,可以解决上述存在的技术问题,具体采用以下的技术方案来实现。
第一方面,本发明提供了一种用于LDO系统的过温保护电路,包括偏置电路、比较器、电阻和过温保护器件,所述比较器、所述过温保护器件、所述电阻与所述偏置电路连接;
所述比较器包括与所述偏置电路的输出端连接的第一输入端、用于设置基准参数的第二输入端、以及连接至所述过温保护器件的比较器输出端;
所述过温保护器件包括与所述偏置电路连接的第一端口、与所述比较器输出端连接的第二端口、用于接地的第三端口以及用于调整所述比较器输出端的电位状态的半导体器件,所述半导体器件包括第一导电类型的衬底、形成在所述衬底上的第一导电类型的第一外延层、自所述第一外延层的上表面延伸至所述衬底的下表面的沟槽、形成在所述沟槽侧壁内的第一氧化硅、位于所述第一氧化硅之间并位于所述沟槽底部的第二导电类型的第二外延层、形成在所述第二外延层上的第一导电类型的第三外延层、形成在所述第一外延层内并位于所述沟槽两侧的第二导电类型的第一注入区、形成在所述第一注入区内的第一导电类型的第二注入区、形成在所述第一外延层上并与所述第一氧化硅连接的第二氧化硅、以及形成在所述第二氧化硅和所述沟槽顶部的多晶硅,所述多晶硅与所述第二注入区连接,所述第二氧化硅与所述第一注入区、所述第二注入区连接;
其中,当所述半导体器件在所述第二输入端的输入电压小于等于所述第二输入端至所述多晶硅之间的击穿电压时,所述半导体器件关断,当所述输入电压大于所述击穿电压时,所述半导体器件开启。
作为上述技术方案的进一步改进,所述过温保护器件还包括间隔形成在所述衬底下表面的第一金属层、与所述沟槽底部连接的第二金属层、形成在所述多晶硅上并与所述第二注入区连接的介质层、以及形成在所述介质层、所述第一注入区和所述第二注入区上的第三金属层,所述第一金属层与所述第一端口连接,所述第二金属层与所述第二外延层对应设置并与所述第二端口连接,所述第三金属层与所述第三端口连接。
作为上述技术方案的进一步改进,所述基准参数为LDO系统输出的基准电压,当所述偏置电路的输入电流的压降为高电位时,所述比较器输出端输出低电压,所述LDO系统正常工作;
当所述LDO系统在预设温度范围内工作时,所述比较器输出端输出低电压,所述过温保护器件不导通,所述输入电流通过所述电阻流至接地端,所述输入电流的压降为高电位。
作为上述技术方案的进一步改进,所述用于LDO系统的过温保护电路还包括当所述LDO系统的工作温度超过所述预设温度时,所述过温保护器件导通,所述输入电流的压降变为低电位,所述比较器输出端输出高电压,所述LDO系统停止工作。
作为上述技术方案的进一步改进,所述第二外延层的数量和所述第三外延层的数量均为三,且所述第二外延层和所述第三外延层依次排列在所述沟槽内,所述沟槽的深度等于所述衬底、所述第一外延层的厚度之和,每个所述第二外延层的厚度相等,每个所述第三外延层的厚度相等,每个所述第二外延层的厚度大于每个所述第三外延层的厚度。
作为上述技术方案的进一步改进,所述第一导电类型为N型,所述第二导电类型为P型,所述第一注入区的掺杂浓度小于所述第二注入区的掺杂浓度。
第二方面,本发明还提供了一种用于LDO系统的过温保护方法,应用于上述的用于LDO系统的过温保护电路,包括:
获取LDO系统的工作温度,判断所述工作温度是否超过所述LDO系统正常工作的预设温度;
若是,所述比较器输出端输出低电压,所述过温保护器件不导通,所述输入电流通过所述电阻流至接地端,所述输入电流的压降为高电位;
若否,所述过温保护器件导通,所述输入电流的压降变为低电位,所述比较器输出端输出高电压,所述LDO系统停止工作。
第三方面,本发明还提供了一种用于LDO系统的过温保护系统,应用于上述的用于LDO系统的过温保护电路,包括:
获取模块,用于获取所述LDO系统的工作温度;
判断模块,用于判断所述工作温度是否超过所述述LDO系统正常工作的预设温度;
处理模块,用于当所述工作温度超过所述预设温度时,所述比较器输出端输出低电压,所述过温保护器件不导通,所述输入电流通过所述电阻流至接地端,所述输入电流的压降为高电位;还用于当所述工作温度未超过所述预设温度时,所述过温保护器件导通,所述输入电流的压降变为低电位,所述比较器输出端输出高电压,所述LDO系统停止工作。
作为上述技术方案的进一步改进,还包括调整单元,用于通过调整所述自所述第二端口对应的衬底的下表面到所述多晶硅之间的多组PN结的厚度改变所述半导体器件的开启电压。
本发明提供一种用于LDO系统的过温保护电路、方法及系统的有益效果为:通过在LDO系统中加入过温保护器件,将比较器、过温保护器件、电阻与偏置电路连接,将过温保护器件与电阻并联连接,在过温保护器件不导通时偏置电路的输入电流通过电阻流至接地端,以确保LDO系统的工作安全性。在过温保护器件中加入半导体器件,通过半导体器件的沟槽内的第二外延层和第三外延层形成多组PN结,当半导体器件在第二输入端的输入电压小于等于第二输入端至多晶硅之间的击穿电压时,半导体器件关断,当输入电压大于击穿电压时,半导体器件开启。通过多组PN结的厚度和掺杂浓度可以调整半导体器件的开启电压,从而调整LDO系统的安全工作温度和恢复正常工作温度,半导体器件的尺寸较小,可以提高过温保护器件的集成度,简化了系统结构,也提高了LDO系统的工作可靠性,降低了生产成本。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的用于LDO系统的过温保护电路;
图2为本发明另一实施例提供的用于LDO系统的过温保护电路;
图3为本发明实施例提供的过温保护器件的工作原理图;
图4本发明实施例提供的用于LDO系统的过温保护方法的流程图;
图5本发明实施例提供的用于LDO系统的过温保护系统的结构框图。
主要元件符号说明:
100-用于LDO系统的过温保护电路;110-偏置电路;120-比较器;121-第一输入端;122-第二输入端;123-比较器输出端;130-电阻;140-
过温保护器件;141-第一端口;142-第二端口;143-第三端口;150-
半导体器件;151-衬底;152-第一外延层;153-沟槽;154-
第一氧化硅;155-第二外延层;156-第三外延层;157-第一注入区;158-第二注入区;159-第二氧化硅;160-多晶硅;161-第一金属层;162-
第二金属层;163-介质层;164-第三金属层;200-
用于LDO系统的过温保护系统;210-获取模块;220-判断模块;230-
处理模块;240-调整模块。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。相反,当元件被称作“直接在”另一元件“上”时,不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
参阅图1及图2,本发明提供了一种用于LDO系统的过温保护电路100,包括偏置电路110、比较器120、电阻130和过温保护器件140,所述比较器120、所述过温保护器件140、所述电阻130与所述偏置电路110连接;
所述比较器120包括与所述偏置电路110的输出端连接的第一输入端141、用于设置基准参数的第二输入端142、以及连接至所述过温保护器件140的比较器输出端123;
所述过温保护器件140包括与所述偏置电路110连接的第一端口141、与所述比较器输出端123连接的第二端口142、用于接地的第三端口143以及用于调整所述比较器输出端123的电位状态的半导体器件150,所述半导体器件150包括第一导电类型的衬底151、形成在所述衬底151上的第一导电类型的第一外延层152、自所述第一外延层152的上表面延伸至所述衬底151的下表面的沟槽153、形成在所述沟槽153侧壁内的第一氧化硅154、位于所述第一氧化硅154之间并位于所述沟槽153底部的第二导电类型的第二外延层155、形成在所述第二外延层155上的第一导电类型的第三外延层156、形成在所述第一外延层152内并位于所述沟槽153两侧的第二导电类型的第一注入区157、形成在所述第一注入区157内的第一导电类型的第二注入区158、形成在所述第一外延层152上并与所述第一氧化硅154连接的第二氧化硅159、以及形成在所述第二氧化硅159和所述沟槽153顶部的多晶硅160,所述多晶硅160与所述第二注入区158连接,所述第二氧化硅159与所述第一注入区157、所述第二注入区158连接;
其中,当所述半导体器件150在所述第二输入端122的输入电压小于等于所述第二输入端122至所述多晶硅160之间的击穿电压时,所述半导体器件150关断,当所述输入电压大于所述击穿电压时,所述半导体器件150开启。.
在本实施例中,LDO是一种低压差线性稳压器,使用在饱和区域内运行的晶体管或场效应管,从应用的输入电压中减去超额的电压,产生经过调解的输出电压。压降电压是指稳压器将输出电压维持在其额定值上下100mV之内所需的输入电压与输出电压差额的最小值。低压降线性稳压器具有成本低、噪音低和静态电流小的特点,需要的外接元件也很少,通常只需要一个或两个旁路电容。LDO系统主要包括启动电路、恒流源偏置单元、使能电路、调整元件、基准源、误差放大器、反馈电阻和保护电路等。LDO系统的基本工作原理为:系统加电,若使能脚处于高电平时,电路开始启动,恒流源电路给整个电路提供偏置,基准源电压快速建立,输出随着输入不断上升,当输出即将达到规定值时,由反馈网络得到的输出反馈电压也接近于基准电压值,此时误差放大器将输出反馈电压和基准电压之间的误差小信号进行放大,再经调整管放大到输出,从而形成负反馈,保证了输出电压稳定在规定值上,同理如果输入电压变化或输出电流变化,这个闭环回路将使输出电压保持不变。比较器是指对两个或多个数据项进行比较,以确定它们是否相等或它们之间的关系及排列顺序,能够实现这种比较功能的电路或装置称为比较器,比较器是将一个模拟电压信号与一个基准电压相比较的电路,比较器的两路输入为模拟信号,输出则为二进制信号0或1,当输入电压的差值增大或减小且政府符号不变时,其输出保持恒定。偏置电路的作用是向各放大级提供合适的偏置电流,确定各级静态工作点,各个放大级对偏置电流的要求各不相同,通常要求提供一个比较小(一般为微安级)的偏置电流,而且应该非常稳定,以便提高集成运放的输入电阻,降低输入偏置电流、输入失调电流等。
需要说明的是,比较器120包括与偏置电路110的输出端连接的第一输入端121、用于设置基准参数的第二输入端122、以及连接至过温保护器件140的比较器输出端123,基准参数为LDO系统输出的基准电压,过温保护器件140替代了传统的MOSFET、三极管和电阻组合,只需一个偏置电路提供偏置电流,过温保护器件140包括与偏置电路110连接的第一端口141、与比较器输出端123连接的第二端口142、接地的第三端口143和调整比较输出端123的电位状态的半导体器件150,电阻130与半导体器件150并联连接,从而简化了传统的LDO系统的过温保护结构,其中,过温保护结构的用途主要是指在温度过高时使LDO系统暂停工作,防止LDO系统因温度过高收到损害。为了避免LDO在关断温度周围不断地开启和停止工作,造成震荡,过温保护电路具有迟滞功能,即系统停止工作的温度T1高于热关断后系统恢复工作的温度T2。现假定,当其输出为“0”时,表示系统内部温度过高,会停止工作;反之,当其输出为“1”时,表示系统内部温度正常,系统可以正常工作。半导体器件的工作实质是利用一个相对温度敏感的器件来检测LDO系统内部的温度,当T≥T1时,该半导体器件启动,LDO系统暂停工作直至T下降至T2,该LDO系统才会重新恢复正常工作,以提高LDO系统的工作可靠性。
应理解,半导体器件150是通过在衬底151上形成第一外延层152,第一外延层152与衬底151的导电类型相同,从第一外延层152的上表面至衬底151的下表面形成沟槽153,再在沟槽153内和第一外延层152的上表面沉积氧化硅,去除沟槽153底部的氧化硅并保留沟槽153侧壁的氧化硅形成第一氧化硅154,同时去除沟槽153两侧对应的第一外延层152的上表面的氧化硅并保留部分的氧化硅形成第二氧化硅159,之后采用外延生长技术在沟槽153内依次形成第二导电类型的第二外延层155、第一导电类型的第三外延层156,第二外延层155与第三外延层156交错形成。优选以第二外延层155的数量和第三外延层156的数量均为三,沟槽153的深度等于衬底151、第一外延层152的厚度之和,每个第二外延层155的厚度相等,每个第三外延层156的厚度相等,每个第二外延层155的厚度大于每个第三外延层156的厚度。通过在第一外延层152内形成导电类型不同的第一注入区157和第二注入区158、在衬底151的下表面间隔形成第一金属层161、与沟槽153底部连接的第二金属层162、在第二氧化硅159和沟槽153的顶部形成多晶硅160、在多晶硅160上并与第二注入区158连接的介质层163、以及在介质层163、第一注入区157和第二注入区158上的第三金属层164,第一金属层161与第一端口141连接,第二金属层162与第二外延层155对应设置并与第二端口142连接,第三金属层164与第三端口143连接。这样可以使得在半导体器件150内形成三条支路连接不同的端口,每组第二外延层155和第三外延层156形成PN结,沟槽153内形成的三组PN结的掺杂浓度、厚度可以决定半导体器件150的开启电压,LDO系统的安全工作温度,其中,第一导电类型为N型,第二导电类型为P型,第一注入区157的掺杂浓度小于第二注入区158的掺杂浓度,提高了半导体器件150的工作性能。
可选地,所述基准参数为LDO系统输出的基准电压,当所述偏置电路110的输入电流的压降为高电位时,所述比较器输出端123输出低电压,所述LDO系统正常工作;
当所述LDO系统在预设温度范围内工作时,所述比较器输出端123输出低电压,所述过温保护器件140不导通,所述输入电流通过所述电阻130流至接地端,所述输入电流的压降为高电位。
参阅图3,在本实施例中,基准电压是指在工艺、电源电压、温度变化时能够提供稳定输出电压的电路,基准电压应用于数据传感器、智能传感器和电源转换器等电路中。当偏置电路110的输入电流的压降为高电位,比较器输出端123输出低电位,LDO系统正常工作。或者,当LDO系统在预设温度范围内工作时,比较器输出端123输出低电压,过温保护器件140不导通,输入电流通过电阻130流至接地端,此时输入电流的压降为高电位。当LDO系统的工作温度超过预设温度时,过温保护器件140导通,输入电流的压降变为低电位,比较器输出端123输出高电压,LDO系统停止工作。
需要说明的是,在不同温度下,过温保护器,140的开启电压不同,由于半导体器件150的栅极即多晶硅160和第二端口142即端口B之间有多组PN结,只有PN结击穿后,多晶硅160才会有电压,半导体器件150导通。半导体器件150的开启电压和PN结的击穿电压直接相关,PN结在不同的工作温度击穿电压不同,第二外延层155和第三外延层156之间的厚度越小,击穿电压越低,半导体器件150的安全保护温度也越低。系统温度(T)升高后,栅极和端口B之间的多组PN结随温度上升,载流子增多,漏电流增大,超过安全工作温度(T1)后,高温导致载流子大幅增多,PN结击穿,器件导通,通路开启,导通压降比正常温度的电流通路(电阻)要低,比较器120输出(即端口B)变为高电压状态,维持该通路导通。系统温度降低到安全工作温度(T1)后多组PN结的开启电压上升,但由于端口B的高压存在该通路会一直导通,直到系统温度(T)降低到比安全温度(T1)更低的恢复工作温度(T2)时,多组PN结的开启电压超过端口B的高压,该电流通路才会截止。该通路截止后,比较器120输出低电压,LDO系统正常工作。LDO系统在工作时温度会不断发生变化,过温保护器件140的开启电压也会随着温度变化而变化,在正常工作温度范围的开启电压高,高温状态时开启电压低,可以确保LDO系统的工作稳定性。
参阅图4,本发明还提供了一种用于LDO系统的过温保护方法,应用于上述的用于LDO系统的过温保护电路,包括以下步骤:
S1:获取LDO系统的工作温度,判断所述工作温度是否超过所述LDO系统正常工作的预设温度;
S2:若是,所述比较器输出端输出低电压,所述过温保护器件不导通,所述输入电流通过所述电阻流至接地端,所述输入电流的压降为高电位;
S3:若否,所述过温保护器件导通,所述输入电流的压降变为低电位,所述比较器输出端输出高电压,所述LDO系统停止工作。
在本实施例中,LDO系统在工作过程中的温度是变化的,一般工作温度会不断升高,通过实时获取LDO系统的工作温度,将工作温度与LDO系统正常工作的预设温度进行比较,当判断工作温度超过预设温度时,比较器输出端输出低电压,过温保护器件不导通,输入电流通过电阻流至接地端,输入电流的压降为高电位;当判断工作温度未超过LDO系统的预设温度时,过温保护器件导通,输入电流的压降变为低电位,比较器输出端输出高电压,LDO系统停止工作。
参阅图5,本发明还提供了一种用于LDO系统的过温保护系统200,应用于上述的用于LDO系统的过温保护电路,包括:
获取模块210,用于获取所述LDO系统的工作温度;
判断模块220,用于判断所述工作温度是否超过所述述LDO系统正常工作的预设温度;
处理模块230,用于当所述工作温度超过所述预设温度时,所述比较器输出端输出低电压,所述过温保护器件不导通,所述输入电流通过所述电阻流至接地端,所述输入电流的压降为高电位;还用于当所述工作温度未超过所述预设温度时,所述过温保护器件导通,所述输入电流的压降变为低电位,所述比较器输出端输出高电压,所述LDO系统停止工作。
可选地,还包括调整单元240,用于通过调整所述自所述第二端口对应的衬底的下表面到所述多晶硅之间的多组PN结的厚度改变所述半导体器件的开启电压。
本发明提供了一种用于LDO系统的过温保护电路、方法及系统,通过在LDO系统中加入过温保护器件,将比较器、过温保护器件、电阻与偏置电路连接,比较器的第一输入端与偏置电路连接,第二输入端设置基准参数,比较器输出端连接至过温保护器件,过温保护器件包括与偏置电路连接的第一端口、与比较器输出端连接的第二端口、用于接地的第三端口以及用于调整比较器输出端的电位状态的半导体器件。将过温保护器件与电阻并联连接,在过温保护器件不导通时偏置电路的输入电流通过电阻流至接地端,以确保LDO系统的工作安全性。半导体器件包括衬底、形成在衬底上的第一外延层、自第一外延层的上表面延伸至衬底的下表面的沟槽、形成在沟槽侧壁内的第一氧化硅、位于第一氧化硅之间并位于沟槽底部的第二外延层、形成在第二外延层上的第三外延层、形成在第一外延层内并位于沟槽两侧的第一注入区、形成在第一注入区内的第二注入区、形成在第一外延层上并与第一氧化硅连接的第二氧化硅、以及形成在第二氧化硅和沟槽顶部的多晶硅,多晶硅与第二注入区连接,第二氧化硅与第一注入区、第二注入区连接,在过温保护器件中加入半导体器件,通过半导体器件的沟槽内的第二外延层和第三外延层形成多组PN结,通过多组PN结的厚度和掺杂浓度可以调整半导体器件的开启电压,从而调整LDO系统的安全工作温度和恢复正常工作温度,半导体器件的尺寸较小,可以提高过温保护器件的集成度,简化了系统结构,也提高了LDO系统的工作可靠性,降低了生产成本。
在这里示出和描述的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制,因此,示例性实施例的其他示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。
Claims (9)
1.一种用于LDO系统的过温保护电路,其特征在于,包括偏置电路、比较器、电阻和过温保护器件,所述比较器、所述过温保护器件、所述电阻与所述偏置电路连接;
所述比较器包括与所述偏置电路的输出端连接的第一输入端、用于设置基准参数的第二输入端、以及连接至所述过温保护器件的比较器输出端;
所述过温保护器件包括与所述偏置电路连接的第一端口、与所述比较器输出端连接的第二端口、用于接地的第三端口以及用于调整所述比较器输出端的电位状态的半导体器件,所述半导体器件包括第一导电类型的衬底、形成在所述衬底上的第一导电类型的第一外延层、自所述第一外延层的上表面延伸至所述衬底的下表面的沟槽、形成在所述沟槽侧壁内的第一氧化硅、位于所述第一氧化硅之间并位于所述沟槽底部的第二导电类型的第二外延层、形成在所述第二外延层上的第一导电类型的第三外延层、形成在所述第一外延层内并位于所述沟槽两侧的第二导电类型的第一注入区、形成在所述第一注入区内的第一导电类型的第二注入区、形成在所述第一外延层上并与所述第一氧化硅连接的第二氧化硅、以及形成在所述第二氧化硅和所述沟槽顶部的多晶硅,所述多晶硅与所述第二注入区连接,所述第二氧化硅与所述第一注入区、所述第二注入区连接;
其中,当所述半导体器件在所述第二输入端的输入电压小于等于所述第二输入端至所述多晶硅之间的击穿电压时,所述半导体器件关断,当所述输入电压大于所述击穿电压时,所述半导体器件开启。
2.根据权利要求1所述的用于LDO系统的过温保护电路,其特征在于,所述过温保护器件还包括间隔形成在所述衬底下表面的第一金属层、与所述沟槽底部连接的第二金属层、形成在所述多晶硅上并与所述第二注入区连接的介质层、以及形成在所述介质层、所述第一注入区和所述第二注入区上的第三金属层,所述第一金属层与所述第一端口连接,所述第二金属层与所述第二外延层对应设置并与所述第二端口连接,所述第三金属层与所述第三端口连接。
3.根据权利要求1所述的用于LDO系统的过温保护电路,其特征在于,所述基准参数为LDO系统输出的基准电压,当所述偏置电路的输入电流的压降为高电位时,所述比较器输出端输出低电压,所述LDO系统正常工作;
当所述LDO系统在预设温度范围内工作时,所述比较器输出端输出低电压,所述过温保护器件不导通,所述输入电流通过所述电阻流至接地端,所述输入电流的压降为高电位。
4.根据权利要求3所述的用于LDO系统的过温保护电路,其特征在于,还包括:
当所述LDO系统的工作温度超过所述预设温度时,所述过温保护器件导通,所述输入电流的压降变为低电位,所述比较器输出端输出高电压,所述LDO系统停止工作。
5.根据权利要求1所述的用于LDO系统的过温保护电路,其特征在于,所述第二外延层的数量和所述第三外延层的数量均为三,且所述第二外延层和所述第三外延层依次排列在所述沟槽内,所述沟槽的深度等于所述衬底、所述第一外延层的厚度之和,每个所述第二外延层的厚度相等,每个所述第三外延层的厚度相等,每个所述第二外延层的厚度大于每个所述第三外延层的厚度。
6.根据权利要求1所述的用于LDO系统的过温保护电路,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型,所述第一注入区的掺杂浓度小于所述第二注入区的掺杂浓度。
7.一种用于LDO系统的过温保护方法,其特征在于,应用于如权利要求1-6任一项所述的用于LDO系统的过温保护电路,包括:
获取LDO系统的工作温度,判断所述工作温度是否超过所述LDO系统正常工作的预设温度;
若是,所述比较器输出端输出低电压,所述过温保护器件不导通,所述输入电流通过所述电阻流至接地端,所述输入电流的压降为高电位;
若否,所述过温保护器件导通,所述输入电流的压降变为低电位,所述比较器输出端输出高电压,所述LDO系统停止工作。
8.一种用于LDO系统的过温保护系统,其特征在于,应用于如权利要求1-6任一项所述的用于LDO系统的过温保护电路,包括:
获取模块,用于获取所述LDO系统的工作温度;
判断模块,用于判断所述工作温度是否超过所述述LDO系统正常工作的预设温度;
处理模块,用于当所述工作温度超过所述预设温度时,所述比较器输出端输出低电压,所述过温保护器件不导通,所述输入电流通过所述电阻流至接地端,所述输入电流的压降为高电位;还用于当所述工作温度未超过所述预设温度时,所述过温保护器件导通,所述输入电流的压降变为低电位,所述比较器输出端输出高电压,所述LDO系统停止工作。
9.根据权利要求8所述的用于LDO系统的过温保护系统,其特征在于,还包括:
调整单元,用于通过调整所述自所述第二端口对应的衬底的下表面到所述多晶硅之间的多组PN结的厚度改变所述半导体器件的开启电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011263516.7A CN112310940A (zh) | 2020-11-12 | 2020-11-12 | 一种用于ldo系统的过温保护电路、方法及系统 |
CN2020112635167 | 2020-11-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113381383A true CN113381383A (zh) | 2021-09-10 |
CN113381383B CN113381383B (zh) | 2021-11-23 |
Family
ID=74324941
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011263516.7A Withdrawn CN112310940A (zh) | 2020-11-12 | 2020-11-12 | 一种用于ldo系统的过温保护电路、方法及系统 |
CN202110844846.3A Active CN113381383B (zh) | 2020-11-12 | 2021-07-26 | 一种用于ldo系统的过温保护电路、方法及系统 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011263516.7A Withdrawn CN112310940A (zh) | 2020-11-12 | 2020-11-12 | 一种用于ldo系统的过温保护电路、方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN112310940A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114024289A (zh) * | 2021-11-05 | 2022-02-08 | 深圳市芸鸽科技有限公司 | 一种用于电源管理的过温保护电路及方法 |
CN114123105A (zh) * | 2021-11-19 | 2022-03-01 | 深圳市迪浦电子有限公司 | 一种用于电源管理ldo系统的过温保护电路及方法 |
CN114695557A (zh) * | 2022-03-31 | 2022-07-01 | 南通万亨新能源科技有限公司 | 一种锂电池充电管理的vdmos器件及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113990944B (zh) * | 2021-09-22 | 2024-04-19 | 深圳市迪浦电子有限公司 | 一种用于电源转换系统的防护芯片及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6310467B1 (en) * | 2001-03-22 | 2001-10-30 | National Semiconductor Corporation | LDO regulator with thermal shutdown system and method |
CN102456726A (zh) * | 2010-10-19 | 2012-05-16 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
CN204650334U (zh) * | 2015-04-13 | 2015-09-16 | 南京中科微电子有限公司 | 一种超低静态功耗的线性稳压器 |
CN107066014A (zh) * | 2017-06-29 | 2017-08-18 | 英麦科(厦门)微电子科技有限公司 | 一种超低功耗的低压差线性稳压器 |
CN108109999A (zh) * | 2018-01-16 | 2018-06-01 | 上海南麟电子股份有限公司 | 过温保护电路、半导体器件及其制备方法 |
-
2020
- 2020-11-12 CN CN202011263516.7A patent/CN112310940A/zh not_active Withdrawn
-
2021
- 2021-07-26 CN CN202110844846.3A patent/CN113381383B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6310467B1 (en) * | 2001-03-22 | 2001-10-30 | National Semiconductor Corporation | LDO regulator with thermal shutdown system and method |
CN102456726A (zh) * | 2010-10-19 | 2012-05-16 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
CN204650334U (zh) * | 2015-04-13 | 2015-09-16 | 南京中科微电子有限公司 | 一种超低静态功耗的线性稳压器 |
CN107066014A (zh) * | 2017-06-29 | 2017-08-18 | 英麦科(厦门)微电子科技有限公司 | 一种超低功耗的低压差线性稳压器 |
CN108109999A (zh) * | 2018-01-16 | 2018-06-01 | 上海南麟电子股份有限公司 | 过温保护电路、半导体器件及其制备方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114024289A (zh) * | 2021-11-05 | 2022-02-08 | 深圳市芸鸽科技有限公司 | 一种用于电源管理的过温保护电路及方法 |
CN114024289B (zh) * | 2021-11-05 | 2022-07-26 | 东莞市思腾电子有限公司 | 一种用于电源管理的过温保护电路及方法 |
CN114123105A (zh) * | 2021-11-19 | 2022-03-01 | 深圳市迪浦电子有限公司 | 一种用于电源管理ldo系统的过温保护电路及方法 |
CN114123105B (zh) * | 2021-11-19 | 2023-07-04 | 深圳市迪浦电子有限公司 | 一种用于电源管理ldo系统的过温保护电路及方法 |
CN114695557A (zh) * | 2022-03-31 | 2022-07-01 | 南通万亨新能源科技有限公司 | 一种锂电池充电管理的vdmos器件及其制备方法 |
CN114695557B (zh) * | 2022-03-31 | 2024-02-09 | 博研嘉信(北京)科技有限公司 | 一种锂电池充电管理的vdmos器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112310940A (zh) | 2021-02-02 |
CN113381383B (zh) | 2021-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113381383B (zh) | 一种用于ldo系统的过温保护电路、方法及系统 | |
EP0910870B1 (en) | Power semiconductor devices with a temperature sensor circuit | |
US20130153900A1 (en) | Semiconductor device | |
US11444155B2 (en) | Silicon carbide semiconductor device | |
KR20010031207A (ko) | 파워 트랜지스터 디바이스 | |
US20160133620A1 (en) | Power Semiconductor Device with Temperature Protection | |
US11196392B2 (en) | Device and device protection system | |
EP2761660A1 (en) | Bipolar junction transistor with spacer layer and method of manufacturing the same | |
CN113381382B (zh) | 一种用于ldo系统的过温保护电路、方法及装置 | |
WO2004079789A2 (en) | Interstage isolation in darlington transistors | |
US9478537B2 (en) | High-gain wide bandgap darlington transistors and related methods of fabrication | |
EP4187603A1 (en) | Esd protection device with isolation structure layout that minimizes harmonic distortion | |
US9172239B2 (en) | Methods and apparatus related to a precision input power protection device | |
US10153764B2 (en) | Current measurement in a power semiconductor device | |
EP0488088B1 (en) | Overheating detection circuit for detecting overheating of a power device | |
CN114496995B (zh) | 一种带温度采样功能的屏蔽栅器件 | |
CN116722850A (zh) | 一种功率管栅极驱动装置及器件 | |
CN114123105B (zh) | 一种用于电源管理ldo系统的过温保护电路及方法 | |
CN114024289B (zh) | 一种用于电源管理的过温保护电路及方法 | |
US9735147B2 (en) | Fast and stable ultra low drop-out (LDO) voltage clamp device | |
US7824974B2 (en) | Method for manufacturing a constant current source device | |
CN112802840A (zh) | 一种具有过温关断功能的碳化硅mosfet | |
US10199291B2 (en) | Sensor for a semiconductor device | |
CN116306448B (zh) | 一种基于bcd工艺的数模混合集成电路的设计方法 | |
US20240222436A1 (en) | Semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |