CN114123105A - 一种用于电源管理ldo系统的过温保护电路及方法 - Google Patents
一种用于电源管理ldo系统的过温保护电路及方法 Download PDFInfo
- Publication number
- CN114123105A CN114123105A CN202111398217.9A CN202111398217A CN114123105A CN 114123105 A CN114123105 A CN 114123105A CN 202111398217 A CN202111398217 A CN 202111398217A CN 114123105 A CN114123105 A CN 114123105A
- Authority
- CN
- China
- Prior art keywords
- temperature
- over
- voltage
- layer
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 54
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 238000011084 recovery Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 5
- 239000000243 solution Substances 0.000 description 8
- 230000006872 improvement Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H5/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection
- H02H5/04—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature
- H02H5/044—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal non-electric working conditions with or without subsequent reconnection responsive to abnormal temperature using a semiconductor device to sense the temperature
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了用于电源管理LDO系统的过温保护电路包括偏置电路、过温保护模块、比较器和电压输出端，过温保护模块包括与偏置电路连接的第一端口、连接至比较器和电压输出端的第二端口、用于接地的第三端口以及分别与各个端口连接的半导体器件，当比较器的基准电压为LDO系统输出的基准电压时，偏置电路的电流通过第一端口压降为高电位，半导体器件为高导通压降，电压输出端输出低电压，LDO系统正常工作，当系统温度超过正常工作温度时，电流通过第一端口压降为低电位，半导体器件为低导通压降，电压输出端输出高电压，系统停止工作。本发明还提供用于电源管理LDO系统的过温保护方法，也提高了系统集成度，也提高了过温保护的可靠性。
Description
技术领域
本发明涉及电源管理系统技术领域，尤其涉及一种电源管理LDO系统的过温保护电路及方法。
背景技术
线性稳压器(LDO)的芯片具有外观体积小、输出噪声较小和造价较低等特点，通常应用于便携类电子产品的电源管理系统中，便携类电子产品通常要求电源管理芯片具有体积小、外围电路少、无纹波、无电磁干扰等优点，而过温、过流和短路保护则为LDO系统的三大辅助功能模块，过温保护结构的用途主要是指在温度过高时使LDO系统暂停工作，防止LDO系统因温度过高受到损害，为了避免LDO在关断温度周围不断地开启和停止工作，造成震荡，通常采用一个对温度铭感的器件如晶体三极管的VBE作为保护结构来检测LDO内部的温度，但这种结构存在两个电流偏置电路，具有较大的损耗，同时采用了大量的器件如电阻，使得集成度不高，导致生产和制造成本较高。
发明内容
有鉴于此，本发明提供了一种降低系统能耗、系统结构简单和可靠性高的用于电源管理LDO系统的过温保护电路及方法，来解决上述存在的技术问题，具体采用以下技术方案来实现。
第一方面，本发明提供了一种用于电源管理LDO系统的过温保护电路，包括偏置电路、过温保护模块、比较器和电压输出端，所述过温保护模块包括与所述偏置电路连接的第一端口、连接至所述比较器和所述电压输出端的第二端口、用于接地的第三端口、以及分别与各个端口连接的半导体器件；
其中，所述半导体器件包括：
第一导电类型的衬底；
形成在所述衬底上的第二导电类型的第一外延层，形成在所述第一外延层上表面的第一导电类型的第二外延层；
自所述第二外延层延伸至所述衬底内的沟槽，形成在所述沟槽侧壁的氧化层，位于所述氧化层之间并自所述沟槽顶部至所述沟槽底部的方向上形成多个交替排列的第二导电类型的第一多晶硅层和形成在所述第一多晶硅层下表面的第一导电类型的第二多晶硅层；
形成在所述第二外延层内的第一导电类型的注入区，形成在所述第二外延层和部分所述注入区上表面的至少两个第一介质层、形成在部分所述注入区、所述第二外延层、所述氧化层和部分所述第一多晶硅层上表面的至少两个第二介质层；
所述第一介质层与所述第二介质层之间形成第一接触孔，两个所述第二介质层之间形成第二接触孔，形成在所述第一接触孔、所述第二接触孔内、所述第一介质层和所述第二介质层上表面的第一金属层，以及形成在所述衬底下表面的第二金属层。
作为上述技术方案的进一步改进，当所述比较器的基准电压为LDO系统输出的基准电压时，所述偏置电路的电流通过所述第一端口的压降为高电位，所述半导体器件为高导通压降，所述电压输出端输出低电压，所述LDO系统正常工作；
当所述LDO系统温度超过正常工作温度时，所述偏置电路的电流通过所述第一端口的压降为低电位，所述半导体器件为低导通压降，所述电压输出端输出高电压，所述LDO系统停止工作。
作为上述技术方案的进一步改进，所述第一导电类型为N型，所述第二导电类型为P型，所述第二外延层的厚度小于所述第一外延层的厚度。
作为上述技术方案的进一步改进，所述第一金属层用于连接所述第一端口和所述第二端口，所述第二金属层用于连接所述第三端口。
作为上述技术方案的进一步改进，所述第一多晶硅层的厚度与所述第二多晶硅层的厚度相同，所述注入区的掺杂浓度大于所述第二外延层的掺杂浓度。
第二方面，本发明还提供了一种用于电源管理LDO系统的过温保护电路的过温保护方法，所述过温保护方法包括以下步骤：
获取LDO系统的工作温度，判断所述工作温度是否超过半导体器件的安全工作的预设温度；
若否，偏置电路的电流流过半导体器件的注入区、第二外延层、第一外延层和衬底所在的第一电流路径产生第一压降，所述第一压降小于所述第一多晶硅层、所述第二多晶硅层和所述衬底所在的第二电流路径的开启电压，所述第二电流路径不导通；
若是，所述第二电流路径的开启电压下降，所述第一压降大于所述开启电压，所述第二电流路径导通；
在预设时间内，所述工作温度超过所述预设温度时，所述第二电流路径的第二压降小于所述第一压降，所述第一电流路径不导通。
作为上述技术方案的进一步改进，当所述LDO系统的工作温度超过所述预设温度时，所述第一多晶硅层和所述第二多晶硅层形成多组PN结击穿，所述第二电流路径的开启电压降低并导通，所述第二端口为高电压状态，维持所述第二电流路径导通。
作为上述技术方案的进一步改进，当所述LDO系统的工作温度降低至所述预设温度时，所述多组PN结的开启电压上升，直至所述LDO系统的工作温度降低至比所述预设温度更低的恢复工作温度时，所述多组PN结的开启电压超过第二端口的高电压，所述第二电流路径介质，所述电压输出端输出低电压，所述LDO系统正常工作。
作为上述技术方案的进一步改进，通过所述第一多晶硅层和所述第二多晶硅层形成多组PN结的掺杂浓度、PN结数量、PN结宽度调整所述第二电流路径的开启电压。
本发明提供了一种用于电源管理LDO系统的过温保护电路及方法，相对于现有技术，具有以下的有益效果：
通过将偏置电路、过温保护模块、比较器和电压输出端连接在LDO系统中，过温保护模块包括与偏置电路连接的第一端口、连接至比较器和电压输出端的第二端口、用于接地的第三端口、以及分别与各个端口连接的半导体器件，过温保护电路只需一个电流偏置电路，降低了系统能耗，过温保护模块取代了传统的三极管和电阻组合，简化了电路设计。过温保护模块中的半导体器件的压降随温度变化而变化，半导体器件内部形成第一电流路径和第二电流路径，在不同工作模式下根据通路的开启电压来控制通路是否开启，应用范围广和灵活性好。第二电流路径中存在多组不同导电类型的多晶硅形成的PN结，可以保证系统出现过温时也能恢复正常运行，系统结构简单，过温保护模块无需接入过多元器件如电阻，使得生产成本低，也提高了LDO系统的集成度，一定程度上也提高了LDO系统的过温保护的可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的用于电源管理LDO系统的电路图；
图2为本发明实施例提供的半导体器件的结构示意图；
图3为本发明实施例提供的过温保护器件的电流通路图；
图4为本发明实施例提供的过温保护器件的第二电流路径图；
图5为本发明实施例提供的过温保护器件的第一电流路径图；
图6为本发明实施例提供的过温保护方法的流程图。
主要元件符号说明如下：
10-偏置电路；20-过温保护模块；21-第一端口；22-第二端口；23-第三端口；24-半导体器件；25-衬底；26-第一外延层；27-第二外延层；28-沟槽；29-氧化层；30-第一多晶硅层；31-第二多晶硅层；32-注入区；33-第一介质层；34-第二介质层；35-第一接触孔；36-第二接触孔；37-第一金属层；38-第二金属层；40-比较器；41-电压输出端。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
参阅图1和图2，本发明提供了一种用于电源管理LDO系统的过温保护电路，包括偏置电路10、过温保护模块20、比较器40和电压输出端41，所述过温保护模块20包括与所述偏置电路10连接的第一端口21、连接至所述比较器40和所述电压输出端41的第二端口22、用于接地的第三端口23、以及分别与各个端口连接的半导体器件24；
其中，当所述比较器40的基准电压为LDO系统输出的基准电压时，所述偏置电路10的电流通过所述第一端口21的压降为高电位，所述半导体器件24为高导通压降，所述电压输出端41输出低电压，所述LDO系统正常工作；
当所述LDO系统温度超过正常工作温度时，所述偏置电路10的电流通过所述第一端口21的压降为低电位，所述半导体器件24为低导通压降，所述电压输出端41输出高电压，所述LDO系统停止工作。
本实施例中，LDO系统即低压差线性稳压器(low dropout regulator)，使用在其饱和区域内运行的晶体管或场效应管(FET)，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。所谓压降电压，是指稳压器将输出电压维持在其额定值上下100mV之内所需的输入电压与输出电压差额的最小值。通常的偏置电路由上偏置电阻和下偏置电阻组成，在共发射极电路中，上偏置电路接在三极管基极与电源之间，下偏置电阻接在基极与地之间，上偏置电阻的作用是提高三极管的工作点，下偏置电阻的作用是十三机关的工作点更佳稳定。LDO系统的过温保护模块具有迟滞功能，即系统停止工作的温度T1高于热关断后系统恢复工作的温度T2，现假定，当其输出为“0”时，表示系统内部的温度过高，会停止工作，反之，当其输出为“1”时，表示系统内部温度正常，系统可以正常工作。当检测LDO系统内部的温度T≥T1时，过温保护模块20启动，LDO系统暂停工作直至T下降至T2，该系统才会重新正常工作。
需要说明的是，比较器40的基准电压为LDO系统输出的基准电压，当偏置电路10的电流的压降为高电位时，比较器40输出低电压即电压输出端41输出低电压，此时LDO系统正常工作；当LDO系统温度过高即超过正常工作温度时，偏置电路10的电流的压降变为低电位，比较器20输出高电压，LDO停止工作；半导体器件24的压降会随温度变化而变化，在正常工作温度范围内是高导通压降，偏置电路10的电流流过第一端口21即端口A是高电位，高温状态内是低导通压降，偏置电路10的电流流过第一端口21是低电位，过温保护电路中只需要一个电流偏置电路10，提高了集成度，也降低了系统能耗。
可选地，所述半导体器件24包括：
第一导电类型的衬底25；
形成在所述衬底25上的第二导电类型的第一外延层26，形成在所述第一外延层26上表面的第一导电类型的第二外延层27；
自所述第二外延层27延伸至所述衬底25内的沟槽28，形成在所述沟槽28侧壁的氧化层29，位于所述氧化层29之间并自所述沟槽28顶部至所述沟槽28底部的方向上形成多个交替排列的第二导电类型的第一多晶硅层30和形成在所述第一多晶硅层30下表面的第一导电类型的第二多晶硅层31；
形成在所述第二外延层27内的第一导电类型的注入区32，形成在所述第二外延层27和部分所述注入区32上表面的至少两个第一介质层33、形成在部分所述注入区32、所述第二外延层27、所述氧化层29和部分所述第一多晶硅层30上表面的至少两个第二介质层34；
所述第一介质层33与所述第二介质层34之间形成第一接触孔35，两个所述第二介质层34之间形成第二接触孔36，形成在所述第一接触孔35、所述第二接触孔36内、所述第一介质层33和所述第二介质层34上表面的第一金属层37，以及形成在所述衬底25下表面的第二金属层38。
再次参阅图2，本实施例中，所述第一导电类型为N型，所述第二导电类型为P型，所述第二外延层27的厚度小于所述第一外延层26的厚度，所述第一金属层37用于连接所述第一端口21和所述第二端口22，所述第二金属层38用于连接所述第三端口23，所述第一多晶硅层的厚度与所述第二多晶硅层的厚度相同，所述注入区的掺杂浓度大于所述第二外延层的掺杂浓度。第一外延层和衬底的导电类型不同可以形成PN结，氧化层位于沟槽侧壁可以作为侧墙起到隔离的作用，多个第一多晶硅层和多个第二多晶硅层交替排列，且第一多晶硅层的数量大于第二多晶硅层，第一多晶硅层位于沟槽底部和沟槽顶部，第一多晶硅层与衬底的导电类型不同也可以形成PN结，沟槽内的多组PN结可以作为耐压结构。注入区为高掺杂可以减小器件的导通电阻。第一金属层与第二金属层可以采用磁控溅射，第一金属层和第二金属层的材质可以相同，也可以不同，第一接触孔关于第二接触孔对称设置，第二外延层的厚度小于第一外延层的厚度，优选第一多晶硅层的厚度与第二多晶硅层的厚度相同。
参阅图3，需要说明的是，第一金属层通过引线连接第一端口记为端口A和第二端口记为端口B，第二金属层通过引线连接第三端口记为端口C。器件在安全工作温度内运行时，第一电流路径为第一金属层、注入区、第二外延层、第一外延层、衬底和第二金属层的，电流流过第一外延层会产生压降记为V1，第二电流路径为第一金属层、第一多晶硅层和第二多晶硅层组成的多组PN结、衬底和第二金属层，第二电流路径的开启电压记为V2，V1＜V2，第二电流路径不导通即不会开启。第二电流路径是在多晶硅上形成的多组PN结，安全工作温度内V1都会小于V2。第一多晶硅层和第二多晶硅层形成的多组PN结的击穿电压和导通压降随着温度上升会快速下降，器件工作温度超过安全工作温度后，第二电流路径的开启电压V2会下降，使得V1＞V2，第二电流路径开启。在高温下，第二电流路径的压降小于第一电流路径的压降，使得第一电流路径不会开启。正常工作温度时，第二电流路径的开启电压高，存在多组PN结，LDO系统正常工作的第二端口是低电压状态，该通路即第二电流路径不会开启。
参阅图4，应理解，LDO系统温度记为T升高后，多晶硅形成的多组PN结随温度上升，载流子增多，漏电流也增大，超过安全工作温度T1后，高温导致载流子大幅增多，PN结被击穿，开启电压降低，第二电流路径开启，导通压降比正常温度的电流通路要低，比较器输出即第二端口变为高电压状态，维持该通路导通。系统温度降低到安全工作温度T1后，多组PN结的开启电压上升，但由于第二端口的高压存在第二电流路径会一直导通，直到系统温度T降低到比安全温度T1更低的恢复工作温度T2时，多组PN结的开启电压超过第二端口的高压，该电流通路才会截止。该通路截止后，比较器输出低电压，LDO系统正常工作，提高了LDO系统工作的可靠性。通过调整多晶硅形成的多组PN结的掺杂浓度、PN结数量、PN结浓度可以试通路的开启电压V1、安全工作温度T1、恢复工作温度T2根据需要设定。在该上述工作模式中，T1＞T2是必须的，这样可以保证系统过温后，温度降低到更低的程度，系统才会恢复运行，增大了系统的可靠性和安全冗余。
参阅图5，当LDO系统温度正常时，多晶硅上的多组PN结开启电压大于第二端口的输入电压和第一电流路径的压降之和，第二电流路径无法开启。电流通过第一电流路径所在通路导通，该通路由一组PN结组成，开启电压V2低，开启后由于掺杂浓度低，导通后的压降高，只需工作在正常温度范围内，且第二端口输入低电压，该通路会一直保持开启。采用新型的过温保护模块取代了传统的三极管、电阻组合，系统结构简单，生产成本较低，提高了LDO系统的工作可靠性。
参阅图6，本发明还提供了一种用于电源管理LDO系统的过温保护电路的过温保护方法，所述过温保护方法包括以下步骤：
S1：获取LDO系统的工作温度，判断所述工作温度是否超过半导体器件的安全工作的预设温度；
S2：若否，偏置电路的电流流过半导体器件的注入区、第二外延层、第一外延层和衬底所在的第一电流路径产生第一压降，所述第一压降小于所述第一多晶硅层、所述第二多晶硅层和所述衬底所在的第二电流路径的开启电压，所述第二电流路径不导通；
S3：若是，所述第二电流路径的开启电压下降，所述第一压降大于所述开启电压，所述第二电流路径导通；
S4：在预设时间内，所述工作温度超过所述预设温度时，所述第二电流路径的第二压降小于所述第一压降，所述第一电流路径不导通。
本实施例中，当所述LDO系统的工作温度超过所述预设温度时，所述第一多晶硅层和所述第二多晶硅层形成多组PN结击穿，所述第二电流路径的开启电压降低并导通，所述第二端口为高电压状态，维持所述第二电流路径导通。当所述LDO系统的工作温度降低至所述预设温度时，所述多组PN结的开启电压上升，直至所述LDO系统的工作温度降低至比所述预设温度更低的恢复工作温度时，所述多组PN结的开启电压超过第二端口的高电压，所述第二电流路径介质，所述电压输出端输出低电压，所述LDO系统正常工作。通过所述第一多晶硅层和所述第二多晶硅层形成多组PN结的掺杂浓度、PN结数量、PN结宽度调整所述第二电流路径的开启电压。
需要说明的是，器件在安全工作温度内运行、工作温度超过安全工作温度、系统温度先升高后降低到安全工作温度等不同工作模式下，根据两个电流路径的开启电压来决定是否开启，不同工作模式器件的过温保护过程均与上述过温保护过程相同，此处不在赘述。
本发明提供了一种用于电源管理LDO系统的过温保护电路及其制备方法，通过将偏置电路、过温保护模块、比较器和电压输出端连接在LDO系统中，过温保护模块包括与偏置电路连接的第一端口、连接至比较器和电压输出端的第二端口、用于接地的第三端口、以及分别与各个端口连接的半导体器件，过温保护电路只需一个电流偏置电路，降低了系统能耗，过温保护模块取代了传统的三极管和电阻组合，简化了电路设计。过温保护模块中的半导体器件的压降随温度变化而变化，半导体器件内部形成第一电流路径和第二电流路径，在不同工作模式下根据通路的开启电压来控制通路是否开启，应用范围广和灵活性好。第二电流路径中存在多组不同导电类型的多晶硅形成的PN结，可以保证系统出现过温时也能恢复正常运行，系统结构简单，生产成本低，也提高了LDO系统的集成度，一定程度上也提高了LDO系统的过温保护的可靠性。
在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (9)
1.一种用于电源管理LDO系统的过温保护电路，其特征在于，包括偏置电路、过温保护模块、比较器和电压输出端，所述过温保护模块包括与所述偏置电路连接的第一端口、连接至所述比较器和所述电压输出端的第二端口、用于接地的第三端口、以及分别与各个端口连接的半导体器件；
其中，所述半导体器件包括：
第一导电类型的衬底；
形成在所述衬底上的第二导电类型的第一外延层，形成在所述第一外延层上表面的第一导电类型的第二外延层；
自所述第二外延层延伸至所述衬底内的沟槽，形成在所述沟槽侧壁的氧化层，位于所述氧化层之间并自所述沟槽顶部至所述沟槽底部的方向上形成多个交替排列的第二导电类型的第一多晶硅层和形成在所述第一多晶硅层下表面的第一导电类型的第二多晶硅层；
形成在所述第二外延层内的第一导电类型的注入区，形成在所述第二外延层和部分所述注入区上表面的至少两个第一介质层、形成在部分所述注入区、所述第二外延层、所述氧化层和部分所述第一多晶硅层上表面的至少两个第二介质层；
所述第一介质层与所述第二介质层之间形成第一接触孔，两个所述第二介质层之间形成第二接触孔，形成在所述第一接触孔、所述第二接触孔内、所述第一介质层和所述第二介质层上表面的第一金属层，以及形成在所述衬底下表面的第二金属层。
2.根据权利要求1所述的用于电源管理LDO系统的过温保护电路，其特征在于，当所述比较器的基准电压为LDO系统输出的基准电压时，所述偏置电路的电流通过所述第一端口的压降为高电位，所述半导体器件为高导通压降，所述电压输出端输出低电压，所述LDO系统正常工作；
当所述LDO系统温度超过正常工作温度时，所述偏置电路的电流通过所述第一端口的压降为低电位，所述半导体器件为低导通压降，所述电压输出端输出高电压，所述LDO系统停止工作。
3.根据权利要求1所述的用于电源管理LDO系统的过温保护电路，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述第二外延层的厚度小于所述第一外延层的厚度。
4.根据权利要求1所述的用于电源管理LDO系统的过温保护电路，其特征在于，所述第一金属层用于连接所述第一端口和所述第二端口，所述第二金属层用于连接所述第三端口。
5.根据权利要求1所述的用于电源管理LDO系统的过温保护电路，其特征在于，所述第一多晶硅层的厚度与所述第二多晶硅层的厚度相同，所述注入区的掺杂浓度大于所述第二外延层的掺杂浓度。
6.一种根据权利要求1-5任一项所述的用于电源管理LDO系统的过温保护电路的过温保护方法，其特征在于，所述过温保护方法包括以下步骤：
获取LDO系统的工作温度，判断所述工作温度是否超过半导体器件的安全工作的预设温度；
若否，偏置电路的电流流过半导体器件的注入区、第二外延层、第一外延层和衬底所在的第一电流路径产生第一压降，所述第一压降小于所述第一多晶硅层、所述第二多晶硅层和所述衬底所在的第二电流路径的开启电压，所述第二电流路径不导通；
若是，所述第二电流路径的开启电压下降，所述第一压降大于所述开启电压，所述第二电流路径导通；
在预设时间内，所述工作温度超过所述预设温度时，所述第二电流路径的第二压降小于所述第一压降，所述第一电流路径不导通。
7.根据权利要求6所述的过温保护方法，其特征在于，当所述LDO系统的工作温度超过所述预设温度时，所述第一多晶硅层和所述第二多晶硅层形成多组PN结击穿，所述第二电流路径的开启电压降低并导通，所述第二端口为高电压状态，维持所述第二电流路径导通。
8.根据权利要求7所述的过温保护方法，其特征在于，当所述LDO系统的工作温度降低至所述预设温度时，所述多组PN结的开启电压上升，直至所述LDO系统的工作温度降低至比所述预设温度更低的恢复工作温度时，所述多组PN结的开启电压超过第二端口的高电压，所述第二电流路径介质，所述电压输出端输出低电压，所述LDO系统正常工作。
9.根据权利要求8所述的过温保护方法，其特征在于，通过所述第一多晶硅层和所述第二多晶硅层形成多组PN结的掺杂浓度、PN结数量、PN结宽度调整所述第二电流路径的开启电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111398217.9A CN114123105B (zh) | 2021-11-19 | 2021-11-19 | 一种用于电源管理ldo系统的过温保护电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111398217.9A CN114123105B (zh) | 2021-11-19 | 2021-11-19 | 一种用于电源管理ldo系统的过温保护电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114123105A true CN114123105A (zh) | 2022-03-01 |
| CN114123105B CN114123105B (zh) | 2023-07-04 |
Family
ID=80440261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111398217.9A Active CN114123105B (zh) | 2021-11-19 | 2021-11-19 | 一种用于电源管理ldo系统的过温保护电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114123105B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399439A (zh) * | 2007-09-26 | 2009-04-01 | 联想(北京)有限公司 | 一种用于电子产品的电池保护方法和装置 |
| CN101540497A (zh) * | 2008-03-19 | 2009-09-23 | 盛群半导体股份有限公司 | 过温度保护电路及其方法 |
| CN102035175A (zh) * | 2009-09-30 | 2011-04-27 | 瑷司柏电子股份有限公司 | 过温及过电流双保护元件及其制法 |
| CN102055168A (zh) * | 2009-10-28 | 2011-05-11 | 中国科学院微电子研究所 | 一种过温保护电路 |
| CN102055167A (zh) * | 2009-10-28 | 2011-05-11 | 中国科学院微电子研究所 | 一种抗工艺偏差影响的过温保护电路 |
| KR20120128527A (ko) * | 2011-05-17 | 2012-11-27 | 삼성전자주식회사 | 히스테리시스를 사용하여 과전압, 과전류 및 과온도로부터 무선-커플된 전력 장치들을 보호하는 장치 및 방법 |
| JP2020072158A (ja) * | 2018-10-30 | 2020-05-07 | ローム株式会社 | 半導体装置 |
| CN112310940A (zh) * | 2020-11-12 | 2021-02-02 | 武汉度美迪新能源科技有限公司 | 一种用于ldo系统的过温保护电路、方法及系统 |
| CN112332367A (zh) * | 2020-11-12 | 2021-02-05 | 武汉度美迪新能源科技有限公司 | 一种用于ldo系统的过温保护电路、方法及装置 |
-
2021
- 2021-11-19 CN CN202111398217.9A patent/CN114123105B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399439A (zh) * | 2007-09-26 | 2009-04-01 | 联想(北京)有限公司 | 一种用于电子产品的电池保护方法和装置 |
| CN101540497A (zh) * | 2008-03-19 | 2009-09-23 | 盛群半导体股份有限公司 | 过温度保护电路及其方法 |
| CN102035175A (zh) * | 2009-09-30 | 2011-04-27 | 瑷司柏电子股份有限公司 | 过温及过电流双保护元件及其制法 |
| CN102055168A (zh) * | 2009-10-28 | 2011-05-11 | 中国科学院微电子研究所 | 一种过温保护电路 |
| CN102055167A (zh) * | 2009-10-28 | 2011-05-11 | 中国科学院微电子研究所 | 一种抗工艺偏差影响的过温保护电路 |
| KR20120128527A (ko) * | 2011-05-17 | 2012-11-27 | 삼성전자주식회사 | 히스테리시스를 사용하여 과전압, 과전류 및 과온도로부터 무선-커플된 전력 장치들을 보호하는 장치 및 방법 |
| JP2020072158A (ja) * | 2018-10-30 | 2020-05-07 | ローム株式会社 | 半導体装置 |
| CN112310940A (zh) * | 2020-11-12 | 2021-02-02 | 武汉度美迪新能源科技有限公司 | 一种用于ldo系统的过温保护电路、方法及系统 |
| CN112332367A (zh) * | 2020-11-12 | 2021-02-05 | 武汉度美迪新能源科技有限公司 | 一种用于ldo系统的过温保护电路、方法及装置 |
| CN113381383A (zh) * | 2020-11-12 | 2021-09-10 | 深圳市视景达科技有限公司 | 一种用于ldo系统的过温保护电路、方法及系统 |
| CN113381382A (zh) * | 2020-11-12 | 2021-09-10 | 深圳市博合数码科技有限公司 | 一种用于ldo系统的过温保护电路、方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114123105B (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113381383B (zh) | 一种用于ldo系统的过温保护电路、方法及系统 | |
| US10068894B2 (en) | Low leakage bidirectional clamps and methods of forming the same | |
| US4903106A (en) | Semiconductor power device integrated with temperature protection means | |
| US8637899B2 (en) | Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals | |
| US4967256A (en) | Overvoltage protector | |
| US10200028B2 (en) | Electric assembly including a reverse conducting switching device and a rectifying device | |
| EP4187603A1 (en) | Esd protection device with isolation structure layout that minimizes harmonic distortion | |
| CN113381382B (zh) | 一种用于ldo系统的过温保护电路、方法及装置 | |
| KR100660078B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN114123105A (zh) | 一种用于电源管理ldo系统的过温保护电路及方法 | |
| KR102110249B1 (ko) | 전력 반도체 칩 | |
| WO2020074930A1 (en) | Methods of manufacturing a transistor device | |
| CN116722850A (zh) | 一种功率管栅极驱动装置及器件 | |
| US5396119A (en) | MOS power transistor device with temperature compensation | |
| CN215771158U (zh) | 一种高雪崩耐量高可靠性的功率半导体器件 | |
| GB2208257A (en) | Overvoltage protector | |
| CN114024289B (zh) | 一种用于电源管理的过温保护电路及方法 | |
| US7074687B2 (en) | Method for forming an ESD protection device | |
| CN113937098A (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| US9500805B2 (en) | Optical waveguide to be carried by a semiconductor material including a plurality of parallel strips of alternating conductivity types and related methods | |
| US9523815B2 (en) | ESD protection thyristor adapted to electro-optical devices | |
| CN114678851B (zh) | 一种电源管理芯片保护电路 | |
| KR20220048449A (ko) | 모놀리식 금속-절연체 전이 소자 및 그 제조방법 | |
| CA1295022C (en) | Solid state switching device | |
| KR100232226B1 (ko) | 이에스디 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |