CN113377593A - Cpu失效位置的定位分析方法及相关产品 - Google Patents
Cpu失效位置的定位分析方法及相关产品 Download PDFInfo
- Publication number
- CN113377593A CN113377593A CN202110730525.0A CN202110730525A CN113377593A CN 113377593 A CN113377593 A CN 113377593A CN 202110730525 A CN202110730525 A CN 202110730525A CN 113377593 A CN113377593 A CN 113377593A
- Authority
- CN
- China
- Prior art keywords
- cpu
- state
- register
- value
- operation instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004458 analytical method Methods 0.000 title description 4
- 238000012360 testing method Methods 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000002159 abnormal effect Effects 0.000 claims abstract description 18
- 230000015654 memory Effects 0.000 claims description 31
- 238000004590 computer program Methods 0.000 claims description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 8
- 230000001174 ascending effect Effects 0.000 claims description 5
- 238000013461 design Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
Abstract
本申请实施例提供一种CPU失效位置的定位分析方法及相关产品，所述方法包括：在CPU测试状态下，CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态，记录迭代运行指令的CPU的各寄存器的状态值；将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位。本申请的技术方案具有精确定位的优点。
Description
技术领域
本申请涉及芯片技术领域，尤其涉及一种CPU失效位置的定位分析方法及相关产品。
背景技术
芯片测试是芯片性能质量最终量产认证主要手段。理想情况芯片测试无Bug顺利完成，实际情况，芯片测试从回片软件开发到量产阶段，问题重重。找出问题的根本在芯片测试阶段，是非常艰难的事务，需要耗费大量的资源以及人物，最终只能获取暂时解决方案(Work-around),无法知道真正芯片失效的根本原因。
发明内容
本申请实施例公开了一种CPU失效位置的定位分析方法，该能够对芯片失效位置进行定位，获知芯片失效的具体位置，提高了芯片测试的效果。
第一方面，提供一种CPU失效位置的定位分析方法，所述方法包括如下步骤：
在CPU测试状态下，CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态，记录迭代运行指令的CPU的各寄存器的状态值；
将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；
依据所述比对结果实现对CPU失效位置的定位。
第二方面，提供一种CPU失效位置的定位分析装置，所述装置包括：
控制模块，用于在CPU测试状态下，CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态；
记录模块，用于记录迭代运行指令的CPU的各寄存器的状态值；
比对定位模块，用于将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位。
第三方面，提供一种电子设备，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行第一方面所述的方法中的步骤的指令。
第四方面，提供了一种计算机可读存储介质，存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行第一方面所述的方法。
第五方面，提供了一种计算机程序产品，其中，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如本申请实施例第一方面中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
第六方面，提供了芯片系统，所述芯片系统包括至少一个处理器，存储器和接口电路，所述存储器、所述收发器和所述至少一个处理器通过线路互联，所述至少一个存储器中存储有计算机程序；所述计算机程序被所述处理器执行时实现第一方面所述的方法。
第七方面，提供一种网络设备，所述网络设备用于支持用户设备执第一方面提供的方法。
本申请的技术方案CPU处于scan dump模式，并在CPU上运行CPU测试case，测试case可采用如Dhrystone/Maxpower/Antutu等。记录测试过程中每条指令对应的programcount数值以及其对应的运行结果，即每个寄存器的状态，直到CPU hang住。通过CPU hang住(挂机或挂死；异常状态)时的各寄存器状态与golden之间的对比，定位CPUfail时的测试指令以及fail的寄存器定位。另外可以通过对测试运行结果的回溯，锁定导致CPU内第一个fail的寄存器的位置，达到精确定位的目的。通过本发明方法实现定位后，我们可以在设计上通过修改优化设计或者通过软件、硬件的优化设计来规避或改善，从而提高CPU最高频率的，提高产品市场竞争力。
附图说明
以下对本申请实施例用到的附图进行介绍。
图1是本申请提供的一种CPU失效位置的定位分析方法的流程示意图；
图2是本申请实施例一提供的CPU失效位置的定位分析方法的流程示意图；
图3是本申请实施例一提供的测试过程中一组对应值示意图；
图4是本申请实施例一提供的golden输出结果的示意图；
图5是本申请提供的对比示意图；
图6是本申请实施例提供的一种CPU失效位置的定位分析装置的结构示意图；
图7是本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
本申请实施例中出现的“多个”是指两个或两个以上。本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式，以实现设备间的通信，本申请实施例对此不做任何限定。
集成电路的生产异常复杂，是人类制造业向微观世界发展的巅峰前沿。任何生产偏差，设计漏洞甚至一粒PM2.5都会导致芯片出现各种缺陷，事实上生产过程中的造成defect的颗粒大小远远小于PM2.5。Scan Chain(扫描链测试)作为数字集成电路测试的重要方法之一，可以有效的筛选出坏片，提高产品质量。不同于常规性的测试，scan test测试触角伸入到芯片的任何角落，测试目标为电路中的标准单元，包括组合及时序逻辑。
高性能芯片处理器的频率会被先进制程工艺限制，每家公司都会把性能推到极致。在这基础上，每家芯片设计公司能够生产的产品的最高频率决定了产品的市场竞争力；比如，12nm(纳米)最高频率在制程上能够达到2.0G。
测试方式Scandump也是借助DFT已经埋好的SCAN CHAIN的一种失效测试分析方式。Scandump在设计阶段就加入SCAN DUMP功能电路，当芯片某些部分(比如CPU)hang(挂机或挂死)住的情况下，利用DJTAG控制整个APCPU进入SCAN MODE，并通过DJTAG的TAP将SCANCHAIN整个shift(转移)出来。最终将shift出来的所有触发器信息和netlist或RTL相关信号一一对应，就能够看到CPU Hang住的时刻，对应CPU所有触发器的状态。
测试方式只能够定义CPU hang住的时候的所有触发器的状态，只能定位fail(失败)时候运行的指令，无法定位具体fail了那些寄存器，也无法定位出现第一个寄存器fail时所运行的指令，以及第一个出现fail的寄存器位置，不能做到精确定位。
参阅图1，图1提供了一种CPU失效位置的定位分析方法，上述方法可以由测试系统来执行，该方法如图1所示，包括如下步骤：
步骤S101、在CPU测试状态下，CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态，记录迭代运行指令的CPU的各寄存器的状态值；
上述迭代运行指令指的是循环的运行指令，这里的指令并不指同一指令，每循环一次，指令数量在原来的基础上增加1个。
步骤S102、将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；
上述golden值具体可以为：一个代码串理论出现的正确的结果值。
步骤S103、依据所述比对结果实现对CPU失效位置的定位。
示例的，上述失效位置具体可以包括：寄存器的失效位置，例如寄存器的标识或序号。
本申请的技术方案CPU处于scan dump模式，并在CPU上运行CPU测试case，测试case可采用如Dhrystone/Maxpower/Antutu等。记录测试过程中每条指令对应的programcount数值以及其对应的运行结果，即每个寄存器的状态，直到CPU hang住。通过CPU hang住(挂机或挂死；异常状态)时的各寄存器状态与golden之间的对比，定位CPUfail时的测试指令以及fail的寄存器定位。另外可以通过对测试运行结果的回溯，锁定导致CPU内第一个fail的寄存器的位置，达到精确定位的目的。通过本发明方法实现定位后，我们可以在设计上通过修改优化设计或者通过软件、硬件的优化设计来规避或改善，从而提高CPU最高频率的，提高产品市场竞争力。
示例的，所述CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态具体包括：
所述CPU每迭代运行指令一次，指令数量增加1个直至该CPU的迭代运行指令处于异常状态。
示例的，CPU每迭代运行指令一次，指令数量增加1个具体可以为：
第一次：PC1:1(第一个指令)；
第二次：PC1:1(第一个指令)->2(第二个指令)；
第三次：PC1:1(第一个指令)->2(第二个指令)->3(第三个指令)；
上述第一次具体可以为：迭代次数。
示例的，所述将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位具体包括：
将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到各寄存器的状态值中与该golden值不一致的状态值位置，将该不一致的状态值位置对应的寄存器确定为CPU失效位置。
示例的，所述迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位具体包括：
将迭代运行指令的CPU的各寄存器的状态值按迭代次数升序排列得到第一序列状态值，将第一序列状态值按顺序与该测试状态下预设的各寄存器的真实golden值进行比对得到第一序列状态值中第一次出现与该golden值不一致的第一位置，将该第一位置对应的寄存器确定为CPU第一个失效位置。
示例的，CPU每迭代运行指令一次，指令数量增加1个具体可以为：
第一次：PC1:1(第一个指令)；
第二次：PC1:1(第一个指令)->2(第二个指令)；
第三次：PC1:1(第一个指令)->2(第二个指令)->3(第三个指令)；
其实际测试运行的结果可以为：
第一次结果：0101010101010101；
第二次结果：01010101010101010101010101010101；
第三次结果：010100010101010101010101010101010101010101010101；
其golden值可以为：
第一次结果：0101010101010101；
第二次结果：01010101010101010101010101010101；
第三次结果：010101010101010101010101010101010101010101010101；
比对以后确定第一次出现不一致的位置为第三次结果的第6比特位，确定第6比特位对应的寄存器为第2寄存器，则定位确定第2寄存器为第一个失效位置。
实施例一
本申请实施例一提供一种CPU失效位置的定位分析方法，上述方法可以由测试系统来执行，本申请实施例的技术场景可以包括：借助DFT现成的scan chain，通过DJTAG控制整个流程；整个运行过程中只有CPU处于scan dump模式，其余模块处于正常模式。测试采用CPU测试应用case(如Dhrystone/Maxpower/Antutu等)；该方法如图2所示，包括如下步骤：
步骤S201、测试过程中，记录每条运行指令对应的scan chain各寄存器状态直至hang机，得到一组对应值PC1-Result1，PC2-Result2，PC3-Result3……，PC(n-1)-Result(n-1)，PC(n)-Result(n)；该一组对应值具体如图3所示。
步骤S202、取已测试过的芯片(该芯片为测试以后没有失效位置的芯片)跑CPU测试case，测试过程中，将各PC-Result对应数据通过软件的方式，存储起来，直到测试case全部跑完，得到该测试case所有指令对应的golden输出结果作为Golden pattern，PC1g-Result1，PC2g-Result2，PC3g-Result3……，PC(n-1)g-Result(n-1)，PC(n)g-Result(n)……。其golden输出结果如图4所示。
步骤S203、将一组对应值与golden输出结果一一对比，即将PC(n)-Result(n)与Golden Pattern的PC(n)g-Result(n)每一个寄存器的数据进行对比，找出数值不同的寄存器的数量和位置，这些寄存器对应的位置即为CPU hang机时fail的寄存器位置和数量。
步骤S204、如果CPU hang机时，PC(n)对比结果发现fail寄存器不止1个寄存器fail，可以回溯确认第一个出现fail的寄存器位置，具体可以包括：具体做法：从PC(n-1)，PC(n-2)，PC(n-3)……依次往前回溯，同样通过fail芯片与golden pattern同一PC对应的测试数据的对比，直到找到第一个fail的PC值，该PC值对应的寄存器即为第一次出现失效位置的寄存器位置。其比对的示意如图5所示。
本申请实施例一提供的技术方案根据定位出来的CPU hang机寄存器信息，可以从芯片设计和软件、硬件设计来规避或改善该CPU hang机问题，从而达到提高产品CPUBinning最高频率，提升产品性能，提高产品市场竞争力。
参阅图6，图6提供了一种CPU失效位置的定位分析装置，所述装置包括：
控制模块601，用于在CPU测试状态下，CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态；
记录模块602，用于记录迭代运行指令的CPU的各寄存器的状态值；
比对定位模块603，用于将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位。
示例的，
控制模块601，具体用于控制所述CPU每迭代运行指令一次，指令数量增加1个直至该CPU的迭代运行指令处于异常状态。
示例的，
比对定位模块603，具体用于将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到各寄存器的状态值中与该golden值不一致的状态值位置，将该不一致的状态值位置对应的寄存器确定为CPU失效位置。
示例的，
比对定位模块603，具体用于将迭代运行指令的CPU的各寄存器的状态值按迭代次数升序排列得到第一序列状态值，将第一序列状态值按顺序与该测试状态下预设的各寄存器的真实golden值进行比对得到第一序列状态值中第一次出现与该golden值不一致的第一位置，将该第一位置对应的寄存器确定为CPU第一个失效位置。
本申请的技术方案CPU处于scan dump模式，并在CPU上运行CPU测试case，测试case可采用如Dhrystone/Maxpower/Antutu等。记录测试过程中每条指令对应的programcount数值以及其对应的运行结果，即每个寄存器的状态，直到CPU hang住。通过CPU hang住(挂机或挂死；异常状态)时的各寄存器状态与golden之间的对比，定位CPUfail时的测试指令以及fail的寄存器定位。另外可以通过对测试运行结果的回溯，锁定导致CPU内第一个fail的寄存器的位置，达到精确定位的目的。通过本发明方法实现定位后，我们可以在设计上通过修改优化设计或者通过软件、硬件的优化设计来规避或改善，从而提高CPU最高频率的，提高产品市场竞争力。
请参见图7，图7是本申请实施例提供的一种电子设备70，该电子设备70包括处理器701、存储器702和通信接口703，所述处理器701、存储器702和通信接口703通过总线相互连接。
存储器702包括但不限于是随机存储记忆体(random access memory，RAM)、只读存储器(read-only memory，ROM)、可擦除可编程只读存储器(erasable programmableread only memory，EPROM)、或便携式只读存储器(compact disc read-only memory，CD-ROM)，该存储器702用于相关计算机程序及数据。通信接口703用于接收和发送数据。
处理器701可以是一个或多个中央处理器(central processing unit，CPU)，在处理器701是一个CPU的情况下，该CPU可以是单核CPU，也可以是多核CPU。
处理器701可以包括一个或多个处理单元，例如：处理单元可以包括应用处理器(application processor，AP)，调制解调处理器，图形处理器(graphics processingunit，GPU)，图像信号处理器(image signal processor，ISP)，控制器，视频编解码器，数字信号处理器(digital signal processor，DSP)，基带处理器，和/或神经网络处理器(neural-network processing unit，NPU)等。其中，不同的处理单元可以是独立的部件，也可以集成在一个或多个处理器中。在一些实施例中，用户设备也可以包括一个或多个处理单元。其中，控制器可以根据指令操作码和时序信号，产生操作控制信号，完成取指令和执行指令的控制。在其他一些实施例中，处理单元中还可以设置存储器，用于存储指令和数据。示例性地，处理单元中的存储器可以为高速缓冲存储器。该存储器可以保存处理单元刚用过或循环使用的指令或数据。如果处理单元需要再次使用该指令或数据，可从所述存储器中直接调用。这样就避免了重复存取，减少了处理单元的等待时间，因而提高了用户设备处理数据或执行指令的效率。
在一些实施例中，处理器701可以包括一个或多个接口。接口可以包括集成电路间(inter-integrated circuit，I2C)接口、集成电路间音频(inter-integrated circuitsound，I2S)接口、脉冲编码调制(pulse code modulation，PCM)接口、通用异步收发传输器(universal asynchronous receiver/transmitter，UART)接口、移动产业处理器接口(mobile industry processor interface，MIPI)、用输入输出(general-purpose input/output，GPIO)接口、SIM卡接口和/或USB接口等。其中，USB接口是符合USB标准规范的接口，具体可以是Mini USB接口、Micro USB接口、USB Type C接口等。USB接口可以用于连接充电器为用户设备充电，也可以用于用户设备与外围设备之间传输数据。该USB接口也可以用于连接耳机，通过耳机播放音频。
若该电子设备70为测试设备或测试平台，该电子设备70中的处理器701用于读取所述存储器702中存储的计算机程序代码，执行以下操作：
在CPU测试状态下，CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态，记录迭代运行指令的CPU的各寄存器的状态值；将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位。
示例的，该电子设备70中的处理器701用于读取所述存储器702中存储的计算机程序代码，执行以下操作：
所述CPU每迭代运行指令一次，指令数量增加1个直至该CPU的迭代运行指令处于异常状态。
示例的，该电子设备70中的处理器701用于读取所述存储器702中存储的计算机程序代码，执行以下操作：
将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到各寄存器的状态值中与该golden值不一致的状态值位置，将该不一致的状态值位置对应的寄存器确定为CPU失效位置。
示例的，该电子设备70中的处理器701用于读取所述存储器702中存储的计算机程序代码，执行以下操作：
将迭代运行指令的CPU的各寄存器的状态值按迭代次数升序排列得到第一序列状态值，将第一序列状态值按顺序与该测试状态下预设的各寄存器的真实golden值进行比对得到第一序列状态值中第一次出现与该golden值不一致的第一位置，将该第一位置对应的寄存器确定为CPU第一个失效位置。
其中，上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，当其在网络设备上运行时，图1所示的方法流程得以实现。
本申请实施例还提供一种计算机程序产品，当所述计算机程序产品在终端上运行时，图1所示的方法流程得以实现。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是，电子设备为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模板。本领域技术人员应该很容易意识到，结合本文中所提供的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
本申请实施例可以根据上述方法示例对电子设备进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模板并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
Claims (10)
1.一种CPU失效位置的定位分析方法，其特征在于，所述方法包括如下步骤：
在CPU测试状态下，CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态，记录迭代运行指令的CPU的各寄存器的状态值；
将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；
依据所述比对结果实现对CPU失效位置的定位。
2.根据权利要求1所述的方法，其特征在于，所述CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态具体包括：
所述CPU每迭代运行指令一次，指令数量增加1个直至该CPU的迭代运行指令处于异常状态。
3.根据权利要求1或2所述的方法，其特征在于，所述将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位具体包括：
将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到各寄存器的状态值中与该golden值不一致的状态值位置，将该不一致的状态值位置对应的寄存器确定为CPU失效位置。
4.根据权利要求1所述的方法，其特征在于，所述迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位具体包括：
将迭代运行指令的CPU的各寄存器的状态值按迭代次数升序排列得到第一序列状态值，将第一序列状态值按顺序与该测试状态下预设的各寄存器的真实golden值进行比对得到第一序列状态值中第一次出现与该golden值不一致的第一位置，将该第一位置对应的寄存器确定为CPU第一个失效位置。
5.一种CPU失效位置的定位分析装置，其特征在于，所述装置包括：
控制模块，用于在CPU测试状态下，CPU迭代运行指令直至该CPU的迭代运行指令处于异常状态；
记录模块，用于记录迭代运行指令的CPU的各寄存器的状态值；
比对定位模块，用于将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到比对结果；依据所述比对结果实现对CPU失效位置的定位。
6.根据权利要求5所述的装置，其特征在于，
控制模块，具体用于控制所述CPU每迭代运行指令一次，指令数量增加1个直至该CPU的迭代运行指令处于异常状态。
7.根据权利要求5或6所述的装置，其特征在于，
比对定位模块，具体用于将迭代运行指令的CPU的各寄存器的状态值与该测试状态下预设的各寄存器的真实golden值进行比对得到各寄存器的状态值中与该golden值不一致的状态值位置，将该不一致的状态值位置对应的寄存器确定为CPU失效位置。
8.根据权利要求5所述的装置，其特征在于，
比对定位模块，具体用于将迭代运行指令的CPU的各寄存器的状态值按迭代次数升序排列得到第一序列状态值，将第一序列状态值按顺序与该测试状态下预设的各寄存器的真实golden值进行比对得到第一序列状态值中第一次出现与该golden值不一致的第一位置，将该第一位置对应的寄存器确定为CPU第一个失效位置。
9.一种电子设备，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求1-4任意一项所述的方法的步骤的指令。
10.一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，当其在用户设备上运行时，执行如权利要求1-4任意一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110730525.0A CN113377593A (zh) | 2021-06-29 | 2021-06-29 | Cpu失效位置的定位分析方法及相关产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110730525.0A CN113377593A (zh) | 2021-06-29 | 2021-06-29 | Cpu失效位置的定位分析方法及相关产品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113377593A true CN113377593A (zh) | 2021-09-10 |
Family
ID=77580011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110730525.0A Pending CN113377593A (zh) | 2021-06-29 | 2021-06-29 | Cpu失效位置的定位分析方法及相关产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113377593A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080044652A (ko) * | 2006-11-17 | 2008-05-21 | 주식회사 대우일렉트로닉스 | Ｃｐｕ에서의 스택을 이용한 디버깅 방법 |
| CN111209164A (zh) * | 2020-01-03 | 2020-05-29 | 杭州迪普科技股份有限公司 | 异常信息存储方法及装置、电子设备、存储介质 |
| CN111949547A (zh) * | 2020-08-22 | 2020-11-17 | 深圳市捷诚技术服务有限公司 | 基于单片机异常的问题定位方法、单片机、设备以及系统 |
| CN112214373A (zh) * | 2020-09-17 | 2021-01-12 | 上海金仕达软件科技有限公司 | 硬件监控方法、装置及电子设备 |
-
2021
- 2021-06-29 CN CN202110730525.0A patent/CN113377593A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080044652A (ko) * | 2006-11-17 | 2008-05-21 | 주식회사 대우일렉트로닉스 | Ｃｐｕ에서의 스택을 이용한 디버깅 방법 |
| CN111209164A (zh) * | 2020-01-03 | 2020-05-29 | 杭州迪普科技股份有限公司 | 异常信息存储方法及装置、电子设备、存储介质 |
| CN111949547A (zh) * | 2020-08-22 | 2020-11-17 | 深圳市捷诚技术服务有限公司 | 基于单片机异常的问题定位方法、单片机、设备以及系统 |
| CN112214373A (zh) * | 2020-09-17 | 2021-01-12 | 上海金仕达软件科技有限公司 | 硬件监控方法、装置及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9460261B2 (en) | Computer-implemented verification system for performing a functional verification of an integrated circuit | |
| CN107907814B (zh) | 一种提高芯片量产测试效率的方法 | |
| US10354031B2 (en) | Information processing by interpenetrating signal transmission channel in design for testability of chip | |
| CN112996020B (zh) | 一种基于蓝牙的自动化测试方法、装置及蓝牙测试终端 | |
| CN115496018A (zh) | 一种SoC芯片多版本验证方法、装置及设备 | |
| US7478027B2 (en) | Systems, methods, and media for simulation of integrated hardware and software designs | |
| CN107273249B (zh) | 主板测试方法、处理器和主板测试系统 | |
| CN112417800B (zh) | 集成电路处理方法、集成电路验证方法、装置及电子设备 | |
| CN101788946B (zh) | Cpld上连接有e2prom设备的固件烧结方法及装置 | |
| US7657851B2 (en) | Device, system, and method for correction of integrated circuit design | |
| US10929584B1 (en) | Environmental modification testing for design correctness with formal verification | |
| CN113377593A (zh) | Cpu失效位置的定位分析方法及相关产品 | |
| CN116663490A (zh) | 一种异步存储芯片的验证方法、平台、装置及介质 | |
| US9003364B2 (en) | Overriding system attributes and function returns in a software subsystem | |
| CN106709338A (zh) | 一种程序检测方法及装置 | |
| CN114398214A (zh) | 性能验证方法、装置、存储介质及计算机设备 | |
| US8874968B1 (en) | Method and system for testing a processor designed by a configurator | |
| CN114416460A (zh) | 分析基带性能的方法和仿真系统 | |
| CN115034164A (zh) | 验证方法、电子设备及存储介质 | |
| US10922249B2 (en) | Input/output control code filter | |
| CN115858256A (zh) | 一种物联网设备的测试方法、装置及电子设备 | |
| CN111027196A (zh) | 一种电力设备的仿真分析任务处理方法、装置及存储介质 | |
| CN112329362B (zh) | 对芯片进行复杂工程修改的通用方法、设备和存储介质 | |
| CN117112447B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
| TWI786430B (zh) | 深度學習模型的模型轉換優化裝置、方法及存儲介質 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210910 |