CN113364263B - 死区产生电路及装置 - Google Patents
死区产生电路及装置 Download PDFInfo
- Publication number
- CN113364263B CN113364263B CN202110744934.6A CN202110744934A CN113364263B CN 113364263 B CN113364263 B CN 113364263B CN 202110744934 A CN202110744934 A CN 202110744934A CN 113364263 B CN113364263 B CN 113364263B
- Authority
- CN
- China
- Prior art keywords
- dead zone
- signal
- preset
- delay time
- switch unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明公开了一种死区产生电路及装置,所述死区产生电路包括:第一调节模块与第一开关单元的控制端口连接,被配置为调节输出的第一控制信号的周期及幅值,以精准控制第一开关单元的延迟导通与延迟关断,使得第一开关单元输出具有第一延迟时间及第二延时时间的第一预设死区信号;第二调节模块与第二开关单元的控制端口连接,被配置为调节输出第二控制信号的周期及幅值,以精准控制第二开关单元的延迟导通与延迟关断,使得第二开关单元输出具有第一延迟时间及第二延迟时间的第二预设死区信号。两组调节模块分别精准调节两个开关单元的延迟导通与延迟关断,以得到可精准控制的第一延迟时间及第二延迟时间,从而精准调节预设死区时间。
Description
技术领域
本发明涉及电子电路技术领域,尤其涉及一种死区产生电路及装置。
背景技术
在驱动电路中,常常使用半桥或者全桥驱动电路,桥臂上包括两个电力电子器件开关管,如IGBT,两个IGBT不能同时导通,否则桥臂中上管与下管直通连接造成短路,从而损坏驱动电路。为了避免桥臂中上下开关管直通,在驱动半桥或者全桥的信号中加入具有延迟效应的死区时间,使得上下开关管不在同一时间导通与关断。
然而,目前产生死区的方式有多种,如带有死区控制的专用芯片,利用软件对驱动信号的波形进行延时控制。但由于芯片制作成本高,产生带有死区的驱动信号需要进行繁复的编程,且需要外围辅助电路完成,产生过程繁琐。另外,采用软件控制延时以产生死区时间,对软件的要求极为精准,易受到外界因素变化的影响,延时控制不可靠。
发明内容
基于此,有必要针对上述背景技术中的问题,提供一种死区产生电路及装置,通过几种元器件配合产生死区时间,并能够精准控制开关单元的延迟导通时间与延迟关断时间,从而精准调节死区时间,以避免桥臂驱动电路中上下开关管直通。
为解决上述技术问题,本申请的第一方面提出一种死区产生电路,用于产生预设死区时间,以避免桥臂驱动电路中上下开关管直通,包括:
第一开关单元,被配置为:控制端口与第一控制信号连接;
第一调节模块,与所述第一开关单元的控制端口连接,被配置为:调节输出的所述第一控制信号的周期及/或幅值,以控制所述第一开关单元输出第一预设死区信号,所述第一预设死区信号具有第一延迟时间及第二延迟时间;
第二开关单元,被配置为:控制端口与第二控制信号连接;
第二调节模块,与所述第二开关单元的控制端口连接,被配置为:调节输出的所述第二控制信号的周期及/或幅值,以控制所述第二开关单元输出第二预设死区信号,所述第二预设死区信号具有第一延迟时间及第二延迟时间;
其中,所述第一控制信号与所述第二控制信号互为反相信号;所述第一预设死区信号内的第一延迟时间与所述第二预设死区信号内的第二延迟时间之间的差值或所述第一预设死区信号内的第二延迟时间与所述第二预设死区信号内的第一延迟时间之间的差值为预设死区时间。
在其中一个实施例中,所述第一调节模块包括:
第一限流电阻,被配置为:第一端与所述第一控制信号连接,第二端与所述第一开关单元的控制端口连接;
第一容性储能单元,被配置为:第一端与所述第一限流电阻的第二端连接,第二端与第一预设电压节点连接,在所述第一控制信号处于上升沿期间充电,使得所述第一开关单元延迟导通并产生具有所述第一延迟时间的第一预设死区信号;以及
在所述第一控制信号处于下降沿期间放电,使得所述第一开关单元延迟关断并产生具有所述第二延迟时间的第一预设死区信号;其中,所述第二延迟时间大于所述第一延迟时间;
其中,通过改变所述第一限流电阻的阻值的大小及/或所述第一容性储能单元的电容值的大小,调节所述第一预设死区信号的第一延迟时间及所述第一预设死区信号的第二延迟时间。
在其中一个实施例中,所述第二调节模块包括:
第二限流电阻,被配置为:第一端与所述第二控制信号连接,第二端与所述第二开关单元的控制端口连接;
第二容性储能单元,被配置为:第一端与所述第二限流电阻的第二端连接,第二端与所述第一预设电压节点连接;在所述第二控制信号处于上升沿期间时充电,使得所述第二开关单元延迟导通并产生具有所述第一延迟时间的第二预设死区信号;以及
在所述第二控制信号处于下降沿期间时放电,使得所述第二开关单元延迟关断并产生具有所述第二延迟时间的第二预设死区信号;
其中,通过改变所述第二限流电阻的阻值的大小及/或所述第二容性储能单元的电容值的大小,调节所述第二预设死区信号的第一延迟时间及所述第二预设死区信号的第二延迟时间。
在其中一个实施例中,还包括:
第一隔离模块,被配置为:第一端与第一电源连接,第二端与所述第一开关单元的第一端口连接,第三端与第二预设电压节点连接,第四端与第二电源连接,第五端输出所述第一预设死区信号,用于将所述第一预设死区信号与下一级电路进行物理隔离,避免相互串扰。
在其中一个实施例中,所述第一隔离模块包括:
第三限流电阻,被配置为:第一端与所述第一电源连接;
第一隔离单元,被配置为:第一输入端与所述第三限流电阻的第二端连接,第二输入端与所述第一开关单元的第一端口连接,第一输出端用于输出所述第一预设死区信号,第二输出端与第二预设电压节点连接;
第一上拉电阻,被配置为:第一端与所述第二电源连接,第二端与所述第一隔离单元的第一输出端连接。
在其中一个实施例中,还包括:
第二隔离模块,被配置为:第一端与所述第一电源连接,第二端与所述第二开关单元的第一端口连接,第三端与第三预设电压节点连接,第四端与第三电源连接,第五端输出所述第二预设死区信号,用于将所述第二预设死区信号与下一级电路进行物理隔离,避免相互串扰。
在其中一个实施例中,所述第二隔离模块包括:
第四限流电阻,被配置为:第一端与所述第一电源连接;
第二隔离单元,被配置为:第一输入端与所述第四限流电阻的第二端连接,第二输入端与所述第二开关单元的第一端口连接,第一输出端用于输出所述第二预设死区信号,第二输出端与第二预设电压节点连接;
第二上拉电阻,被配置为:第一端与所述第三电源连接,第二端与所述第二隔离单元的第一输出端连接。
在其中一个实施例中,还包括:
第一偏置电阻,被配置为:第一端与第一电源连接,第二端与所述第一开关单元的控制端口连接;
第二偏置电阻,被配置为:第一端与第一电源连接,第二端与所述第二开关单元的控制端口连接。
在其中一个实施例中,还包括:
反相器,被配置为:输入端与所述第一控制信号连接,输出端与所述第二调节模块的输入端连接,将所述第一控制信号反相,以生成所述第二控制信号。
本申请的第二方面提出一种死区产生装置,包括:
壳体;
印刷电路板;
如上述的死区产生电路,设置于印刷电路板上,且位于所述壳体内;
填充层,位于所述壳体内,且包覆所述印刷电路板;
密封层,位于所述壳体内,且覆盖所述填充层。
上述实施例提供的死区产生电路中,通过设置两组一一对应的开关单元与调节模块,即第一开关单元与第一调节模块,第二开关单元与第二调节模块。第一开关单元的控制端与第一控制信号连接;第一调节模块与第一开关单元的控制端口连接,被配置为调节输出的第一控制信号的周期及幅值,以精准控制第一开关单元的延迟导通与延迟关断,使得第一开关单元输出具有第一延迟时间及第二延时时间的第一预设死区信号;第二调节模块与第二开关单元的控制端口连接,被配置为调节输出与第一控制信号互为反相的第二控制信号的周期及幅值,以精准控制第二开关单元的延迟导通与延迟关断,使得第二开关单元输出具有第一延迟时间及第二延迟时间的第二预设死区信号。两组调节模块分别精准调节两个开关单元的延迟导通与延迟关断,以得到可精准控制的第一延迟时间及第二延迟时间,从而精准调节预设死区时间。具有预设死区时间的第一预设死区信号及第二预设死区信号分别作为桥臂开关管的驱动信号,可避免上下开关管直通短路,电路延迟控制可靠,且不易受到外界因素的干扰。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
图1为本申请第一实施例中提供的一种死区产生电路的电路原理示意图;
图2为本申请第二实施例中提供的一种死区产生电路的电路原理示意图;
图3为本申请一实施例中提供的一种死区产生电路的第一控制信号、第二控制信号、第一预设死区信号及第二预设死区信号的时序图;
图4为本申请第三实施例中提供的一种死区产生电路的电路原理示意图;
图5为本申请第四实施例中提供的一种死区产生电路的电路原理示意图;
图6为本申请第五实施例中提供的一种死区产生电路的电路原理示意图;
图7为本申请第六实施例中提供的一种死区产生电路的电路原理示意图;
图8为本申请一实施例中提供的一种死区产生装置的截面结构示意图;
图9为本申请一实施例中提供的一种死区产生装置的立体结构示意图。
附图标记说明:11-第一开关单元,12-第一调节模块,121-第一容性储能单元,13-第一隔离模块,131-第一隔离单元;
21-第二开关单元,22-第二调节模块,221-第二容性储能单元,23-第二隔离模块,231-第二隔离单元,31-反相器;
100-死区产生装置,101-壳体,102-印刷电路板,103-死区产生电路,104-填充层,105-密封层,106-针脚。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下,除非使用了明确的限定用语,例如“仅”、“由……组成”等,否则还可以添加另一部件。除非相反地提及,否则单数形式的术语可以包括复数形式,并不能理解为其数量为一个。
应当理解,尽管本文可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如,在不脱离本申请的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。
在本申请中,除非另有明确的规定和限定,术语“相连”、“连接”等术语应做广义理解,例如,可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
现有技术通常采用成本较高的PWM驱动芯片并加以外围辅助电路,从而产生死区时间,总体设计相对复杂。此外,采用软件对驱动波形进行延时控制,要求对软件延时精准控制(一般是1us以下),同时需保证软件不能死机、程序不允许跑飞、需相应代码对死区时间进行控制等等,易受到外界因素变化影响。因此,本申请提出一种死区产生电路及装置,通过硬件实现,产生死区时间的同时,还可以通过对电路内的开关单元延迟控制,精准调节死区时间。
为了说明本申请上述的技术方案,下面通过具体实施例来进行说明。
在本申请的一个实施例中提供的一种死区产生电路中,如图1所示,死区产生电路用于产生预设死区时间,以避免桥臂驱动电路中上下开关管直通,死区产生电路包括:第一开关单元11、第一调节模块12、第二开关单元21及第二调节模块22。第一开关单元11的控制端口与第一控制信号连接,第一调节模块12与所述第一开关单元11的控制端口连接;第二开关单元21的控制端口与第二控制信号连接;第二调节模块22与所述第二开关单元21的控制端口连接。
具体地,第一调节模块12被配置为:调节输出的所述第一控制信号的周期及/或幅值,以精准控制所述第一开关单元11延迟导通与延迟关断,使得第一开关单元11输出具有可精准调节第一延迟时间及第二延迟时间的第一预设死区信号。第二调节模块22被配置为:调节输出的所述第二控制信号的周期及/或幅值,以控制所述第二开关单元21延迟导通与延迟关断,使得第二开关单元21输出具有可精准调节第一延迟时间及第二延迟时间的第二预设死区信号。
在一个实施例中,第一控制信号与所述第二控制信号互为反相信号;所述第一预设死区信号内的第一延迟时间与所述第二预设死区信号内的第二延迟时间之间的差值或所述第一预设死区信号内的第二延迟时间与所述第二预设死区信号内的第一延迟时间之间的差值为预设死区时间。
在一个实施例中,第一控制信号与第二控制信号均为PWM(Pulse WidthModulation,脉冲宽度调制)信号,本实施例中以占空比为50%为例,可根据实际死区时间调节占空比,并不对此限定。
作为示例,第一开关单元11及第二开关单元21均包括三极管、金属氧化物场效应管(MOSFET)、IGBT、门极可关断晶闸管(GTO)、大功率晶体管(GTR)及结型场效应管(JEFT)中的任意一种。可选地,本实施例中以NPN型三极管为例,并不对此限定。
作为示例,输出的第一预设死区信号作为桥臂驱动电路中上开关管或下开关管的驱动信号;输出的第二预设死区信号作为桥臂驱动电路中上开关管或下开关管的驱动信号。
作为示例,请继续参考图1,第一开关单元11的第一端作为输出端,用于输出第一预设死区信号;第一开关单元11的第二端与第一预设电压节点GND1连接。第一预设电压节点GND1为弱电。
上述实施例提供的死区产生电路中,通过设置两组一一对应的开关单元与调节模块,即第一开关单元与第一调节模块,第二开关单元与第二调节模块。两组调节模块分别精准调节两个开关单元的延迟导通与延迟关断,以得到可精准控制的第一延迟时间及第二延迟时间,从而精准调节预设死区时间。具有预设死区时间的第一预设死区信号及第二预设死区信号分别作为桥臂驱动电路上开关管或下开关管的驱动信号,可避免上下开关管直通短路,电路延迟控制可靠,且不易受到外界因素的干扰。
在一个实施例中,如图2所示,所述第一调节模块12包括:第一限流电阻R1及第一容性储能单元121。第一限流电阻R1的第一端与所述第一控制信号连接,第一限流电阻R1的第二端与所述第一开关单元11的控制端口连接;第一容性储能单元121的第一端与所述第一限流电阻R1的第二端连接,第一容性储能单元121的第二端与第一预设电压节点GND1连接。
具体地,结合图3所示,外界电源(图中未示出)供电时,第一容性储能单元121在所述第一控制信号处于上升沿期间(即低电平转为高电平期间)充电,第一开关单元11延迟导通并产生具有所述第一延迟时间Tdelay1的第一预设死区信号;第一容性储能单元121在所述第一控制信号处于下降沿期间(即高电平转为低电平期间)放电,所述第一开关单元11延迟关断并产生具有所述第二延迟时间Tdelay2的第一预设死区信号;所述第二延迟时间Tdelay2大于所述第一延迟时间Tdelay1。其中,通过改变所述第一限流电阻R1的阻值的大小及/或所述第一容性储能单元121的电容值的大小,调节所述第一预设死区信号的第一延迟时间Tdelay1及所述第一预设死区信号的第二延迟时间Tdelay2。本申请以图3为例,第二延迟时间Tdelay2为第一延迟时间Tdelay1的两倍,并不对此作出限定。
作为示例,第一延迟时间Tdelay1为第一容性储能单元121的充电时间;由于第一容性储能单元121自然放电慢的特性,使得供电给第一开关单元11的关闭较慢,即第一容性储能单元121充电时,第一开关单元11开启快;第一容性储能单元121放电时,第一开关单元11关闭慢。
作为示例,维持第一容性储能单元121的电容值大小不变,调节第一限流电阻的阻值,做到精准调节第一延迟时间Tdelay1和第二延迟时间Tdelay2,从而精准控制预设死区时间。或维持第一限流电阻R1的阻值大小不变,改变第一容性储能单元121的电容值。
可选地,也可以预知桥臂驱动电路上下管所需死区时间,反过来调节第一容性储能单元121的电容值与第一限流电阻的阻值,预设死区时间并不唯一,可随实际情况变动。
在一个实施例中,请继续参考图2,所述第二调节模块22包括:第二限流电阻R2及第二容性储能单元221。第二限流电阻R2的第一端与所述第二控制信号连接,第二限流电阻R2的第二端与所述第二开关单元21的控制端口连接;第二容性储能单元221被配置为:第一端与所述第二限流电阻R2的第二端连接,第二端与第一预设电压节点GND1连接。
具体地,第二容性储能单元221在所述第二控制信号处于上升沿期间时充电,使得所述第二开关单元21延迟导通并产生具有所述第一延迟时间Tdelay1的第二预设死区信号;以及第二容性储能单元221在所述第二控制信号处于下降沿期间时放电,使得所述第二开关单元21延迟关断并产生具有所述第二延迟时间Tdelay2的第二预设死区信号;其中,通过改变所述第二限流电阻R2的阻值的大小及/或所述第二容性储能单元221的电容值的大小,调节所述第二预设死区信号的第一延迟时间Tdelay1及所述第二预设死区信号的第二延迟时间Tdelay2。
作为示例,如图3所示,本实施例中为方便阐述清楚死区时间Tdeadtime的产生原理,将第二限流电阻R2的阻值与第一限流电阻R1的阻值相等,且第二容性储能单元221的电容值与第一容性储能单元121的电容值相等,使得两个预设死区信号内的第一延迟时间Tdelay1相等,两个预设死区信号内的第二延迟时间Tdelay2相等。在实际应用中,第二限流电阻R2的阻值与第一限流电阻R1的阻值可以不等同,第二容性储能单元221的电容值与第一容性储能单元121的电容值可以不等同。
作为示例,第一容性储能单元121及第二容性储能单元221均可以包括但不仅限于本实施例提出的电容,如图4中所示,第一容性储能单元121为第一电容C1,第二容性储能单元221为第二电容C2。
在一个实施例中,请继续参考图4,死区产生电路还包括:第一隔离模块13及第二隔离模块23。第一隔离模块13被配置为:第一端与第一电源DC1连接,第二端与所述第一开关单元11的第一端口连接,第三端与第二预设电压节点GND2连接,第四端与第二电源DC2连接,第五端输出所述第一预设死区信号,用于将所述第一预设死区信号与下一级电路进行物理隔离,避免相互串扰,提高第一预设死区信号单方向传输性能;第二隔离模块23被配置为:第一端与所述第一电源DC1连接,第二端与所述第二开关单元21的第一端口连接,第三端与第三预设电压节点GND3连接,第四端与所述第三电源DC3连接,第五端输出所述第二预设死区信号,用于将所述第二预设死区信号与下一级电路进行物理隔离,避免相互串扰,提高第二预设死区信号单方向传输性能。
具体地,如图5所示,第一隔离模块13包括:第三限流电阻R3、第一隔离单元131及第一上拉电阻R4。第三限流电阻R3被配置为:第一端与所述第一电源DC1连接,为第一隔离单元131提供工作范围内的稳定电流,以确保第一隔离单元131正常运行;第一隔离单元被配置为:第一输入端与所述第三限流电阻R3的第二端连接,第二输入端与所述第一开关单元11的第一端口连接,第一输出端用于输出所述第一预设死区信号,第二输出端与第二预设电压节点GND2连接;第一上拉电阻R4被配置为:第一端与所述第二电源DC2连接,第二端与所述第一隔离单元131的第一输出端连接,使得第一隔离单元131输出的信号在第一预设死区信号的周期内被上拉为高电平,提供给下一级电路。
具体地,请继续参考图5,第二隔离模块23包括:第四限流电阻R5、第二隔离单元231及第二上拉电阻R6。第四限流电阻R5被配置为:第一端与所述第一电源DC1连接,为第二隔离单元231提供工作范围内的稳定电流,以确保第二隔离单元231正常运行;第二隔离单元231被配置为:第一输入端与所述第四限流电阻R5的第二端连接,第二输入端与所述第二开关单元21的第一端口连接,第一输出端用于输出所述第二预设死区信号,第二输出端与第三预设电压节点GND3连接;第二上拉电阻R6被配置为:第一端与所述第三电源DC3连接,第二端与所述第二隔离单元231的第一输出端连接,使得第二隔离单元231输出的信号在第二预设死区信号的周期内可以被上拉为高电平,提供给下一级电路。
作为示例,如图6所示,第一隔离单元131可以包括但不仅限于光耦G1;第二隔离单元231可以包括但不仅限于光耦G2,光耦G1和光耦G2均由发光二极管和光敏二极管组合,将输入的预设死区信号变成光信号,再重新将光信号变换成预设死区信号,单方向传输,抗干扰能力较强,使处于弱电状态的第一控制信号及第二控制信号与作为半桥或全桥驱动的强电状态的第一预设死区信号及第二预设死区信号之间有较好的隔离作用,避免强电对弱电侧控制器信号产生干扰影响。
在一个实施例中,请继续参考图6,死区产生电路还包括:第一偏置电阻R7及第二偏置电阻R8。第一偏置电阻R7被配置为:第一端与第一电源DC1连接,第二端与所述第一开关单元11的控制端口连接,第一偏置电阻R7作为第一开关单元11的偏置电阻,第一偏置电阻R7的阻值约为第一限流电阻R1的阻值的100倍左右,因此在第一控制信号处于上升沿期间时,第一偏置电阻R7的作用可忽略不计;在第一控制信号处于下降沿期间时,第一偏置电阻R7协助第一容性储能单元121一起向第一开关单元11提供驱动电流,以延迟第一开关单元11的关断,即可进一步精准调节第一预设死区信号内的第二延迟时间Tdelay2。
具体地,第二偏置电阻R8被配置为:第一端与第一电源DC1连接,第二端与所述第二开关单元21的控制端口连接。第二偏置电阻R8作为第二开关单元21的偏置电阻,第二偏置电阻R8的阻值约为第二限流电阻R2的阻值的100倍左右,因此在第二控制信号处于上升沿期间时,第二偏置电阻R8的作用可忽略不计;在第二控制信号处于下降沿期间时,第二偏置电阻R8协助第二容性储能单元221共同向第二开关单元21提供驱动电流,以延迟第二开关单元21的关断,即可进一步精准调节第二预设死区信号内的第二延迟时间Tdelay2。
在一个实施例中,如图7所示,死区产生电路还包括:反相器31。反相器31被配置为:输入端与所述第一控制信号连接,输出端与所述第二调节模块11的输入端连接,将所述第一控制信号反相,以生成所述第二控制信号。
在本申请一个实施例中,如图8和图9所示,还提供了一种死区产生装置,死区产生装置100包括:壳体101;印刷电路板102;如上述的死区产生电路103,设置于印刷电路板102上,且位于所述壳体101内;填充层104位于所述壳体101内,且包覆所述印刷电路板102;密封层105位于所述壳体101内,且覆盖所述填充层104。
作为示例,壳体101至少包括塑料壳体、金属壳体或陶瓷壳体中的一种。所述壳体的形状为矩形。可以理解的是,壳体101的外型可以根据实际应用情况以及产品性能进行选择和调整,在此不作进一步的限定。
作为示例,死区产生电路103可设置于印刷电路板102的上表面,死区产生电路103可设置于印刷电路板102的下表面,死区产生电路103可设置于印刷电路板102可同时设置于印刷电路板102的下表面和上表面均可,本申请并不作限定。
作为示例,填充层104的材质可以包括但不仅限于环氧树脂塑封料(EpoxyMolding Compound,EMC)、聚酰亚胺、硅胶、聚合物基材料及树脂基材料中的任意一种或其任意组合。密封层105的材质可以包括但不仅限于树脂层。
在一个实施例中,请继续参考图8和图9,死区产生装置100还包括:针脚106。针脚106的一端焊接于印刷电路板102上,针脚106的另一端延伸至壳体101的外部。针脚106包括9个针脚,分别第一针脚1至第九针脚9,第一针脚1为第二电源DC2,第二针脚2为第一预设死区信号引脚,第三针脚3为第二预设电压节点GND2引脚,第四针脚4为第三电源DC3,第五针脚5为第二预设死区信号引脚,第六针脚6为第三预设电压节点GND3引脚,第七针脚7为第一预设电压节点GND1引脚,第八针脚8为第一控制信号引脚,第九针脚9为第一电源DC1,此处对于针脚定义并不作限定,上述仅做解释说明,可根据实际情况自由变动调整。
作为示例,针脚106可以由但不仅限于金属导电针、金属连接线或导电触片等组成,金属材质可以为金、银、铜、铁、铝、锡等及其合金,并且其表面可以采取镀金、镀锡或者其他镀层来提高抗氧化能力和传导能力。
请注意,上述实施例仅出于说明性目的而不意味对本发明的限制。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种死区产生电路,其特征在于,用于产生预设死区时间,以避免桥臂驱动电路中上下开关管直通,包括:
第一开关单元,被配置为:控制端口与第一控制信号连接;
第一调节模块,与所述第一开关单元的控制端口连接,被配置为:调节输出的所述第一控制信号的周期及/或幅值,以控制所述第一开关单元输出第一预设死区信号,所述第一预设死区信号具有第一延迟时间及第二延迟时间;
第二开关单元,被配置为:控制端口与第二控制信号连接;其中,所述第一开关单元和所述第二开关单元为三极管、金属氧化物场效应管、门极可关断晶闸管、大功率晶体管和结型场效应管中的任意一种;
第二调节模块,与所述第二开关单元的控制端口连接,被配置为:调节输出的所述第二控制信号的周期及/或幅值,以控制所述第二开关单元输出第二预设死区信号,所述第二预设死区信号具有第一延迟时间及第二延迟时间;
第一偏置电阻,被配置为:第一端与第一电源连接,第二端与所述第一开关单元的控制端口连接;
第二偏置电阻,被配置为:第一端与第一电源连接,第二端与所述第二开关单元的控制端口连接;
其中,所述第一控制信号与所述第二控制信号互为反相信号;所述第一预设死区信号内的第一延迟时间与所述第二预设死区信号内的第二延迟时间之间的差值或所述第一预设死区信号内的第二延迟时间与所述第二预设死区信号内的第一延迟时间之间的差值为预设死区时间。
2.根据权利要求1所述的死区产生电路,其特征在于,所述第一调节模块包括:
第一限流电阻,被配置为:第一端与所述第一控制信号连接,第二端与所述第一开关单元的控制端口连接;
第一容性储能单元,被配置为:第一端与所述第一限流电阻的第二端连接,第二端与第一预设电压节点连接,在所述第一控制信号处于上升沿期间充电,使得所述第一开关单元延迟导通并产生具有所述第一延迟时间的第一预设死区信号;以及
在所述第一控制信号处于下降沿期间放电,使得所述第一开关单元延迟关断并产生具有所述第二延迟时间的第一预设死区信号;其中,所述第二延迟时间大于所述第一延迟时间;
其中,通过改变所述第一限流电阻的阻值的大小及/或所述第一容性储能单元的电容值的大小,调节所述第一预设死区信号的第一延迟时间及所述第一预设死区信号的第二延迟时间。
3.根据权利要求2所述的死区产生电路,其特征在于,所述第二调节模块包括:
第二限流电阻,被配置为:第一端与所述第二控制信号连接,第二端与所述第二开关单元的控制端口连接;
第二容性储能单元,被配置为:第一端与所述第二限流电阻的第二端连接,第二端与所述第一预设电压节点连接;在所述第二控制信号处于上升沿期间时充电,使得所述第二开关单元延迟导通并产生具有所述第一延迟时间的第二预设死区信号;以及
在所述第二控制信号处于下降沿期间时放电,使得所述第二开关单元延迟关断并产生具有所述第二延迟时间的第二预设死区信号;
其中,通过改变所述第二限流电阻的阻值的大小及/或所述第二容性储能单元的电容值的大小,调节所述第二预设死区信号的第一延迟时间及所述第二预设死区信号的第二延迟时间。
4.根据权利要求1至3任一项所述的死区产生电路,其特征在于,还包括:
第一隔离模块,被配置为:第一端与第一电源连接,第二端与所述第一开关单元的第一端口连接,第三端与第二预设电压节点连接,第四端与第二电源连接,第五端输出所述第一预设死区信号,用于将所述第一预设死区信号与下一级电路进行物理隔离,避免相互串扰。
5.根据权利要求4所述的死区产生电路,其特征在于,所述第一隔离模块包括:
第三限流电阻,被配置为:第一端与所述第一电源连接;
第一隔离单元,被配置为:第一输入端与所述第三限流电阻的第二端连接,第二输入端与所述第一开关单元的第一端口连接,第一输出端用于输出所述第一预设死区信号,第二输出端与第二预设电压节点连接;
第一上拉电阻,被配置为:第一端与所述第二电源连接,第二端与所述第一隔离单元的第一输出端连接。
6.根据权利要求4所述的死区产生电路,其特征在于,还包括:
第二隔离模块,被配置为:第一端与所述第一电源连接,第二端与所述第二开关单元的第一端口连接,第三端与第三预设电压节点连接,第四端与第三电源连接,第五端输出所述第二预设死区信号,用于将所述第二预设死区信号与下一级电路进行物理隔离,避免相互串扰。
7.根据权利要求6所述的死区产生电路,其特征在于,所述第二隔离模块包括:
第四限流电阻,被配置为:第一端与所述第一电源连接;
第二隔离单元,被配置为:第一输入端与所述第四限流电阻的第二端连接,第二输入端与所述第二开关单元的第一端口连接,第一输出端用于输出所述第二预设死区信号,第二输出端与第二预设电压节点连接;
第二上拉电阻,被配置为:第一端与所述第三电源连接,第二端与所述第二隔离单元的第一输出端连接。
8.根据权利要求1至3任一项所述的死区产生电路,其特征在于,还包括:
反相器,被配置为:输入端与所述第一控制信号连接,输出端与所述第二调节模块的输入端连接,将所述第一控制信号反相,以生成所述第二控制信号。
9.一种死区产生装置,其特征在于,包括:
壳体;
印刷电路板;
如权利要求1至8任一项所述的死区产生电路,设置于印刷电路板上,且位于所述壳体内;
填充层,位于所述壳体内,且包覆所述印刷电路板;
密封层,位于所述壳体内,且覆盖所述填充层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110744934.6A CN113364263B (zh) | 2021-06-30 | 2021-06-30 | 死区产生电路及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110744934.6A CN113364263B (zh) | 2021-06-30 | 2021-06-30 | 死区产生电路及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113364263A CN113364263A (zh) | 2021-09-07 |
CN113364263B true CN113364263B (zh) | 2023-07-04 |
Family
ID=77537824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110744934.6A Active CN113364263B (zh) | 2021-06-30 | 2021-06-30 | 死区产生电路及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113364263B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116778646B (zh) * | 2023-08-24 | 2023-10-20 | 深圳和成东科技有限公司 | 一种智能收银机电路装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101207326A (zh) * | 2006-12-22 | 2008-06-25 | 约翰尼斯海登海恩博士股份有限公司 | 具有pwm信号用的延迟电路的逆变器 |
CN105048840A (zh) * | 2015-08-27 | 2015-11-11 | 无锡伊佩克科技有限公司 | 一种光耦隔离单级可升降压车载电源逆变器 |
CN106329893A (zh) * | 2016-09-26 | 2017-01-11 | 生迪智慧科技有限公司 | 开关管驱动电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063648A (ja) * | 2014-09-18 | 2016-04-25 | 株式会社オートネットワーク技術研究所 | 駆動装置 |
JP6660699B2 (ja) * | 2015-09-29 | 2020-03-11 | Fdk株式会社 | 同期整流fet駆動回路 |
CN105978302B (zh) * | 2016-06-17 | 2019-05-10 | 中国电子科技集团公司第二十四研究所 | 一种pwm脉冲时序控制电路 |
US10686382B2 (en) * | 2017-01-05 | 2020-06-16 | Stmicroelectronics S.R.L. | Symmetric time shift control for resonant converters |
-
2021
- 2021-06-30 CN CN202110744934.6A patent/CN113364263B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101207326A (zh) * | 2006-12-22 | 2008-06-25 | 约翰尼斯海登海恩博士股份有限公司 | 具有pwm信号用的延迟电路的逆变器 |
CN105048840A (zh) * | 2015-08-27 | 2015-11-11 | 无锡伊佩克科技有限公司 | 一种光耦隔离单级可升降压车载电源逆变器 |
CN106329893A (zh) * | 2016-09-26 | 2017-01-11 | 生迪智慧科技有限公司 | 开关管驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN113364263A (zh) | 2021-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI817751B (zh) | 共振電路及操作一共振電路之方法 | |
TWI821970B (zh) | 自舉式電源供應電路 | |
TWI778574B (zh) | 電子電路及操作一電子電路之方法 | |
TWI681630B (zh) | 半橋式GaN電路及電子組件 | |
US8710873B2 (en) | System and method for a driver circuit with a referenced control signal | |
US20090109711A1 (en) | Three-pin integrated synchronous rectifier and a flyback synchronous rectifying circuit | |
CN113422509B (zh) | 利用一或多个基于GaN的半导体装置的功率转换电路 | |
US9923557B2 (en) | Switching circuit and power conversion circuit | |
US10778219B2 (en) | Level shifting in a GaN half bridge circuit | |
WO2018146161A1 (en) | An isolated high side drive circuit | |
CN113364263B (zh) | 死区产生电路及装置 | |
US7474084B2 (en) | Circuit arrangement and method for driving a gate of a transistor, in particular a MOSFET | |
WO2023185421A1 (zh) | 功率驱动电路及驱动系统 | |
CN114244148B (zh) | 开关电源输出驱动装置 | |
US11929671B2 (en) | Current-mode control for multistage interleaved resonant converters | |
EP4102719A1 (en) | Driving method and driving circuit | |
CN114039477A (zh) | 一种死区时间可调的互补信号产生电路 | |
TW202335400A (zh) | 電力轉換器及用於控制其之方法與切換電路 | |
TW202410613A (zh) | 共振電路及操作一共振電路之方法 | |
CN114727444A (zh) | 发光二极管模块、驱动器电路及驱动发光二极管的方法 | |
EP1520345A1 (en) | Pulse width modulation signal generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |