CN113363295A - 显示装置、制造其的方法及具有显示装置的拼接显示装置 - Google Patents

显示装置、制造其的方法及具有显示装置的拼接显示装置 Download PDF

Info

Publication number
CN113363295A
CN113363295A CN202110243644.3A CN202110243644A CN113363295A CN 113363295 A CN113363295 A CN 113363295A CN 202110243644 A CN202110243644 A CN 202110243644A CN 113363295 A CN113363295 A CN 113363295A
Authority
CN
China
Prior art keywords
electrode
layer
display
pixel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110243644.3A
Other languages
English (en)
Inventor
金德星
权正铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113363295A publication Critical patent/CN113363295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)

Abstract

提供了一种显示装置、制造其的方法及具有显示装置的拼接显示装置。所述显示装置包括：基底，具有被构造为显示图像的显示区域；像素，在显示区域中在基底的第一表面上，并且包括显示元件层和像素电路层；第一驱动器，在显示区域中在基底的第二表面上，第二表面与基底的第一表面相对；以及第一连接部，在显示区域中在基底的第一表面与第二表面之间穿过基底，以将像素电路层的第一信号线与第一驱动器彼此电连接。显示元件层包括：第一电极和第二电极，在同一层上，并且彼此间隔开；以及发光元件，在第一电极与第二电极之间。

Description

显示装置、制造其的方法及具有显示装置的拼接显示装置
本申请要求于2020年3月5日提交的第10-2020-0027841号韩国专利申请的优先权和权益，该韩国专利申请的内容通过引用被完全包含于此。
技术领域
本公开的实施例的方面涉及一种显示装置、一种制造显示装置的方法以及一种具有显示装置的拼接显示装置。
背景技术
显示装置可以通过使用发光元件(诸如作为像素的光源的发光二极管(LED))来显示图像。发光二极管即使在恶劣的环境条件下也表现出相对优异的耐久性，并且在寿命和亮度方面也表现出优异的性能。正在进行通过使用具有无机晶体结构的材料来制造高度可靠的发光二极管以及通过将发光二极管设置在显示装置的显示面板中来使用发光二极管作为像素光源的研究。
包括多个显示面板的拼接显示装置可以具有被用户识别的非显示区域(例如，边框区域)。因此，显示面板可以被识别为分离的屏幕，并且会干扰用户的沉浸。因此，期望一种其中减小了非显示区域或非显示区域被最小化的显示面板和显示装置。
发明内容
本公开的实施例提供了一种其中减小了非显示区域或者使非显示区域最小化的显示装置和制造该显示装置的方法。
本公开的其它实施例提供了一种包括其中减小了非显示区域或者使非显示区域最小化的显示面板的拼接显示装置。
本公开的方面和特征不限于上述方面和特征，并且本领域技术人员通过下面的描述将清楚地理解这里未明确描述的其它方面和特征。
根据本公开的实施例的显示装置包括：基底，具有被构造为显示图像的显示区域；像素，在显示区域中在基底的第一表面上，像素包括显示元件层和像素电路层；第一驱动器，在显示区域中在基底的第二表面上，基底的第二表面与基底的第一表面相对；以及第一连接部，在显示区域中在基底的第一表面与第二表面之间穿过基底，以将像素电路层的第一信号线与第一驱动器彼此电连接。显示元件层包括：第一电极和第二电极，在同一层上，并且彼此间隔开；以及发光元件，在第一电极与第二电极之间。
显示装置还可以包括：第二驱动器，在显示区域中在基底的第二表面上；以及第二连接部，在基底的第一表面与第二表面之间穿过基底，以将像素电路层的第二信号线与第二驱动器彼此电连接。第一驱动器可以被构造为将扫描信号供应到第一信号线，并且第二驱动器可以被构造为将数据信号供应到第二信号线。
像素电路层还可以包括电连接到发光元件的晶体管。晶体管可以包括：半导体层，在基底的第一表面上；栅电极，在半导体层上；以及第一晶体管电极和第二晶体管电极，在栅电极上，并且连接到半导体层。第一信号线可以与栅电极在同一层上。
第二信号线可以与第一晶体管电极和第二晶体管电极中的至少一者在同一层上。
像素电路层还可以包括接触第二信号线和第二连接部的中间电极，并且中间电极可以与第一信号线在同一层上。
显示装置还可以包括：覆盖层，在基底的第二表面上，并且覆盖第一连接部和第二连接部。第一连接部可以包括穿过基底的第一贯通电极和在基底的第二表面上的第一扇出电极，第二连接部可以包括穿过基底的第二贯通电极和在基底的第二表面上的第二扇出电极，并且覆盖层可以具有暴露第一扇出电极的一部分的第一垫开口和暴露第二扇出电极的一部分的第二垫开口。
显示装置还可以包括：第一连接膜，通过第一垫开口电连接到第一扇出电极；以及第二连接膜，通过第二垫开口电连接到第二扇出电极。第一驱动器可以在第一连接膜上，并且第二驱动器可以在第二连接膜上。
显示元件层可以包括：绝缘层，在第一电极和第二电极上；第三电极，接触第一电极和发光元件的第一端部；以及第四电极，接触第二电极和发光元件的第二端部。绝缘层可以具有暴露第一电极的至少一部分的第一开口和暴露第二电极的至少一部分的第二开口。第三电极可以通过第一开口接触第一电极，第四电极可以通过第二开口接触第二电极。
显示元件层可以包括：波长转换层，在发光元件上；以及滤色器层，在波长转换层上。波长转换层可以包括波长转换颗粒和散射颗粒。
发光元件可以包括无机材料，并且像素可以包括多个发光元件。
一种制造根据本公开的实施例的显示装置的方法包括：在基底的第一表面上形成显示元件层和像素电路层；形成从基底的与第一表面相对的第二表面穿过基底到第一表面的开口，以暴露像素电路层的至少一部分；从基底的第二表面填充开口，并且形成接触像素电路层的暴露部分的连接部；以及在基底的第二表面上形成具有暴露连接部的一部分的垫开口的覆盖层。开口形成在基底的显示图像的显示区域中。
所述方法还可以包括：设置通过垫开口电连接到连接部的连接膜和驱动器。
形成显示元件层的步骤可以包括：在同一层上形成彼此间隔开的第一电极和第二电极；以及在第一电极与第二电极之间设置发光元件。
形成显示元件层的步骤可以包括：在发光元件上形成波长转换层；以及在波长转换层上形成滤色器层。波长转换层可以包括波长转换颗粒和散射颗粒。
根据本公开的实施例的一种拼接显示装置包括：多个显示面板，显示面板中的每个显示面板包括：基底，具有被构造为显示图像的显示区域；像素，在显示区域中在基底的第一表面上，并且包括显示元件层和像素电路层；驱动器，在基底的与第一表面相对的第二表面上，并且在显示区域中；以及连接部，在基底的第一表面与第二表面之间穿过基底，以将像素电路层的信号线与驱动器彼此电连接。显示元件层包括：第一电极和第二电极，在同一层上，并且彼此间隔开；以及多个发光元件，在第一电极与第二电极之间，并且构成像素。
显示面板可以包括：第一显示面板和第二显示面板，在第一方向上彼此相邻；以及第三显示面板，在与第一方向交叉的第二方向上与第一显示面板相邻。在第一显示面板的最外部分中的与第二显示面板相邻的第一像素与在第二显示面板的最外部分中的在第一方向上最靠近第一像素的第二像素之间的距离可以等于或者小于第一显示面板中的在第一方向上相邻的像素之间的距离。
第一显示面板可以包括在与第一方向相反的方向上与第一像素相邻的第三像素，并且第一像素在第一方向上的宽度可以比第三像素在第一方向上的宽度小。
第一像素的发光元件可以以第一列数排列，第三像素的发光元件可以以第二列数排列。第一列数可以比第二列数少。
第一显示面板还可以包括：第四像素，在第一显示面板的与第三显示面板相邻的最外部分中；以及第五像素，在与第二方向相反的方向上与第四像素相邻。第四像素在第二方向上的宽度可以比第五像素在第二方向上的宽度小。
第四像素的第一电极在第二方向上的长度可以比第五像素的第一电极在第二方向上的长度小。
根据本公开的实施例，提供了一种其中减小了非显示区域或者使非显示区域最小化的显示装置和制造该显示装置的方法。
此外，根据本公开的实施例，可以提供一种包括其中减小了非显示区域或者使非显示区域最小化的显示面板的拼接显示装置。因此，可以减轻诸如拼接显示装置的显示面板之间的边框或边界的视觉识别的可视性缺陷。
根据本公开的实施例的方面和特征不受上述细节的限制，此外，各个方面和特征包括在本公开中。
附图说明
通过参照附图进一步详细地描述本公开的实施例，本公开的以上和其它方面及特征将变得更加清楚，在附图中：
图1A和图1B是根据实施例的发光元件的透视图；
图2A是示出根据实施例的显示装置的俯视图；
图2B是示出图2A中所示的显示装置的后视图；
图3A和图3B是根据实施例的显示装置的示意性剖视图，并且是对应于图2A的线III-III’的剖视图；
图4A至图4C是示出根据实施例的像素的电路图；
图5是示出根据另一实施例的像素的电路图；
图6是示出包括在图3A中所示的像素中的显示元件层的示例的平面图；
图7是沿着图6的线VII-VII’截取的显示元件层的剖视图；
图8是示出像素电路层与驱动器彼此电连接的实施例的剖视图；
图9是示出像素电路层与驱动器彼此电连接的另一实施例的剖视图；
图10至图13是示出根据实施例的制造显示装置的方法的剖视图；
图14是示出根据实施例的拼接显示装置的平面图；
图15是沿着图14的线XV-XV’截取的剖视图；
图16是示出图14的Q2区域的示例的平面图；
图17是示出图14的Q2区域的另一示例的平面图；
图18是示出图17的Q3区域的平面图；以及
图19是示出图17的Q4区域的平面图。
具体实施方式
参考下面结合附图详细描述的实施例，本公开的方面和特征以及实现它们的方法将变得清楚。然而，本公开不限于下面公开的实施例，并且可以以各种不同的形式实现。提供描述的实施例使得本公开将是彻底和完整的，并且本公开所属领域的技术人员可以充分地理解本公开的范围。本公开由权利要求及其等同物的范围限定。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或者“结合到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或者直接结合到另一元件或层，或者也可以存在一个或更多个中间元件或层。当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。例如，当第一元件被描述为“结合”或“连接”到第二元件时，第一元件可以直接结合或连接到第二元件，或者第一元件可以经由一个或更多个中间元件间接结合或连接到第二元件。
在整个说明书中，相同的附图标记表示相同的组件。附图中所示的用于描述实施例的形状、尺寸、比例、角度、数量等是示例性的，因此，本公开不限于此。为了实施例的清楚，可以省略或者夸大一些组件。
将理解的是，尽管这里可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
在本公开中，如这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何及所有组合。此外，当描述本发明的实施例时，“可以”的使用涉及“本发明的一个或更多个实施例”。诸如“……中的至少一个”的表达在一列元件之后时修饰整列元件，而不修饰列表中的个别元件。此外，术语“示例性”意图指代示例或说明。如这里使用的，术语“使用”、“正在使用”和“使用了”可以被认为分别与术语“利用”、“正在利用”和“利用了”同义。如这里使用的，术语“基本”、“约”和类似术语用作近似术语而不是程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值上的固有偏差。
这里使用的术语是为了描述本发明的特定示例实施例的目的，而不意图限制所描述的本发明的示例实施例。如这里使用的，除非上下文另有明确指示，否则单数形式“一”和“一个(种/者)”也意图包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”时，指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或者添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组。
为了便于描述，这里可以使用空间相对术语，例如“在……下面”、“在……下方”、“下面的”、“在……上方”、“上面的”等，以描述如附图中所示的一个元件或特征与另一个或更多个元件或特征的关系。将理解的是，除了附图中描绘的方位之外，空间相对术语意图涵盖装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，那么被描述为“在”其它元件或特征“下方”或“下面”的元件随后将被定向为“在”所述其它元件或特征“上方”或“之上”。因此，术语“在……下方”可以涵盖上方和下方两种方位。装置可以以其它方式定向(旋转90度或处于其它方位)，并且应相应地解释这里使用的空间相对描述语。
本公开的各种实施例的方面和特征可以部分地或全部地彼此组合。每个实施例可以彼此独立地实现，或者可以部分地或全部地彼此相关联，并且一起实现。
在下文中，将参照附图详细地描述本公开的实施例。
图1A和图1B是根据实施例的发光元件的透视图。
参照图1A和图1B，根据本公开的实施例的发光元件LD可以包括第一半导体层11、第二半导体层13和插置在第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以实现为其中第一半导体层11、活性层12和第二半导体层13顺序堆叠的堆叠体。
根据本公开的实施例，发光元件LD可以以在一个方向上延伸的杆形状设置。这里，术语“杆形状”可以包括在长度方向上长(例如，具有大于1的长宽比)的杆状形状或棒状形状，诸如圆柱体或多棱柱。例如，发光元件LD的长度可以大于其直径。然而，本公开不限于此。发光元件LD可以是具有核-壳结构的生长型发光元件。
当发光元件LD的延伸方向是其长度方向时，发光元件LD可以具有沿着长度方向的一个端部和另一端部。在本公开的实施例中，第一半导体层11和第二半导体层13中的一者可以设置在所述一个端部处，第一半导体层11和第二半导体层13中的另一者可以设置在所述另一端部处。
例如，发光元件LD可以被制造为具有微米级或纳米级(例如，约100nm至约100μm)的直径和/或长度。例如，发光元件LD的直径可以等于或者小于约600nm，并且发光元件LD的长度可以等于或者小于约4μm，但是发光元件LD的尺寸不限于此。发光元件LD的尺寸可以根据将要应用发光元件LD的显示装置的条件来进行各种修改。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种的半导体材料，并且可以包括其中掺杂有第一掺杂剂(诸如Si、Ge、Se或Sn)的半导体层。第一半导体层11的材料(例如，构造或者形成第一半导体层11的材料)不限于此，并且除了上述材料之外的各种合适的材料可以构造第一半导体层11。
活性层12可以形成在第一半导体层11上，并且可以形成为具有单量子阱结构或多量子阱结构。当活性层12包括具有多量子阱结构的材料时，活性层12可以是其中量子层和阱层彼此交替堆叠的结构。
当将参考电压或更高电压(例如，预定电压或更高电压)的电场施加到发光元件LD的两个(例如，相对的)端部时，发光元件LD在电子-空穴对在活性层12中结合的同时发光。通过利用这种原理控制发光元件LD的发光，发光元件LD可以用作各种发光装置(包括用作显示装置的像素)的光源。
活性层12可以发射具有约400nm至约900nm的波长的光。例如，当活性层12发射蓝色波长带中的光时，活性层12可以包括无机材料，诸如AlGaN或AlGaInN。例如，当活性层12具有其中量子层和阱层彼此交替堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的无机材料，阱层可以包括诸如GaN或AlInN的无机材料。在示例性实施例中，活性层12可以包括作为量子层的AlGaInN和作为阱层的AlInN，并且如上所述，活性层12可以发射具有在约450nm至约495nm的范围内的中心波长带的蓝光。
然而，本公开不限于此，并且活性层12可以是其中具有相对大的带隙能量的半导体材料和具有相对小的带隙能量的半导体材料彼此交替堆叠的结构，或者可以根据发射的光的波长带而包括3族至5族半导体材料。由活性层12发射的光不限于蓝色波长带中的光，并且根据不同的实施例可以是红色波长带或绿色波长带中的光。
从活性层12发射的光可以发射到发光元件LD的长度方向的两侧以及外表面(例如，外围表面)。也就是说，从活性层12发射的光的方向不限于一个方向。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括来自InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括其中掺杂有第二掺杂剂(诸如Mg、Zn、Ca或Ba)的半导体层。第二半导体层13的材料(例如，形成或者构造第二半导体层13的材料)不限于此，并且除了上述材料之外的各种合适的材料可以构造第二半导体层13。
在附图中，第一半导体层11和第二半导体层13被示出为一层，但是不限于此。例如，根据活性层12的材料，第一半导体层11和第二半导体层13可以包括更多数量的层。例如，第一半导体层11和第二半导体层13还可以包括包覆层或拉伸应变势垒减小(TSBR)层。
根据本公开的实施例，除了上述第一半导体层11、活性层12和第二半导体层13之外，发光元件LD还可以包括在每层上和/或每层下的不同的荧光层、活性层、半导体层和/或电极层。
发光元件LD还可以包括设置在第二半导体层13的一个端侧(例如，发光元件LD的上表面)或第一半导体层11的一个端侧(例如，发光元件LD的下表面)上的至少一个电极层。例如，发光元件LD还可以包括设置在第二半导体层13的一个端侧上的电极层15，如图1B中所示。电极层15可以是欧姆电极，但是不限于此。例如，电极层15可以是肖特基(Schottky)接触电极。电极层15可以包括金属或金属氧化物(例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO))，并且它们的氧化物或合金可以单独或者组合使用，但是本公开不限于此。此外，根据实施例，电极层15可以是基本透明或半透明的。因此，在发光元件LD中生成的光可以穿过电极层15，并且可以发射到发光元件LD的外部。
此外，发光元件LD还可以包括绝缘膜14。然而，根据本公开的实施例，可以省略绝缘膜14，或者可以将绝缘膜14设置为仅覆盖第一半导体层11、活性层12和第二半导体层13的一部分。例如，绝缘膜14可以设置在除了发光元件LD的两个端部之外(不同于发光元件LD的两个端部)的部分处，因此，发光元件LD的两个端部可以被暴露。
为了便于描述，图1A和图1B示出了其中省略了绝缘膜14的一部分以示出下层的状态，并且实际的发光元件LD的所有侧面可以被绝缘膜14围绕。
根据本公开的实施例，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括来自SiO2、Si3N4、Al2O3和TiO2之中的至少一种绝缘材料，但是不限于此。绝缘膜14可以包括具有绝缘性质的各种合适的材料。
绝缘膜14可以防止或者基本防止当活性层12接触除了同一发光元件LD的第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。此外，通过形成绝缘膜14，可以减少发光元件LD中的表面缺陷，从而改善其寿命和效率。此外，当多个发光元件LD紧密设置时，绝缘膜14可以防止发光元件LD之间可能发生的不希望的短路。
根据本公开的实施例的发光元件LD的类型、结构、形状等可以不同地改变。
图2A是示出根据实施例的显示装置的俯视图，图2B是示出图2A中所示的显示装置的后视图。图3A和图3B是根据实施例的显示装置的示意性剖视图，并且是对应于图2A的线III-III’的剖视图。
参照图1A至图3B，显示装置(或显示面板)100可以包括基底SUB和设置在基底SUB的上表面SUBa上的多个像素PXL。此外，显示装置100可以包括设置在基底SUB的下表面SUBb上的多个驱动器DV。
显示装置100(或基底SUB)可以包括显示区域DA和除显示区域DA之外(例如，围绕显示区域DA或者绕着显示区域DA的周边延伸)的非显示区域NDA，多个像素PXL设置在显示区域DA中以显示图像。显示装置100可以通过驱动与从外部输入的图像数据对应的像素PXL来在显示区域DA中显示图像。
显示区域DA可以是其中设置有像素PXL、驱动器DV、扫描线SL(例如，第一信号线)和数据线DL(例如，第二信号线)的区域。显示区域DA可以具有各种形状。例如，显示区域DA可以被设置为包括由直线形成的边的闭合的多边形形状、包括由曲线形成的边的圆形或椭圆形等、或者包括由直线和曲线形成的边的半圆形或半椭圆形等。
当显示区域DA包括多个区域时(例如，当显示区域DA被分成多个显示区域DA时)，每个区域也可以被设置为各种形状，诸如包括由直线形成的边的闭合的多边形形状、包括由曲线形成的边的圆形或椭圆形等、或者包括由直线和曲线形成的边的半圆形或半椭圆形等。此外，当存在多个区域时，它们可以彼此相同或彼此不同。在本公开的实施例中，作为示例将描述其中显示区域DA被设置为一个具有包括直线边的四边形的区域的实施例。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施例中，非显示区域NDA可以围绕显示区域DA(例如，可以围绕显示区域DA或者绕着显示区域DA的周边延伸)。与显示区域DA的尺寸相比，非显示区域NDA可以相对小(例如，极小)，并且在一些实施例中，可以不设置非显示区域NDA。
基底SUB可以具有上表面SUBa(例如，第一表面)和与上表面SUBa相对的下表面SUBb(例如，第二表面)。在下面的描述中，描述“设置在上表面SUBa上”可以指在第三方向DR3上设置或者形成组件，描述“设置在下表面SUBb上”可以指在第三方向DR3的相反方向上设置或者形成组件。
像素PXL、扫描线SL和数据线DL可以设置在基底SUB的上表面SUBa上，驱动器DV可以设置在基底SUB的下表面SUBb上。
基底SUB可以包括穿过基底SUB的上表面SUBa和下表面SUBb的开口(例如，孔)HL。用于将像素PXL和驱动器DV彼此电连接的连接部CNE可以设置在基底SUB中的开口HL中(例如，可以延伸穿过开口HL)。
在实施例中，基底SUB中的开口HL可以包括一个或更多个第一开口(例如，第一孔)HL1和一个或更多个第二开口(例如，第二孔)HL2。第一开口HL1可以形成为在第三方向DR3上分别与扫描线SL叠置，第二开口HL2可以形成为在第三方向DR3上与数据线DL叠置。
其中形成有第一开口HL1中的一些或全部的第一开口区域(例如，第一孔区域)HA1和其中形成有第二开口HL2中的一些或全部的第二开口区域(例如，第二孔区域)HA2可以定位为与基底SUB的边缘相邻，但是不限于此。例如，第一开口区域HA1和第二开口区域HA2中的至少一者可以定位为与基底SUB的中心部分相邻。
此外，第一开口区域HA1可以在第二方向DR2上延伸，第二开口区域HA2可以在第一方向DR1上延伸，但是它们不限于此。第一开口区域HA1和第二开口区域HA2中的每者可以形成为一个区域，但是它们不限于此。在其它实施例中，第一开口区域HA1和第二开口区域HA2中的每者可以由多个区域形成。在这样的实施例中，多个开口区域可以在不同的方向上延伸。
开口HL可以形成为各种合适的形状，诸如圆柱形形状或截锥形形状，并且多个开口HL可以形成为与一条扫描线SL或数据线DL对应(例如，与扫描线SL或数据线DL一一对应)。
基底SUB可以是刚性基底或柔性基底，并且其材料或物理性质没有特别限制。例如，基底SUB可以是包括玻璃或钢化玻璃(或者由玻璃或钢化玻璃制成)的刚性基底，或者是包括塑料的薄膜或金属材料的薄膜(或者由塑料的薄膜或金属材料的薄膜制成)的柔性基底。此外，基底SUB可以是透明基底，但是不限于此。例如，基底SUB可以是半透明基底、不透明基底或反射基底。
例如，基底SUB可以包括聚酰亚胺(PI)、聚醚砜(PES)、聚丙烯酸酯(PAC)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚碳酸酯(PC)、三乙酸纤维素(CTA)、乙酸丙酸纤维素(CAP)或其组合(或者可以由聚酰亚胺(PI)、聚醚砜(PES)、聚丙烯酸酯(PAC)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚碳酸酯(PC)、三乙酸纤维素(CTA)、乙酸丙酸纤维素(CAP)或其组合形成)。
如图2A中所示，像素PXL、扫描线SL和数据线DL可以设置在基底SUB的显示区域DA中。此外，像素PXL、扫描线SL和数据线DL可以设置在基底SUB的上表面SUBa上。
扫描线SL可以在第一方向DR1上延伸，并且可以沿着第二方向DR2布置(例如，可以沿着第二方向DR2彼此相邻)。数据线DL可以在第二方向DR2上延伸，并且可以沿着第一方向DR1布置(例如，可以沿着第一方向DR1彼此相邻)。
每个像素PXL可以包括连接到扫描线SL和数据线DL并且由相应的扫描信号和数据信号驱动的一个或更多个发光元件(例如，图1A中所示的发光元件LD)。可以设置多个像素PXL，并且可以沿着第一方向DR1和与第一方向DR1交叉的第二方向DR2布置多个像素PXL(例如，多个像素PXL可以沿着第一方向DR1和与第一方向DR1交叉的第二方向DR2彼此相邻)。然而，像素PXL的布置形式没有特别限制，像素PXL可以以各种合适的形式布置。
每个像素PXL可以发射红光、绿光和蓝光中的一种，但是不限于此。例如，每个像素PXL可以发射青色光、品红色光、黄色光和白色光中的一种。
例如，像素PXL可以包括发射第一颜色的光的第一子像素PXL1、发射与第一颜色不同的第二颜色的光的第二子像素PXL2以及发射与第一颜色和第二颜色不同的第三颜色的光的第三子像素PXL3。彼此相邻设置的第一子像素PXL1、第二子像素PXL2和第三子像素PXL3可以构成被构造为发射各种颜色的光的一个像素单元PXU。
在实施例中，第一子像素PXL1可以是发射红光的红色像素，第二子像素PXL2可以是发射绿光的绿色像素，第三子像素PXL3可以是发射蓝光的蓝色像素。然而，像素PXL的颜色、类型和/或数量等没有特别限制。
根据实施例，像素PXL可以包括发射相同颜色的光的发光元件LD，并且像素PXL可以通过包括设置在相应发光元件LD上的不同颜色转换层(例如，波长转换层)来发射不同颜色的光。在这样的实施例中，包括在像素PXL中的发光元件LD可以是蓝色发光元件，但是不限于此。在另一实施例中，像素PXL可以包括发射不同颜色的光的发光元件LD。例如，第一子像素PXL1可以包括红色发光元件，第二子像素PXL2可以包括绿色发光元件，第三子像素PXL3可以包括蓝色发光元件。
如图2B中所示，驱动器DV可以设置在与基底SUB的上表面SUBa相对的下表面SUBb上。驱动器DV可以通过连接膜COF连接到连接部CNE。驱动器DV可以通过形成在开口HL中以及基底SUB的下表面SUBb上的连接部CNE将信号提供到每个像素PXL，因此，驱动器DV可以控制每个像素PXL的驱动。
驱动器DV可以包括通过扫描线SL将扫描信号提供到像素PXL的扫描驱动器SDV(例如，第一驱动器)、通过数据线DL将数据信号提供到像素PXL的数据驱动器DDV(例如，第二驱动器)以及时序控制器。
根据实施例，驱动器DV还可以包括通过发射控制线将发射控制信号提供到像素PXL的发射控制驱动器(未示出)。
时序控制器可以控制扫描驱动器SDV、数据驱动器DDV和发射控制驱动器。
扫描驱动器SDV可以设置在基底SUB的显示区域DA的一侧上，并且可以沿着一个方向(例如，第二方向DR2)设置(例如，可以在一个方向(例如，第二方向DR2)上延伸)。扫描驱动器SDV可以由多个集成电路芯片(IC芯片)形成，并且可以附接到第一连接膜COF1。附接到扫描驱动器SDV的第一连接膜COF1可以连接到第一连接部CNE1，以将扫描信号提供到扫描线SL。然而，扫描驱动器SDV不限于此。例如，扫描驱动器SDV可以直接形成在基底SUB的下表面SUBb上。
数据驱动器DDV可以设置在基底SUB的显示区域DA的一侧上，并且可以沿着与扫描驱动器SDV沿其的设置的方向交叉的方向(例如，第一方向DR1)设置(例如，可以在与扫描驱动器SDV沿其设置的方向交叉的方向(例如，第一方向DR1)上延伸)。数据驱动器DDV可以由多个集成电路芯片(IC芯片)形成，并且可以附接到第二连接膜COF2。附接到数据驱动器DDV的第二连接膜COF2可以连接到多个第二连接部CNE2，以将数据信号提供到数据线DL。
在实施例中，每个像素PXL可以被构造为有源型像素。然而，可以应用于本公开的像素PXL的类型、结构和/或驱动方法没有特别限制。
如图3A中所示，像素PXL可以包括像素电路层PCL、显示元件层DPL和保护层PSL。
像素电路层PCL可以设置在基底SUB的上表面SUBa上。像素电路层PCL可以包括构成像素PXL的驱动电路的多个电路元件。
显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括各种发光元件LD，并且可以响应于从像素电路层PCL提供的驱动信号(例如，驱动电流)而发光。
保护层PSL可以设置在显示元件层DPL和像素电路层PCL上。保护层PSL可以完全覆盖显示元件层DPL和像素电路层PCL，以防止或者基本防止显示装置100因外部异物等而损坏。
在图3A中，像素电路层PCL和显示元件层DPL在第三方向DR3上彼此叠置，但是像素电路层PCL和显示元件层DPL的设置不局限于此。在另一实施例中，如图3B中所示，显示元件层DPL可以设置在基底SUB的上表面SUBa上(例如，显示元件层DPL可以与像素电路层PCL相邻)。例如，像素电路层PCL和显示元件层DPL在第三方向DR3上可以不彼此叠置。
如图3A中所示，当像素电路层PCL和显示元件层DPL彼此叠置地设置时，可以增大像素PXL的设置密度，使得该构造可以有利于制造具有高分辨率的显示装置100。另一方面，如图3B中所示，当像素电路层PCL和显示元件层DPL设置为彼此不叠置时，可以同时(或者并发)形成包括在像素电路层PCL和显示元件层DPL中的结构中的至少一些，从而可以降低显示装置100的制造成本和制造时间。
在下文中，为了便于说明，分别且具体地描述了像素电路层PCL和显示元件层DPL，也可以将下面描述的像素电路层PCL和显示元件层DPL两者应用于图3A和图3B中所示的结构。
图4A至图4C是示出根据实施例的像素的电路图。具体地，图4A至图4C示出了构成有源发光显示面板的像素的示例。
参照图1A和图4A，像素PXL可以包括一个或更多个发光元件LD和连接到发光元件LD以驱动发光元件LD的驱动电路DC。
发光元件LD的第一电极(例如，阳极电极)可以通过驱动电路DC连接到第一驱动电源VDD，发光元件LD的第二电极(例如，阴极电极)可以连接到第二驱动电源VSS。发光元件LD可以以与由驱动电路DC控制的驱动电流量对应的亮度发光。
尽管在图4A中仅示出了一个发光元件LD，但是图4A仅示出了示例性构造，并且像素PXL可以包括多个发光元件LD。多个发光元件LD可以彼此并联和/或串联连接。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以具有等于第二驱动电源VSS的电位的电位或者可以具有比第二驱动电源VSS的电位大发光元件LD的阈值电压或更多的电位。例如，通过第一驱动电源VDD施加的电压可以比通过第二驱动电源VSS施加的电压大。
根据本公开的实施例，驱动电路DC可以包括第一晶体管M1、第二晶体管M2和存储电容器Cst。
第一晶体管M1(例如，驱动晶体管)的第一电极可以连接到第一驱动电源VDD，第一晶体管M1的第二电极可以电连接到发光元件LD的第一电极(例如，阳极电极)。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以对应于(或者根据)第一节点N1的电压来控制供应到发光元件LD的驱动电流量。
第二晶体管M2(例如，开关晶体管)的第一电极可以连接到数据线DL，第二晶体管M2的第二电极可以连接到第一节点N1。第二晶体管M2的第一电极和第二电极可以是不同的电极，例如，当第一电极是源电极时，第二电极可以是漏电极。第二晶体管M2的栅电极可以连接到扫描线SL。
当从扫描线SL供应具有可以使第一晶体管M1导通的电压(例如，栅极导通电压)的扫描信号时，第二晶体管M2可以导通，以使数据线DL和第一节点N1彼此电连接。此时，对应帧的数据信号可以供应到数据线DL，因此，数据信号可以传输到第一节点N1。传输到第一节点N1的数据信号可以被存储在存储电容器Cst中。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，存储电容器Cst的另一电极可以连接到第一节点N1。存储电容器Cst可以被充入有与被供应到第一节点N1的数据信号对应的电压，并且可以保持充入的电压直到下一帧的数据信号被供应。
为了便于描述，图4A示出了相对简单的驱动电路DC，该驱动电路DC包括用于将数据信号传输到每个像素PXL中的第二晶体管M2、用于存储数据信号的存储电容器Cst以及用于将与数据信号对应的驱动电流供应到发光元件LD的第一晶体管M1。
然而，本公开不限于此，并且可以以各种方式改变和实现驱动电路DC的结构。例如，驱动电路DC还可以包括其它电路元件，诸如各种晶体管、诸如用于补偿第一晶体管M1的阈值电压的补偿晶体管、用于初始化第一节点N1的初始化晶体管和/或用于控制发光元件LD的发光时间的发光控制晶体管以及用于升高第一节点N1的电压的升压电容器。
此外，在图4A中，包括在驱动电路DC中的所有晶体管(例如，第一晶体管M1和第二晶体管M2)是P型晶体管，但是本公开不限于此。例如，包括在驱动电路DC中的第一晶体管M1和第二晶体管M2中的至少一者可以改变为N型晶体管。
例如，如图4B中所示，驱动电路DC的第一晶体管M1和第二晶体管M2可以被实现为N型晶体管。除了由于不同的晶体管类型而导致的一些组件的连接位置改变之外，图4B中所示的驱动电路DC可以具有与图3A中所示的驱动电路DC的构造或操作类似的构造或操作。因此，将省略其详细描述。
此外，作为另一示例，参照图4C，像素PXL还可以包括第三晶体管M3(例如，感测晶体管)。
第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3的一个电极可以连接到感测线SENL，第三晶体管M3的另一电极可以连接到发光元件LD的阳极电极。第三晶体管M3可以根据在感测时段期间被供应到感测信号线SSL的感测信号来将发光元件LD的阳极电极处的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于提供的电压值提取像素PXL的特性信息(例如，第一晶体管M1的阈值电压等)。提取的特性信息可以用于转换(或者补偿)图像数据，使得像素PXL的特性偏差被补偿。
图5是示出根据另一实施例的像素的电路图。
参照图5，根据本公开的另一实施例的像素PXL可以包括发光元件LD、第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。
发光元件LD的第一电极(例如，阳极电极)可以通过第六晶体管T6连接到第一晶体管T1，发光元件LD的第二电极(例如，阴极电极)可以连接到第二驱动电源VSS。发光元件LD可以以与从第一晶体管T1供应的驱动电流对应的亮度(例如，预定亮度)发光。
第一晶体管T1(例如，驱动晶体管)的一个电极可以通过第五晶体管T5连接到第一驱动电源VDD，第一晶体管T1的另一电极可以通过第六晶体管T6连接到发光元件LD的第一电极。第一晶体管T1可以对应于(或者基于)作为第一晶体管T1的栅电极的第一节点N1处的电压来控制从第一驱动电源VDD通过发光元件LD流到第二驱动电源VSS的电流(例如，电流量)。
第二晶体管T2(例如，开关晶体管)可以连接在数据线DL与第一晶体管T1的所述一个电极之间。此外，第二晶体管T2的栅电极可以连接到扫描线SL。当具有栅极导通电压的扫描信号供应到扫描线SL时，第二晶体管T2可以导通，以使数据线DL和第一晶体管T1的所述一个电极彼此电连接。
第三晶体管T3可以连接在第一晶体管T1的另一电极与第一节点N1之间。此外，第三晶体管T3的栅电极可以连接到扫描线SL。第三晶体管T3可以在具有栅极导通电压的扫描信号供应到扫描线SL时导通，以使第一晶体管T1的另一电极和第一节点N1彼此电连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。此外，第四晶体管T4的栅电极可以连接到扫描线SL-1。第四晶体管T4可以在具有栅极导通电压的扫描信号供应到扫描线SL-1时导通，以将初始化电源Vint的电压供应到第一节点N1。在一些实施例中，初始化电源Vint可以被设定为比数据信号的电压低的电压。供应到扫描线SL-1的扫描信号可以具有与供应到前一级像素PXL的扫描线的扫描信号相同(或基本相似)的波形。
第五晶体管T5可以连接在第一驱动电源VDD与第一晶体管T1的所述一个电极之间。第五晶体管T5的栅电极可以连接到发射控制线EL。第五晶体管T5可以在具有栅极导通电压的发射控制信号供应到发射控制线EL时导通，在其它情况可以截止。
第六晶体管T6可以连接在第一晶体管T1的所述另一电极与发光元件LD的第一电极之间。第六晶体管T6的栅电极可以连接到发射控制线EL。第六晶体管T6可以在具有栅极导通电压的发光控制信号供应到发射控制线EL时导通，在其它情况可以截止。
第七晶体管T7可以连接在初始化电源Vint与发光元件LD的第一电极之间。此外，第七晶体管T7的栅电极可以连接到扫描线SL+1。第七晶体管T7可以在具有栅极导通电压的扫描信号供应到扫描线SL+1时导通，以将初始化电源Vint的电压供应到发光元件LD的第一电极。供应到扫描线SL+1的扫描信号可以具有与供应到后一级像素PXL的扫描线的扫描信号相同的波形。
图5示出了第七晶体管T7的栅电极连接到扫描线SL+1的实施例。然而，本公开不限于此。例如，在本公开的另一实施例中，第七晶体管T7的栅电极可以连接到扫描线SL或扫描线SL-1。在这样的实施例中，当具有栅极导通电压的扫描信号供应到扫描线SL或扫描线SL-1时，初始化电源Vint的电压可以通过第七晶体管T7供应到发光元件LD的阳极电极。
存储电容器Cst可以连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以存储与数据信号和第一晶体管T1的阈值电压对应的电压。
在图5中所示的实施例中，包括在驱动电路DC中的所有晶体管(例如，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7)是P型晶体管，然而，本公开不限于此。例如，第一晶体管到第七晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可以改变为N型晶体管。
图6是示出包括在图3A中所示的像素中的显示元件层的示例的平面图，图7是沿着图6的线VII-VII’截取的显示元件层的剖视图。
参照图3A、图6和图7，根据本公开的实施例的显示元件层DPL可以包括第一电极RFE1、第二电极RFE2、第一绝缘层INS1和发光元件LD。显示元件层DPL还可以包括第一坝(或称为堤或堤状物)BNK1、第二坝BNK2、固定层(例如，加固层)INSA、第三电极CTE1、第四电极CTE2、第二绝缘层INS2、第三绝缘层INS3、波长转换层WCL、第一覆盖层CPL1、滤色器层CFL和第二覆盖层CPL2。
当显示元件层DPL设置在像素电路层PCL上时(见例如图3A)，显示元件层DPL可以设置在过孔层VIAL(例如，基体层或基底SUB)上。过孔层VIAL可以是设置在像素电路层PCL的最上层上的绝缘层，或者可以对应于像素电路层PCL的最上层。如图3B中所示，当显示元件层DPL未设置在像素电路层PCL上时，显示元件层DPL可以直接设置在基底SUB的上表面SUBa上。
在下文中，为了便于描述，将详细描述其中显示元件层DPL设置在像素电路层PCL上的实施例，但是本公开不限于此。
第一坝BNK1和第二坝BNK2可以设置在过孔层VIAL上。可以在第一坝BNK1与第二坝BNK2之间提供其中设置有发光元件LD的空间。在实施例中，第一坝BNK1和第二坝BNK2可以在过孔层VIAL上沿着第一方向DR1间隔开等于或者大于发光元件LD的长度的距离。第一坝BNK1和第二坝BNK2可以设置在同一层上，并且可以具有相同(或基本相同)的高度，但是不限于此。此外，第一坝BNK1和第二坝BNK2可以沿着与第一方向DR1交叉的第二方向DR2延伸。
第一坝BNK1和第二坝BNK2可以包括(或者可以是)包括有机材料或无机材料的绝缘材料，但是第一坝BNK1和第二坝BNK2的材料不限于此。此外，第一坝BNK1和第二坝BNK2可以由单层形成，但是不限于此，并且可以包括多个层(或者可以由多个层形成)。当第一坝BNK1和第二坝BNK2包括多个层时，它们可以包括彼此堆叠的至少一个有机绝缘膜和至少一个无机绝缘膜。
此外，第一坝BNK1和第二坝BNK2中的每者的剖面形状可以是其中侧表面以一定角度(例如，预定角度)倾斜的梯形形状，但是第一坝BNK1和第二坝BNK2的剖面形状不限于此。在其它实施例中，第一坝BNK1和第二坝BNK2可以具有各种剖面形状，诸如半椭圆形形状、圆形形状和四边形形状。
第一电极RFE1和第二电极RFE2可以分别设置在第一坝BNK1和第二坝BNK2上。例如，第一电极RFE1可以设置在第一坝BNK1上，第二电极RFE2可以设置在第二坝BNK2上。
此外，第一电极RFE1和第二电极RFE2可以设置为彼此间隔开。第一电极RFE1和第二电极RFE2可以沿着第一方向DR1彼此间隔开一定距离(例如，预定距离)。第一电极RFE1和第二电极RFE2彼此间隔开的距离可以比发光元件LD的长度小。因此，当发光元件LD设置在第一电极RFE1与第二电极RFE2之间的中心部分时，第一电极RFE1的至少一部分和第二电极RFE2的至少一部分可以在第三方向DR3上与发光元件LD叠置。第一电极RFE1和第二电极RFE2可以在平面上沿着第二方向DR2延伸。
第一电极RFE1可以连接到第一连接线CNL1，第二电极RFE2可以连接到第二连接线CNL2。根据实施例，第一连接线CNL1可以与第一电极RFE1一体地设置(例如，第一连接线CNL1可以与第一电极RFE1一体地形成)，第二连接线CNL2可以与第二电极RFE2一体地设置(例如，第二连接线CNL2可以与第二电极RFE2一体地形成)。
第一电极RFE1和第二电极RFE2可以设置为沿着第一坝BNK1和第二坝BNK2的表面具有基本均匀的厚度。第一电极RFE1和第二电极RFE2的形状可以对应于第一坝BNK1和第二坝BNK2的形状。例如，第一电极RFE1可以具有与第一坝BNK1的倾斜度对应的形状，第二电极RFE2可以具有与第二坝BNK2的倾斜度对应的形状。
第一电极RFE1和第二电极RFE2可以包括导电材料(或者可以由导电材料形成)。例如，第一电极RFE1和第二电极RFE2中的每者可以包括金属，诸如Al、Mg、Ag、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或其合金。第一电极RFE1和第二电极RFE2中的每者可以包括(或者还可以包括)透明导电材料，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO)。
第一电极RFE1和第二电极RFE2不限于上述材料。例如，第一电极RFE1和第二电极RFE2可以包括具有恒定反射率的导电材料。当第一电极RFE1和第二电极RFE2由具有恒定反射率的导电材料形成时，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以被第一电极RFE1和第二电极RFE2反射，并且可以在显示方向(例如，第三方向DR3)上行进(例如，可以在显示方向上前进)。
例如，第一电极RFE1和第二电极RFE2可以具有与第一坝BNK1和第二坝BNK2的形状对应的形状，并且可以具有相对于过孔层VIAL(或基底(SUB))倾斜的倾斜表面。从每个发光元件LD的第一端部EP1和第二端部EP2发射的光可以被第一电极RFE1和第二电极RFE2反射，并且可以在第三方向DR3上进一步行进。因此，可以改善显示装置100的光输出效率。
第一电极RFE1和第二电极RFE2中的一者可以是阳极，第一电极RFE1和第二电极RFE2中的另一者可以是阴极。例如，第一电极RFE1可以是阳极，而第二电极RFE2可以是阴极。然而，本公开不限于此。
第一电极RFE1和第二电极RFE2可以将驱动信号提供到发光元件LD，并且发光元件LD可以发射与提供的驱动信号对应的光。
第一电极RFE1和第二电极RFE2可以设置在彼此相同的平面上，并且可以具有相同(或基本相同)的厚度。此外，第一电极RFE1和第二电极RFE2可以在同一工艺中同时(或并发)形成。
第一连接线CNL1和第二连接线CNL2可以通过接触开口(例如，接触孔)或单独的连接构件电连接到像素电路层PCL。第一连接线CNL1和第二连接线CNL2可以将驱动信号分别传输到第一电极RFE1和第二电极RFE2。发光元件LD可以发射与通过第一连接线CNL1和第二连接线CNL2施加到第一电极RFE1和第二电极RFE2的驱动信号对应的光。
第一电极RFE1和第二电极RFE2中的每者可以通过单独的连接线或连接构件电连接到驱动电路DC和第二驱动电源VSS中的任何一个(见例如图4A)。例如，第一电极RFE1可以电连接到驱动电路DC，第二电极RFE2可以电连接到第二驱动电源VSS。然而，第一电极RFE1与第二电极RFE2之间的连接关系不限于上述。
第一电极RFE1和第二电极RFE2可以分别电连接到发光元件LD的第一端部EP1和第二端部EP2，以将驱动信号提供到发光元件LD。发光元件LD可以发射具有与从驱动电路DC提供的驱动电流对应的亮度的光(例如，发光元件LD可以发射具有预定亮度的光)。
第一绝缘层INS1可以设置在第一电极RFE1和第二电极RFE2上。第一绝缘层INS1可以完全设置在过孔层VIAL上，以覆盖第一坝BNK1、第二坝BNK2、第一电极RFE1和第二电极RFE2。此外，可以沿着过孔层VIAL的未设置有第一坝BNK1、第二坝BNK2、第一电极RFE1和第二电极RFE2的表面设置第一绝缘层INS1。
在实施例中，第一绝缘层INS1可以是包括无机材料(或者由无机材料形成)的无机绝缘层。在这样的实施例中，第一绝缘层INS1可以设置为沿着过孔层VIAL、第一电极RFE1和第二电极RFE2的表面具有基本均匀的厚度。
第一绝缘层INS1可以包括第一开口OP1和第二开口OP2。第一开口OP1和第二开口OP2可以分别暴露第一电极RFE1的至少一部分和第二电极RFE2的至少一部分。
第一开口OP1和第二开口OP2可以形成为与各自对应的第一电极RFE1和第二电极RFE2叠置。例如，第一开口OP1可以形成为与第一电极RFE1叠置，第二开口OP2可以形成为与第二电极RFE2叠置。
第一开口OP1和第二开口OP2可以具有与第一绝缘层INS1的厚度对应的厚度和/或深度。例如，第一开口OP1和第二开口OP2可以完全穿过对应区域中的第一绝缘层INS1。因此，第一电极RFE1的一部分和第二电极RFE2的一部分可以通过第一开口OP1和第二开口OP2而被暴露，以接触第三电极CTE1和第四电极CTE2，这将在下面更详细地描述。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以设置在设置在第一坝BNK1与第二坝BNK2之间的空间中。在平面图中，发光元件LD可以设置在第一电极RFE1与第二电极RFE2之间。
用于稳定支撑并固定发光元件LD的固定层INSA可以设置在发光元件LD上。固定层INSA可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。固定层INSA可以覆盖每个发光元件LD的外圆周表面的至少一部分，并且可以形成为使发光元件LD的第一端部EP1和第二端部EP2暴露。因此，固定层INSA可以防止(或者基本防止)发光元件LD与基底SUB分离。根据实施例，固定层INSA可以设置为填充发光元件LD与第一绝缘层INS1之间的空间。根据显示装置100的工艺条件等，可以省略固定层INSA。
第三电极CTE1(例如，第一接触电极)和第四电极CTE2(例如，第二接触电极)可以设置在第一绝缘层INS1、发光元件LD和固定层INSA上。此外，第二绝缘层INS2可以设置在第三电极CTE1与第四电极CTE2之间。
第三电极CTE1和第四电极CTE2可以分别接触每个发光元件LD的第一端部EP1和第二端部EP2。例如，第三电极CTE1可以接触每个发光元件LD的第一端部EP1，第四电极CTE2可以接触每个发光元件LD的第二端部EP2。
在平面图中，第三电极CTE1可以覆盖第一电极RFE1的至少一部分。第三电极CTE1可以通过第一绝缘层INS1中的第一开口OP1电连接到第一电极RFE1。例如，第三电极CTE1可以接触发光元件LD的第一端部EP1和第一电极RFE1。
在平面图中，第四电极CTE2可以覆盖第二电极RFE2的至少一部分。第四电极CTE2可以通过第一绝缘层INS1中的第二开口OP2电连接到第二电极RFE2。例如，第四电极CTE2可以接触发光元件LD的第二端部EP2和第二电极RFE2。
第三电极CTE1和第四电极CTE2中的每者可以包括透明导电材料(或者可以由透明导电材料形成或构造)。例如，透明导电材料可以包括ITO、IZO、ITZO等。当第三电极CTE1和第四电极CTE2由透明导电材料构造时，可以在从发光元件LD发射的光在第三方向DR3上行进时减少光损失。然而，第三电极CTE1和第四电极CTE2不限于上述材料。
第二绝缘层INS2可以设置在第三电极CTE1和第四电极CTE2之间。例如，第二绝缘层INS2可以包括无机绝缘膜，所述无机绝缘膜包括无机材料(或者由无机材料形成)。第二绝缘层INS2可以设置为覆盖第三电极CTE1和第四电极CTE2中的一者，并且第三电极CTE1和第四电极CTE2中的另一者可以设置在第二绝缘层INS2上。例如，第二绝缘层INS2可以设置在第三电极CTE1上以覆盖第三电极CTE1，第四电极CTE2可以设置在第二绝缘层INS2上。例如，第三电极CTE1和第四电极CTE2可以通过第二绝缘层INS2电分离。
然而，第三电极CTE1和第四电极CTE2的设置不限于此。例如，第三电极CTE1和第四电极CTE2可以设置在同一层上。在这样的实施例中，可以同时(或者并发)形成第三电极CTE1和第四电极CTE2，并且可以省略第二绝缘层INS2(例如，可以省略第二绝缘层INS2的形成工艺)。因此，可以简化显示装置100的制造工艺，并且可以降低显示装置100的制造成本。
第三绝缘层INS3可以设置在第三电极CTE1、第四电极CTE2和第二绝缘层INS2上。第三绝缘层INS3也可以是防止(或者基本防止)第三电极CTE1、第四电极CTE2和发光元件LD在显示装置100的制造工艺期间被损坏并且防止(或者基本防止)氧和/或湿气穿过其渗透的封装层。
第三绝缘层INS3可以由包括无机材料的无机绝缘膜形成。第三绝缘层INS3可以形成为单层，但是不限于此，并且第三绝缘层INS3可以具有多层结构。当第三绝缘层INS3具有多层结构时，第三绝缘层INS3还可以包括与无机绝缘膜交替设置的包括有机材料的有机绝缘膜。
波长转换层WCL可以设置在第三绝缘层INS3上。波长转换层WCL可以包括波长转换颗粒QD和散射颗粒SCT。波长转换层WCL没有特别限制，只要波长转换层WCL具有针对波长转换颗粒QD和散射颗粒SCT具有高透光率和优异分散性质的材料即可。例如，波长转换层WCL可以包括有机材料，诸如环氧类树脂、丙烯酸类树脂、卡多类树脂或酰亚胺类树脂。
波长转换颗粒QD可以将入射光的峰值波长转换为另一特定峰值波长。例如，波长转换颗粒QD可以将入射光的颜色转换为另一颜色。
例如，当发光元件LD发射蓝光时，波长转换颗粒QD可以将由发光元件LD发射的蓝光转换为不同颜色的光，并且发射所述不同颜色的光。例如，波长转换颗粒QD可以将从发光元件LD提供的蓝光转换为红光或绿光，并且发射红光或绿光。
波长转换颗粒QD的示例可以包括量子点、量子棒和荧光体等。量子点可以是当电子从导带跃迁到价带时发射具有特定波长的光的颗粒材料。在下文中，波长转换颗粒QD被描述为量子点，但是本公开不限于此。
量子点可以是半导体纳米晶体材料。量子点可以根据其组分和尺寸而具有特定的带隙，并且可以吸收入射光，然后发射具有独特波长的光。量子点的半导体纳米晶体的示例可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或其组合。
例如，IV族纳米晶体的示例可以包括硅(Si)、锗(Ge)或者诸如碳化硅(SiC)或硅锗(SiGe)的二元化合物等，但是本公开不限于此。
此外，II-VI族化合物纳米晶体的示例可以包括二元化合物(诸如CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、MgSe、MgS及其混合物)、三元化合物(诸如CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、MgZnSe、MgZnS及其混合物)或四元化合物(诸如HgZnTeS、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTe及其混合物)，但是本公开不限于此。
此外，III-V族化合物纳米晶体的示例可以包括二元化合物(诸如GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb及其混合物)、三元化合物(诸如GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InGaP、InNP、InNAs、InNSb、InPAs、InPSb及其混合物)或四元化合物(诸如GaAlNP、GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSb及其混合物)，但是本公开不限于此。
IV-VI化合物族纳米晶体的示例可以包括二元化合物(诸如SnS、SnSe、SnTe、PbS、PbSe、PbTe及其混合物)、三元化合物(诸如SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTe及其混合物)或四元化合物(诸如SnPbSSe、SnPbSeTe、SnPbSTe及其混合物)，但是本公开不限于此。
量子点的形状是本领域中通常使用的形状，并且没有特别限制。然而，例如，量子点可以是球形、金字塔形、多臂或立方体纳米颗粒、纳米管、纳米线、纳米纤维或者纳米板状颗粒等。上述二元化合物、三元化合物或四元化合物可以以均匀的浓度以颗粒存在或者可以通过被分成其中浓度分布部分地不同的状态以相同的颗粒存在。
量子点可以具有包括包括上述纳米晶体的核和围绕核的壳的核-壳结构。核和壳之间的界面可以具有浓度梯度，其中，存在于壳中的元素的浓度朝向中心减小。量子点的壳可以用作用于通过防止(或者基本防止)核的化学改性来保持半导体性质的保护层和/或用于赋予量子点电泳性质的荷电层(charging layer)。壳可以是单层或者可以包括多个层。量子点的壳的示例可以包括金属或非金属的氧化物、半导体化合物或其组合。
例如，金属或非金属的氧化物的示例可以包括二元化合物(诸如SiO2、Al2O3、TiO2、ZnO、MnO、Mn2O3、Mn3O4、CuO、FeO、Fe2O3、Fe3O4、CoO、Co3O4和NiO)或三元化合物(诸如MgAl2O4、CoFe2O4、NiFe2O和CoMn2O4)，但是本公开不限于此。
此外，半导体化合物的示例可以包括CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnSeS、GaAs、GaP、GaSb、HgS、HgSe、HgTe、InAs、InP、InSb、AlAs、AlP以及AlSb等，但是本公开不限于此。
由上述量子点发射的光的发光波长光谱的半高全宽(full width at halfmaximum，FWHM)可以为约45nm或更小，从而改善由显示装置100显示的颜色的颜色纯度和颜色再现性。此外，无论入射光的入射方向如何，由量子点发射的光都可以朝向各个方向发射。因此，可以改善显示装置100的侧面可视性。
散射颗粒SCT可以具有与波长转换层WCL的折射率不同的折射率，并且可以与波长转换层WCL形成光学界面。散射颗粒SCT没有特别限制，只要散射颗粒SCT包括(或者是)能够散射至少一些入射光的材料即可。例如，散射颗粒SCT可以是包括诸如氧化钛(TiO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)或二氧化硅的材料(或者由诸如氧化钛(TiO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)或二氧化硅的材料形成)的颗粒。
无论入射光的入射方向如何，散射颗粒SCT都可以使光在随机方向上散射，且基本不转换穿过波长转换层WCL的光的波长。因此，可以改善显示装置100的侧面可视性。
第一覆盖层CPL1可以设置在波长转换层WCL上。第一覆盖层CPL1可以是包括无机材料(或者由无机材料形成)的无机绝缘层。第一覆盖层CPL1可以完全覆盖波长转换层WCL并且用作防止(或者基本防止)氧和/或湿气从外部渗透到波长转换层WCL中的封装层。因此，波长转换层WCL可以被第三绝缘层INS3和第一覆盖层CPL1封装。
滤色器层CFL可以设置在第一覆盖层CPL1上。滤色器层CFL可以是吸收型滤色器，所述吸收型滤色器被构造为选择性地透射具有特定颜色的光同时吸收具有另一颜色的光以阻挡行进(例如，阻挡发射)。
第二覆盖层CPL2可以设置在滤色器层CFL上。第二覆盖层CPL2可以是包括无机材料(或者由无机材料形成)的无机绝缘层。第二覆盖层CPL2可以完全覆盖滤色器层CFL并且用作防止(或者基本防止)氧和/或湿气从外部渗透到滤色器层CFL中的封装层。因此，滤色器层CFL可以被第一覆盖层CPL1和第二覆盖层CPL2封装。
在一些实施例中，可以省略滤色器层CFL和第二覆盖层CPL2。
保护层PSL可以设置在显示元件层DPL上。保护层PSL可以是包括无机材料(或者由无机材料形成)的无机绝缘层。保护层PSL可以完全覆盖显示元件层DPL和像素电路层PCL(见例如图3A)，以防止(或者基本防止)显示元件层DPL和像素电路层PCL因外部异物等而损坏。保护层PSL还可以覆盖基底SUB的其上未设置像素PXL的上表面SUBa，否则基底SUB的上表面SUBa暴露于外部。
显示元件层DPL还可以包括被设置为围绕像素PXL(例如，围绕像素PXL或者绕着像素PXL的周边延伸)的分隔壁(未示出)。分隔壁可以是限定像素PXL的发光区域的像素限定膜。分隔壁可以包括光阻挡材料和/或反射材料，以防止(或者基本防止)发生其中在相邻的像素PXL之间泄漏光的光泄漏缺陷。
此外，在使发光元件LD对准的工艺期间，分隔壁可以防止(或者基本防止)包括发光元件LD的溶液泄漏到相邻的像素PXL中。此外，在形成波长转换层WCL的工艺期间，分隔壁可以防止(或者基本防止)包括波长转换颗粒QD的溶液泄漏到相邻的像素PXL中。根据显示装置100的工艺条件，可以省略分隔壁。
图8是示出示出了像素电路层与驱动器如何彼此电连接的实施例的剖视图。图9是示出示出了像素电路层和驱动器如何彼此电连接的另一实施例的剖视图。图8和图9的剖视图可以是对应于图6的线VII-VII’的剖视图，但是不限于此。
此外，为了便于描述，图8和图9的剖视图一起示出了第一粘合构件和第二粘合构件、第一连接膜和第二连接膜以及驱动器，但是示出这些构造是为了清楚地描述连接关系，并且所述构造的设置位置可以不同。
像素电路层PCL可以包括构成像素PXL的驱动电路DC的多个电路元件。图8和图9示出了其中像素电路层PCL包括晶体管T的结构。具体地，图8和图9示出了图4A至图4C中所示的像素电路层PCL的第一晶体管M1的结构作为示例。然而，像素电路层PCL不限于此，并且如图4A至图4C以及图5中描述的其它电路元件可以进一步包括在这里。
包括在像素电路层PCL中的晶体管可以具有基本相同或相似的剖面结构。此外，每个晶体管的结构不限于图8和图9中所例示的结构。
参照图3A、图8和图9，像素电路层PCL可以包括多个层。例如，像素电路层PCL可以包括缓冲层BFL、栅极绝缘层GIL和层间绝缘层ILD，它们顺序地堆叠在基底SUB的上表面SUBa上。上述层可以是包括有机绝缘材料或无机绝缘材料的绝缘层。
缓冲层BFL可以防止(或者基本防止)杂质扩散到每个电路元件中。缓冲层BFL可以被设置为单层，但也可以被设置为多个膜(例如，设置为两个或更多个层)。当缓冲层BFL被设置为多个膜时，每层可以由相同的材料或不同的材料形成。根据基底SUB的材料和工艺条件等，可以省略缓冲层BFL。
晶体管T、扫描线电极SLE、数据线电极DLE和中间电极MDE可以设置在基底SUB上。晶体管T可以包括体电极层BML、半导体层SCL、栅电极GE、第一晶体管电极TE1和第二晶体管电极TE2。
体电极层BML可以形成在基底SUB与缓冲层BFL之间。体电极层BML可以包括金属材料，并且可以通过第一晶体管电极TE1电连接到半导体层SCL的至少一部分，这将在后面描述。
半导体层SCL可以设置在缓冲层BFL与栅极绝缘层GIL之间。半导体层SCL可以包括接触第一晶体管电极TE1的第一区域、接触第二晶体管电极TE2的第二区域以及定位在第一区域与第二区域之间的沟道区域。第一区域和第二区域中的一者可以是源极区域，而另一者可以是漏极区域。半导体层SCL的至少一部分可以与体电极层BML叠置。例如，半导体层SCL的沟道区域的至少一部分可以与体电极层BML叠置。
半导体层SCL可以是包括多晶硅、非晶硅或氧化物半导体等(或者由多晶硅、非晶硅或氧化物半导体等形成)的半导体图案。此外，半导体层SCL的沟道区域可以是本征半导体(例如，其中未掺杂有杂质的半导体图案)，半导体层SCL的第一区域和第二区域中的每者可以是其中掺杂有杂质的半导体图案。
栅电极GE可以设置在栅极绝缘层GIL与层间绝缘层ILD之间，并且可以与半导体层SCL的至少一部分叠置。栅电极GE可以通过栅极绝缘层GIL与半导体层SCL绝缘。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体层SCL。例如，第一晶体管电极TE1可以通过穿过层间绝缘层ILD的第一接触开口(例如，第一接触孔)CNT1接触半导体层SCL的第一区域，第二晶体管电极TE2可以通过穿过层间绝缘层ILD的第二接触开口(例如，第二接触孔)CNT2接触半导体层SCL的第二区域。根据实施例，第一晶体管电极TE1也可以通过穿过层间绝缘层ILD和缓冲层BFL的第三接触开口(例如，第三接触孔)CNT3接触体电极层BML。
第一晶体管电极TE1和第二晶体管电极TE2中的一者可以是源电极SE，而另一者可以是漏电极DE。例如，第一晶体管电极TE1可以是源电极SE，第二晶体管电极TE2可以是漏电极DE，但是不限于此。
第一电路覆盖层CCPL1可以设置在第一晶体管电极TE1和第二晶体管电极TE2上。第一电路覆盖层CCPL1可以是包括无机材料(或者由无机材料形成)的无机绝缘层。第一电路覆盖层CCPL1可以保护像素电路层PCL的电路元件免受外部氧和/或湿气的影响。过孔层VIAL可以设置在第一电路覆盖层CCPL1上。
扫描线电极SLE和中间电极MDE可以设置在与栅电极GE相同的层上。例如，扫描线电极SLE和中间电极MDE可以设置在栅极绝缘层GIL与层间绝缘层ILD之间。
扫描线电极SLE可以是与显示装置100的扫描线SL(见例如图2A)连接的电极。扫描线电极SLE可以电连接到扫描驱动器SDV，这将在下面更详细地描述。扫描线电极SLE可以连接到像素电路层PCL的驱动电路DC，以将扫描信号传输到像素PXL。
数据线电极DLE可以设置在与第一晶体管电极TE1和第二晶体管电极TE2相同的层上。例如，数据线电极DLE可以设置在层间绝缘层ILD与第一电路覆盖层CCPL1之间。
数据线电极DLE可以是连接到显示装置100的数据线DL(见例如图2A)的电极。数据线电极DLE可以连接到数据驱动器DDV，这将在下面更详细地描述。数据线电极DLE可以连接到像素电路层PCL的驱动电路DC，以将数据信号传输到像素PXL。数据线电极DLE可以通过穿过层间绝缘层ILD的第四接触开口(例如，第四接触孔)CNT4接触中间电极MDE。
驱动器DV可以设置在基底SUB的下表面SUBb上。驱动器DV可以包括电连接到扫描线电极SLE的扫描驱动器SDV和电连接到数据线电极DLE的数据驱动器DDV。
设置在基底SUB的下表面SUBb上的扫描驱动器SDV和数据驱动器DDV可以通过连接部CNE连接到像素电路层PCL。例如，扫描驱动器SDV可以通过第一连接部CNE1连接到扫描线电极SLE，数据驱动器DDV可以通过第二连接部CNE2连接到数据线电极DLE。
第一连接部CNE1可以包括第一贯通电极TRE1和第一扇出电极POE1。第一贯通电极TRE1可以被设置为填充穿过基底SUB、缓冲层BFL和栅极绝缘层GIL的第一开口HL1，并且可以接触扫描线电极SLE。第一贯通电极TRE1的形状可以对应于第一开口HL1的形状。例如，第一贯通电极TRE1的形状可以包括圆柱形形状或截锥形形状。当第一贯通电极TRE1具有截锥形形状时，第一贯通电极TRE1可以在基底SUB的下表面SUBb处具有比在基底SUB的上表面SUBa处大的面积，但是不限于此。
第一扇出电极POE1可以设置在基底SUB的下表面SUBb上。
第一贯通电极TRE1和第一扇出电极POE1可以包括彼此相同的材料，并且可以一体地形成，但是不限于此。例如，第一贯通电极TRE1和第一扇出电极POE1可以包括诸如Al、Mg、Ag、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金的金属。
第二连接部CNE2可以包括第二贯通电极TRE2和第二扇出电极POE2。第二贯通电极TRE2可以被设置为填充穿过基底SUB、缓冲层BFL和栅极绝缘层GIL的第二开口HL2，并且可以接触中间电极MDE。
第二贯通电极TRE2的形状可以对应于第二开口HL2的形状。例如，第二贯通电极TRE2的形状可以包括圆柱形形状或截锥形形状。当第二贯通电极TRE2具有截锥形形状时，第二贯通电极TRE2可以在基底SUB的下表面SUBb处具有比在基底SUB的上表面SUBa处大的面积，但是不限于此。此外，第二贯通电极TRE2可以具有与第一贯通电极TRE1基本相同的形状，但是不限于此。
第二扇出电极POE2可以设置在基底SUB的下表面SUBb上。
第二贯通电极TRE2和第二扇出电极POE2可以包括彼此相同的材料，并且可以一体地形成，但是不限于此。例如，第二贯通电极TRE2和第二扇出电极POE2包括诸如Al、Mg、Ag、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金的金属。
如上所述，数据线电极DLE可以通过第四接触开口CNT4连接到中间电极MDE，并且数据线电极DLE可以通过中间电极MDE连接到第二连接部CNE2。
第一开口HL1的第一深度D1可以与第二开口HL2的第二深度D2基本相同。尽管第二开口HL2不穿过层间绝缘层ILD，但是第二连接部CNE2可以通过中间电极MDE连接到数据线电极DLE。
覆盖第一连接部CNE1和第二连接部CNE2的第二电路覆盖层CCPL2可以设置在基底SUB的下表面SUBb上。第二电路覆盖层CCPL2可以覆盖第一连接部CNE1和第二连接部CNE2，并且可以包括暴露第一连接部CNE1的一部分的第一垫(pad，又被称为“焊盘”)开口POP1以及暴露第二连接部CNE2的一部分的第二垫开口POP2。
第一粘合构件ACF1可以设置在第一垫开口POP1中，第二粘合构件ACF2可以设置在第二垫开口POP2中。第一粘合构件ACF1和第二粘合构件ACF2可以被构造为各向异性导电膜，但是不限于此。
第一粘合构件ACF1的上表面可以通过第一垫开口POP1接触第一连接部CNE1。第一连接膜COF1可以附接到第一粘合构件ACF1的下表面。第一连接膜COF1可以通过第一粘合构件ACF1电连接到第一连接部CNE1。
扫描驱动器SDV可以附接到第一连接膜COF1。扫描驱动器SDV可以生成扫描信号，并且生成的扫描信号可以通过第一连接部CNE1被提供到扫描线电极SLE。
第二粘合构件ACF2的上表面可以通过第二垫开口POP2接触第二连接部CNE2。第二连接膜COF2可以附接到第二粘合构件ACF2的下表面。第二连接膜COF2可以通过第二粘合构件ACF2电连接到第二连接部CNE2。
数据驱动器DDV可以附接到第二连接膜COF2。数据驱动器DDV可以生成数据信号，并且生成的数据信号可以通过第二连接部CNE2被提供到数据线电极DLE。
因此，像素电路层PCL可以通过穿过基底SUB的第一连接部CNE1从扫描驱动器SDV接收扫描信号，并且可以通过穿过基底SUB的第二连接部CNE2从数据驱动器DDV接收数据信号。像素电路层PCL可以生成与提供的扫描信号和数据信号对应的驱动信号(例如，驱动电流)，并且将驱动信号(例如，驱动电流)提供到显示元件层DPL。
在另一实施例中，如图9中所示，像素PXLa的像素电路层PCL可以不包括中间电极MDE。在该实施例中，第二开口(例如，第二孔)HL2a可以通过穿过基底SUB、缓冲层BFL和层间绝缘层ILD而形成为具有第二深度D2a，并且第二连接部CNE2a的第二贯通电极TRE2a可以填充第二开口HL2a以直接接触数据线电极DLE。
如上所述，当驱动器DV设置在基底SUB的下表面SUBb上时，用于将驱动器DV连接(或者设置)到基底SUB的上表面SUBa的非显示区域NDA可以是非必要的。因此，可以减小非显示区域NDA，并且可以扩大显示装置100的显示区域DA。
因为根据本实施例的显示装置100的显示元件层DPL包括无机材料(或者由无机材料形成)并且包括具有抗氧和/或湿气的强特性的发光元件LD，所以即使穿过基底SUB的开口HL形成在基底SUB的显示区域DA中，显示装置100的可靠性也可以基本不受影响。与本公开不同，当显示装置100的显示元件层DPL包括有机发光二极管时，氧和/或湿气会渗透，并且显示装置100的可靠性会由于例如因在显示区域DA中穿过基底SUB的开口HL而对显示元件层DPL造成的损坏而受到负面影响。
此外，因为根据本公开的显示装置100包括具有抗氧和/或湿气的强特性的发光元件LD，所以可以省略设置在基底SUB的边缘上的单独的封装基底和密封构件。例如，在根据本公开的显示装置100中，因为可以省略单独的封装基底和密封构件，所以可以减小或者最小化非显示区域NDA，并且可以进一步扩大显示装置100的显示区域DA。
如上所述，当形成穿过基底SUB的开口HL并且形成填充开口HL的连接部CNE时，扫描驱动器SDV和数据驱动器DDV可以设置在基底SUB的下表面SUBb上。因此，可以减小用于设置扫描驱动器SDV和数据驱动器DDV的非显示区域NDA，并且可以确保广阔的显示区域DA。
此外，当中间电极MDE形成在与扫描线电极SLE相同的层上时，因为第一开口HL1的第一深度D1和第二开口HL2的第二深度D2彼此相同(或者基本相同)，所以可以容易地形成连接部CNE。例如，通过防止或者大幅度减少第一连接部CNE1与扫描线电极SLE之间以及第二连接部CNE2与中间电极MDE之间的接触缺陷等，可以改善显示装置100的可靠性。
图10至图13是示出根据实施例的制造显示装置的方法的剖视图。例如，图10至图13是主要示出制造显示装置的像素电路层的方法的剖视图。图10至图13是顺序地示出制造图8中所示的像素电路层的方法的剖视图。
首先，参照图2A至图3B、图7、图8和图10，可以在基底SUB的上表面SUBa上形成像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括晶体管T、扫描线电极SLE、数据线电极DLE和中间电极MDE。如上所述，数据线电极DLE可以设置在与扫描线电极SLE的层不同的层上。数据线电极DLE可以通过接触开口(例如，第四接触开口CNT4)连接到设置在与扫描线电极SLE相同的层上的中间电极MDE。
可以在像素电路层PCL上设置显示元件层DPL。在该实施例中，可以在过孔层VIAL上设置显示元件层DPL，过孔层VIAL设置在像素电路层PCL上。然而，如图3B中所示，当显示元件层DPL和像素电路层PCL在第三方向DR3上不叠置时，显示元件层DPL可以形成在基底SUB的上表面SUBa上。在本实施例中，可以通过相同的工艺形成显示元件层DPL的至少一个结构和像素电路层PCL的至少一个结构。
如参照图7描述的，显示元件层DPL可以包括设置在同一层上且彼此间隔开的第一电极RFE1和第二电极RFE2。此外，显示元件层DPL可以包括设置在第一电极RFE1与第二电极RFE2之间的发光元件LD。此外，在设置发光元件LD之后，可以在发光元件LD上进一步设置波长转换层WCL和滤色器层CFL。波长转换层WCL可以包括波长转换颗粒QD，以转换从发光元件LD发射的光的波长(或颜色)。波长转换层WCL还可以包括散射颗粒SCT，以改善显示装置100的侧面可视性。
此外，显示元件层DPL的构造和结构与上面参照图7描述的构造和结构基本相同，因此，可以省略重复的描述。
接下来，参照图2A至图3B、图8和图11，可以形成穿过基底SUB并且暴露像素电路层PCL的至少一部分的开口HL。
为了在基底SUB中形成开口HL，可以将基底SUB上下颠倒。因此，设置在基底SUB的上表面SUBa上的像素电路层PCL和显示元件层DPL也可以一起上下颠倒。可以在显示元件层DPL和/或像素电路层PCL上进一步附接用于保护显示元件层DPL和/或像素电路层PCL的保护膜。
例如，可以通过激光L(例如，激光蚀刻工艺)在倒置的基底SUB的下表面SUBb上形成开口HL。作为另一示例，可以通过冲压工艺或蚀刻工艺等形成开口HL。
如图2B中所示，其中形成有开口HL的区域可以在显示装置100的显示区域DA内部。
开口HL可以包括第一开口HL1和第二开口HL2。第一开口HL1可以穿过基底SUB、缓冲层BFL和栅极绝缘层GIL，以暴露扫描线电极SLE的至少一部分。第二开口HL2可以穿过基底SUB、缓冲层BFL和栅极绝缘层GIL，以暴露中间电极MDE的至少一部分。根据实施例，当像素电路层PCL不包括中间电极MDE时，第二开口HL2也可以穿过层间绝缘层ILD以暴露数据线电极DLE的至少一部分(见例如图9)。
接下来，参照图2A至图3B、图8和图12，可以在基底SUB的下表面SUBb上形成填充开口HL并且接触暴露的像素电路层PCL的至少一部分的连接部CNE。
连接部CNE可以包括第一连接部CNE1和第二连接部CNE2。第一连接部CNE1可以包括填充第一开口HL1的第一贯通电极TRE1和形成在基底SUB的下表面SUBb上的第一扇出电极POE1。第一贯通电极TRE1可以接触扫描线电极SLE。
第二连接部CNE2可以包括填充第二开口HL2的第二贯通电极TRE2和形成在基底SUB的下表面SUBb上的第二扇出电极POE2。第二贯通电极TRE2可以接触中间电极MDE，并且可以通过中间电极MDE电连接到数据线电极DLE。
如图2B中所示，形成在基底SUB的下表面SUBb上的第一连接部CNE1(例如，第一扇出电极POE1)和第二连接部CNE2(例如，第二扇出电极POE2)可以由导电线形成，并且可以形成为分别朝向扫描驱动器SDV和数据驱动器DDV集中。例如，连接到扫描线电极SLE的多个第一连接部CNE1(例如，第一扇出电极POE1)可以形成为朝向对应的扫描驱动器SDV集中，连接到数据线电极DLE的多个第二连接部CNE2(例如，第二扇出电极POE2)可以形成为朝向对应的数据驱动器DDV集中。
接下来，参照图2A至图3B、图8和图13，可以在基底SUB的下表面SUBb上形成第二电路覆盖层CCPL2并且可以在第二电路覆盖层CCPL2中形成垫开口(例如，第一垫开口POP1和第二垫开口POP2)，以暴露连接部CNE的至少一部分。
第二电路覆盖层CCPL2可以形成为沿着基底SUB的下表面SUBb以及设置在基底SUB的下表面SUBb上的第一连接部CNE1和第二连接部CNE2的表面具有基本均匀的厚度。
第二电路覆盖层CCPL2可以包括第一垫开口POP1和第二垫开口POP2。第一垫开口POP1可以将第一连接部CNE1的至少一部分暴露于外部，第二垫开口POP2可以将第二连接部CNE2的至少一部分暴露于外部。
在实施例中，在基底SUB的整个下表面SUBb、第一连接部CNE1和第二连接部CNE2上形成无机绝缘膜(例如，第二电路覆盖层CCPL2)之后，可以通过单独的蚀刻工艺形成第一垫开口POP1和第二垫开口POP2，但是不限于此。
在形成第一垫开口POP1和第二垫开口POP2之后，如图8中所示，可以形成第一粘合构件ACF1和第二粘合构件ACF2。第一连接膜COF1和扫描驱动器SDV可以电连接到第一粘合构件ACF1，第二连接膜COF2和数据驱动器DDV可以电连接到第二粘合构件ACF2。
如上所述，通过形成穿过基底SUB的开口HL并且形成填充开口HL的连接部CNE，可以在基底SUB的下表面SUBb上设置扫描驱动器SDV和数据驱动器DDV。因此，可以减小用于设置扫描驱动器SDV和数据驱动器DDV的非显示区域NDA，并且可以确保广阔的显示区域DA。
此外，当中间电极MDE形成在与扫描线电极SLE相同的层上时，第一开口HL1的第一深度D1和第二开口HL2的第二深度D2可以彼此相同(或者基本相同)，并且可以容易地形成连接部CNE。例如，通过防止(或者基本防止)第一连接部CNE1与扫描线电极SLE之间以及第二连接部CNE2与中间电极MDE之间的接触缺陷等，可以改善显示装置100的可靠性。
图14是示出根据实施例的拼接显示装置的平面图，图15是沿着图14的线XV-XV’截取的剖视图，图16是示出图14的Q2区域的示例的平面图。
参照图14至图16，拼接显示装置1000可以包括多个显示面板100(例如，101、102、103和104)。每个显示面板100可以被构造为与上面参照图2A至图9描述的显示装置100对应。相同或相似的附图标记用于重复的组件，并且可以省略其详细描述。
可以通过连接两个或更多个显示面板100形成拼接显示装置1000。在图14中，4个显示面板100以2×2阵列连接，但是包括在拼接显示装置1000中的显示面板100的布置及数量不限于此。
在本公开的实施例中，包括在拼接显示装置1000中的显示面板100可以彼此紧密接触并且安装在支架中，或者可以通过单独的结合组件连接。
为了防止由于碰撞而造成的损坏，可以在各个显示面板100之间设置缓冲器，但是不限于此。例如，可以在各个显示面板100之间设置透明胶带或透明树脂，以连接显示面板100。
通过插置这样的结合组件和/或缓冲器，在显示面板100之间可以存在至少一些距离WD。当最外侧的像素PXL之间的距离WS比相邻的显示面板100之间的距离WD大参考距离或更多时，可能在视觉上识别出显示面板100之间的边界，因此会发生可视性缺陷。
各个显示面板100可以独立地输出不同的图像。然而，各个显示面板100可以彼此共享一个图像，将所述一个图像划分为多个图像，并且输出所述多个图像。
在本实施例中，拼接显示装置1000可以包括第一显示面板101、第二显示面板102、第三显示面板103和第四显示面板104。拼接显示装置1000可以包括设置在每个显示面板100中的多个像素PXL。
例如，第一显示面板101可以包括设置在基底SUB的显示区域DA中的多个像素PX1。第二显示面板102可以包括设置在基底SUB的显示区域DA中的多个像素PX2。第三显示面板103可以包括设置在基底SUB的显示区域DA中的多个像素PX3。第四显示面板104可以包括设置在基底SUB的显示区域DA中的多个像素PX4。
另一保护层PSL可以设置在每个显示面板100上，以覆盖基底SUB和设置在基底SUB上的多个像素PXL(例如，PX1、PX2、PX3和PX4)。
每个显示面板100可以包括设置在基底SUB下方的驱动器DV。驱动器DV可以附接到连接膜COF，以与连接膜COF电连接。附接有驱动器DV的连接膜COF可以通过穿过基底SUB的连接部CNE连接到像素PXL。例如，设置在第一显示面板101的基底SUB下方的驱动器DV可以通过(多个)连接膜COF和连接部CNE连接到像素PXL。
因为驱动器DV设置在基底SUB下方，所以可以减小每个显示面板100的非显示区域NDA。例如，当驱动器DV设置在基底SUB的上表面SUBa上时，可能需要用于设置驱动器DV的单独区域。其中设置有驱动器DV的区域可以是其中可以不设置像素PXL的非显示区域NDA。
例如，定位在不同的显示面板100的最外部分处的像素PXL之间的距离WS可以等于或者小于一个显示面板100的像素PXL之间的距离WP。例如，设置在第一显示面板101的最外部分中的像素PXL与设置在第二显示面板102的最外部分中的像素PX2之间的距离WS可以等于或者小于第二显示面板102的像素PX2之间的距离WP。
在另一示例中，如图16中所示，拼接显示装置1000’的像素PXL之间的所有间隙可以相同。
例如，第一显示面板101的像素PX1可以设置为沿着第一方向DR1和第二方向DR2彼此间隔开第一距离Wa。来自第一显示面板101的像素PX1之中的最外侧的像素PX1和来自第二显示面板102的像素PX2之中的在第一方向DR1上与第一显示面板101相邻的最外侧的像素PX2(即，来自第一显示面板101的像素PX1之中的最外侧的像素PX1和来自第二显示面板102的像素PX2之中的在第一方向DR1上与所述最外侧的像素PX1相邻的最外侧的像素PX2)可以设置为沿着第一方向DR1以第一距离Wa间隔开。此外，来自第一显示面板101的像素PX1之中的最外侧的像素PX1和来自第三显示面板103的像素PX3之中的在第二方向DR2上与第一显示面板101相邻的最外侧的像素PX3可以设置为沿着第二方向DR2以第一距离Wa间隔开。第一距离Wa可以是与上面参照图15描述的不同的显示面板的相邻像素PXL之间的距离WS相同的距离，但是不限于此。
如在上述实施例中，当驱动器DV设置在基底SUB下方时，可以减小显示面板100的非显示区域NDA，并且可以减小各个显示面板100之间的距离WD。因此，拼接显示装置1000的显示面板100可以不被用户识别为分离的屏幕，而是可以被识别为单个屏幕。
图17是示出图14的Q2区域的另一示例的平面图，图18是示出图17的Q3区域的平面图，图19是示出图17的Q4区域的平面图。
参照图17至图19，拼接显示装置1000”的所有像素PXL”(例如，PX1、PX2、PX3和PX4)可以设置为在第一方向DR1和第二方向DR2上以相同的距离间隔开。例如，拼接显示装置1000”的所有像素PXL”可以以第二距离Wb设置。
例如，第一显示面板101的像素PX1之中的最外侧的像素PX1和第二显示面板102的像素PX2之中的与第一显示面板101相邻的最外侧的像素PX2可以以第二距离Wb间隔开，并且第一显示面板101的像素PX1之中的最外侧的像素PX1和第三显示面板103的像素PX3之中的与第一显示面板101相邻的最外侧的像素PX3可以以第二距离Wb间隔开。然而，每个像素PXL”在第一方向DR1和第二方向DR2上的宽度可以彼此不同。
例如，第一显示面板101的像素PX1可以包括第1a像素PX1a、第1b像素PX1b、第1c像素PX1c和第1d像素PX1d。
第1a像素PX1a可以具有在第一方向DR1上的第一宽度W1和在第二方向DR2上的第三宽度W3。第1b像素PX1b可以具有在第一方向DR1上的第二宽度W2，第二宽度W2比第一宽度W1和第三宽度W3小。第1c像素PX1c可以具有在第一方向DR1上的第一宽度W1和在第二方向DR2上的第四宽度W4，第四宽度W4比第三宽度W3小。第1d像素PX1d可以具有在第一方向DR1上的第二宽度W2和在第二方向DR2上的第四宽度W4。例如，第1d像素PX1d的在第一方向DR1和第二方向DR2上的宽度可以比第1a像素PX1a的在第一方向DR1和第二方向DR2上的宽度小。
例如，如图18中所示，第1c像素PX1c可以具有在第一方向DR1上的第一宽度W1，第1d像素PX1d可以具有在第一方向DR1上的第二宽度W2。包括在第1d像素PX1d中的发光元件LD的数量可以比包括在第1c像素PX1c中的发光元件LD的数量少，使得第1d像素PX1d具有的宽度(即，第二宽度W2)比第1c像素PX1c具有的宽度(即，第一宽度W1)小。
例如，第1c像素PX1c可以包括设置在第二电极RFE2的两侧上的第一电极RFE1，并且可以包括在第二电极RFE2与第一电极RFE1之间对准的两列发光元件LD。另一方面，第1d像素PX1d仅包括一个第一电极RFE1和一个第二电极RFE2，并且可以包括在第一电极RFE1与第二电极RFE2之间对准的一列发光元件LD。
在图18中，作为示例描述了其中第1c像素PX1c包括两列发光元件LD并且第1d像素PX1d包括一列发光元件LD的结构，但是包括在第1c像素PX1c和第1d像素PX1d中的发光元件LD的列数可以更大。然而，即使在这些其它实施例中，包括在第1c像素PX1c中的发光元件LD的列数也可以更大。
此外，如图19中所示，第1b像素PX1b可以具有在第二方向DR2上的第三宽度W3，并且第1d像素PX1d可以具有在第二方向DR2上的第四宽度W4。图19示出了第1b像素PX1b和第1d像素PX1d在第一方向DR1上具有相同的宽度(即，第二宽度W2)。包括在第1d像素PX1d中的电极在第二方向DR2上的长度可以比第1b像素PX1b中的电极在第二方向DR2上的长度小，使得在第二方向DR2上第1d像素PX1d具有的宽度(即，第四宽度W4)比第1b像素PX1b具有的宽度(即，第三宽度W3)小。
例如，包括在第1d像素PX1d中的第一电极RFE1d的长度和第二电极RFE2d的长度可以比包括在第1b像素PX1b中的第一电极RFE1b的长度和第二电极RFE2b的长度小。
例如，其中设置有第1d像素PX1d的发光元件LD的区域可以在第二方向DR2上比其中设置有第1b像素PX1b的发光元件LD的区域少(或者小)。
如上所述，当来自第一显示面板101的像素PX1之中的设置在最外部分中的第1d像素PX1d在第一方向DR1和第二方向DR2上的宽度比来自第一显示面板101的像素PX1之中的第1a像素PX1a在第一方向DR1和第二方向DR2上的宽度小时，可以增大像素PX1的设置密度(例如，布置密度)。例如，因为可以在使像素PXL”之间的距离保持相同的同时增大像素PXL”的设置密度，所以可以改善拼接显示装置1000”的显示质量。
因为设置在显示面板100的最外部分中的像素PXL”形成为在第一方向DR1和/或第二方向DR2上具有的宽度比未设置在最外部分中的像素PXL”的对应宽度小，所以当驱动拼接显示装置1000”时，对应的像素PXL”可能被用户识别为较暗。因此，在本实施例中，可以补偿设置在最外部分中的像素PXL”，以增大显示亮度。例如，可以调整不同区域中的像素PXL”以发射具有相同(或基本相同)亮度的光，并且不同区域中的像素PXL”可以被用户识别为具有相同的亮度。
尽管已经参照附图描述了本公开的实施例，但是本公开所属领域的技术人员将理解的是，在不改变本公开的技术精神的情况下，这些实施例可以以其它合适的形式实现。因此，应理解的是，上述实施例是说明性的，而不是在所有方面是限制性的。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，具有被构造为显示图像的显示区域；
像素，在所述显示区域中在所述基底的第一表面上，所述像素包括显示元件层和像素电路层；
第一驱动器，在所述显示区域中在所述基底的第二表面上，所述基底的所述第二表面与所述基底的所述第一表面相对；以及
第一连接部，在所述显示区域中在所述基底的所述第一表面与所述第二表面之间穿过所述基底，以将所述像素电路层的第一信号线与所述第一驱动器彼此电连接，
其中，所述显示元件层包括：第一电极和第二电极，在同一层上，并且彼此间隔开；以及发光元件，在所述第一电极与所述第二电极之间。
2.根据权利要求1所述的显示装置，所述显示装置还包括：
第二驱动器，在所述显示区域中在所述基底的所述第二表面上；以及
第二连接部，在所述基底的所述第一表面与所述第二表面之间穿过所述基底，以将所述像素电路层的第二信号线与所述第二驱动器彼此电连接，
其中，所述第一驱动器被构造为将扫描信号供应到所述第一信号线，并且
其中，所述第二驱动器被构造为将数据信号供应到所述第二信号线。
3.根据权利要求2所述的显示装置，其中，所述像素电路层还包括电连接到所述发光元件的晶体管，
其中，所述晶体管包括：半导体层，在所述基底的所述第一表面上；栅电极，在所述半导体层上；以及第一晶体管电极和第二晶体管电极，在所述栅电极上，并且连接到所述半导体层，并且
其中，所述第一信号线与所述栅电极在同一层上。
4.根据权利要求3所述的显示装置，其中，所述第二信号线与所述第一晶体管电极和所述第二晶体管电极中的至少一者在同一层上。
5.根据权利要求4所述的显示装置，其中，所述像素电路层还包括接触所述第二信号线和所述第二连接部的中间电极，并且
其中，所述中间电极与所述第一信号线在同一层上。
6.根据权利要求2所述的显示装置，所述显示装置还包括：覆盖层，在所述基底的所述第二表面上，并且覆盖所述第一连接部和所述第二连接部，
其中，所述第一连接部包括穿过所述基底的第一贯通电极和在所述基底的所述第二表面上的第一扇出电极，
其中，所述第二连接部包括穿过所述基底的第二贯通电极和在所述基底的所述第二表面上的第二扇出电极，并且
其中，所述覆盖层具有暴露所述第一扇出电极的一部分的第一垫开口和暴露所述第二扇出电极的一部分的第二垫开口。
7.根据权利要求6所述的显示装置，所述显示装置还包括：
第一连接膜，通过所述第一垫开口电连接到所述第一扇出电极；以及
第二连接膜，通过所述第二垫开口电连接到所述第二扇出电极，
其中，所述第一驱动器在所述第一连接膜上，并且
其中，所述第二驱动器在所述第二连接膜上。
8.根据权利要求1所述的显示装置，其中，所述显示元件层包括：绝缘层，在所述第一电极和所述第二电极上；第三电极，接触所述第一电极和所述发光元件的第一端部；以及第四电极，接触所述第二电极和所述发光元件的第二端部，
其中，所述绝缘层具有暴露所述第一电极的至少一部分的第一开口和暴露所述第二电极的至少一部分的第二开口，
其中，所述第三电极通过所述第一开口接触所述第一电极，并且
其中，所述第四电极通过所述第二开口接触所述第二电极。
9.根据权利要求1所述的显示装置，其中，所述显示元件层包括：波长转换层，在所述发光元件上；以及滤色器层，在所述波长转换层上，并且
其中，所述波长转换层包括波长转换颗粒和散射颗粒。
10.根据权利要求1所述的显示装置，其中，所述发光元件包括无机材料，并且
其中，所述像素包括多个所述发光元件。
11.一种制造显示装置的方法，所述方法包括：
在基底的第一表面上形成显示元件层和像素电路层；
形成从所述基底的与所述第一表面相对的第二表面穿过所述基底到所述第一表面的开口，以暴露所述像素电路层的至少一部分；
从所述基底的所述第二表面填充所述开口，并且形成接触所述像素电路层的暴露部分的连接部；以及
在所述基底的所述第二表面上形成具有暴露所述连接部的一部分的垫开口的覆盖层，
其中，所述开口形成在所述基底的显示图像的显示区域中。
12.根据权利要求11所述的方法，所述方法还包括：设置通过所述垫开口电连接到所述连接部的连接膜和驱动器。
13.根据权利要求11所述的方法，其中，形成所述显示元件层的步骤包括：
在同一层上形成彼此间隔开的第一电极和第二电极；以及
在所述第一电极与所述第二电极之间设置发光元件。
14.根据权利要求13所述的方法，其中，形成所述显示元件层的步骤还包括：在所述发光元件上形成波长转换层；以及在所述波长转换层上形成滤色器层，
其中，所述波长转换层包括波长转换颗粒和散射颗粒。
15.一种拼接显示装置，所述拼接显示装置包括：
多个显示面板，所述多个显示面板中的每个显示面板包括：基底，具有被构造为显示图像的显示区域；像素，在所述显示区域中在所述基底的第一表面上，并且包括显示元件层和像素电路层；驱动器，在所述基底的与所述第一表面相对的第二表面上，并且在所述显示区域中；以及连接部，在所述基底的所述第一表面与所述第二表面之间穿过所述基底，以将所述像素电路层的信号线与所述驱动器彼此电连接，
其中，所述显示元件层包括：第一电极和第二电极，在同一层上，并且彼此间隔开；以及多个发光元件，在所述第一电极与所述第二电极之间，并且构成所述像素。
16.根据权利要求15所述的拼接显示装置，其中，所述多个显示面板包括：第一显示面板和第二显示面板，在第一方向上彼此相邻；以及第三显示面板，在与所述第一方向交叉的第二方向上与所述第一显示面板相邻，并且
其中，在所述第一显示面板的最外部分中的与所述第二显示面板相邻的第一像素与在所述第二显示面板的最外部分中的在所述第一方向上最靠近所述第一像素的第二像素之间的距离等于或者小于所述第一显示面板中的在所述第一方向上相邻的像素之间的距离。
17.根据权利要求16所述的拼接显示装置，其中，所述第一显示面板包括在与所述第一方向相反的方向上与所述第一像素相邻的第三像素，并且
其中，所述第一像素在所述第一方向上的宽度比所述第三像素在所述第一方向上的宽度小。
18.根据权利要求17所述的拼接显示装置，其中，所述第一像素的所述发光元件以第一列数排列，并且
其中，所述第三像素的所述发光元件以第二列数排列，所述第一列数比所述第二列数少。
19.根据权利要求16所述的拼接显示装置，其中，所述第一显示面板还包括：第四像素，在所述第一显示面板的与所述第三显示面板相邻的最外部分中；以及第五像素，在与所述第二方向相反的方向上与所述第四像素相邻，并且
其中，所述第四像素在所述第二方向上的宽度比所述第五像素在所述第二方向上的宽度小。
20.根据权利要求19所述的拼接显示装置，其中，所述第四像素的所述第一电极在所述第二方向上的长度比所述第五像素的所述第一电极在所述第二方向上的长度小。
CN202110243644.3A 2020-03-05 2021-03-05 显示装置、制造其的方法及具有显示装置的拼接显示装置 Pending CN113363295A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200027841A KR20210113478A (ko) 2020-03-05 2020-03-05 표시 장치, 이의 제조 방법, 및 이를 포함하는 타일드 표시 장치
KR10-2020-0027841 2020-03-05

Publications (1)

Publication Number Publication Date
CN113363295A true CN113363295A (zh) 2021-09-07

Family

ID=77524883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110243644.3A Pending CN113363295A (zh) 2020-03-05 2021-03-05 显示装置、制造其的方法及具有显示装置的拼接显示装置

Country Status (3)

Country Link
US (1) US11903270B2 (zh)
KR (1) KR20210113478A (zh)
CN (1) CN113363295A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023178762A1 (zh) * 2022-03-25 2023-09-28 Tcl华星光电技术有限公司 拼接显示面板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210127272A (ko) 2020-04-13 2021-10-22 삼성디스플레이 주식회사 타일형 표시 장치
KR20220002798A (ko) * 2020-06-30 2022-01-07 삼성디스플레이 주식회사 표시 장치
KR20220037042A (ko) 2020-09-16 2022-03-24 삼성디스플레이 주식회사 표시 장치
CN114267776A (zh) * 2021-12-16 2022-04-01 惠州华星光电显示有限公司 一种显示面板及制作方法、移动终端

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170711B2 (en) * 2015-05-05 2019-01-01 Apple Inc. Display with vias to access driver circuitry
KR20180100013A (ko) 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102488256B1 (ko) 2017-12-27 2023-01-13 엘지디스플레이 주식회사 타일드 디스플레이
KR102013323B1 (ko) 2018-05-03 2019-08-22 주식회사 넵시스 3차원 비아를 갖는 디스플레이 장치 및 그 제조방법
KR102600928B1 (ko) 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
CN110265440A (zh) * 2019-06-06 2019-09-20 惠州市华星光电技术有限公司 显示面板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023178762A1 (zh) * 2022-03-25 2023-09-28 Tcl华星光电技术有限公司 拼接显示面板

Also Published As

Publication number Publication date
US20210280662A1 (en) 2021-09-09
US11903270B2 (en) 2024-02-13
KR20210113478A (ko) 2021-09-16

Similar Documents

Publication Publication Date Title
US11791323B2 (en) Light emitting display device and method of fabricating the same
KR102652645B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
US11769787B2 (en) Display device
US20210408108A1 (en) Pixel, display device comprising same, and manufacturing method thereof
US20230337488A1 (en) Display device
US11871598B2 (en) Display device and method of manufacturing thereof
US11818931B2 (en) Display device
US20230197909A1 (en) Display device
US11610869B2 (en) Display device and tiled display device having the same
US11302771B2 (en) Display device including pad arranged in peripheral area
US20220328737A1 (en) Display device and manufacturing method therefor
US20210351322A1 (en) Display device
KR102675589B1 (ko) 표시 장치
CN113903292A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination