CN113348551B - 一种芯片封装、终端设备及制备方法 - Google Patents

一种芯片封装、终端设备及制备方法 Download PDF

Info

Publication number
CN113348551B
CN113348551B CN201980090009.7A CN201980090009A CN113348551B CN 113348551 B CN113348551 B CN 113348551B CN 201980090009 A CN201980090009 A CN 201980090009A CN 113348551 B CN113348551 B CN 113348551B
Authority
CN
China
Prior art keywords
substrate
chip
insulating layer
metal ring
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980090009.7A
Other languages
English (en)
Other versions
CN113348551A (zh
Inventor
罗立德
郭健炜
胡骁
张弛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN113348551A publication Critical patent/CN113348551A/zh
Application granted granted Critical
Publication of CN113348551B publication Critical patent/CN113348551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种芯片封装、终端设备及制备方法，该芯片封装包括基板、芯片及第一金属环，在具体设置时，所述芯片设置在所述基板的表面、且与所述基板电连接，该第一金属环设置于所述基板朝向所述芯片的表面，且围绕所述芯片，在具体设置时，所述第一金属环可以为封闭环，所述第一金属环也可以为具有至少一个缺口的环。在上述技术方案中，通过采用第一金属环抑制基板在高温下的热变形，以减少在封装回流过程中基板的变形量，从而能够有效减小封装结构的翘曲变形，提高板级贴装良率。

Description

一种芯片封装、终端设备及制备方法
技术领域
本申请涉及半导体领域，尤其涉及一种芯片封装、终端设备及制备方法。
背景技术
随着芯片集成度不断上升，集成了更多功能需求的芯片的尺寸不断增大，使得封装基板的尺寸也随之加大。而由于芯片与封装基板、印刷电路板的热膨胀系数差别较大，这种差别在封装基板尺寸增大后一方面导致芯片封装在回流过程中存在较大的翘曲，严重影响板级贴装的良率，另一方面导致在高低温循的可靠性测试中，可能发生焊球疲劳失效现象，严重降低板级可靠性。这是目前芯片封装所面临的一个重要难题。
目前，为了减少芯片封装的翘曲的核心思路是对封装基板的结构进行改进，封装基板选择较低的热膨胀系数的材料，并且采用较厚的封装基板核心材料，但这种改进会引入其他影响，一方面较厚的封装基板核心层材料对于信号完整性有负面的影响，而另一方面较低热膨胀系数的材料会导致封装基板与印刷电路板发生更大程度的热失配，导致焊球疲劳寿命降低。
发明内容
本申请提供一种芯片封装、终端设备及制备方法，用以解决现有技术中芯片封装翘曲变形及板级可靠性低的问题。
第一方面，本申请提供了一种芯片封装，该芯片封装包括基板、芯片及第一金属环，在具体设置时，所述芯片设置在所述基板的表面、且与所述基板电连接，该第一金属环设置于所述基板朝向所述芯片的表面，且围绕所述芯片，在具体设置时，所述第一金属环可以为封闭环，所述第一金属环也可以为具有至少一个缺口的环。
在上述技术方案中，通过采用第一金属环抑制基板在高温下的热变形，以减少在封装回流过程中基板的变形量，从而能够有效减小封装结构的翘曲变形，提高板级贴装良率。
在一个具体的实施方案中，所述第一金属环可以设置成关于所述芯片的中心对称。该第一金属环包括但不局限于关于所述芯片的中心对称。
在一个具体的实施方案中，该芯片封装还包括第一绝缘层，所述第一绝缘层设置于所述基板朝向所述芯片的表面，所述芯片和所述第一金属环设置在所述第一绝缘层内。该第一绝缘层刚好覆盖芯片，且露出上表面，以便能与芯片后续操作。
在一个具体的实施方案中，该芯片封装还包括第二金属环，述第二金属环设置在所述第一绝缘层背离所述基板的表面，且围绕所述芯片，在具体设置时，所述第二金属环可以为封闭环，所述第二金属环也可以为具有至少一个缺口的环。通过设置第一绝缘层以及第二金属环能够进一步降低基板在封装过程中的热变形。
在一个具体的实施方案中，所述第二金属环可以设置成关于所述芯片的中心对称。该第二金属环包括但不局限于关于所述芯片的中心对称。
在一个具体的实施方案中，该芯片封装还包括无源器件，所述无源器件设置于所述基板朝向所述芯片的表面，且与所述芯片引脚相连，所述无源器件与所述基板电连接，所述无源器件设置在所述第一绝缘层内、且位于所述第一金属环和所述芯片之间。
在一个具体的实施方案中，所述芯片的数目为多个，所述芯片封装还包括第三金属环，所述第三金属环设置于所述基板朝向所述芯片的表面，且位于多个所述芯片中至少两个所述芯片之间。以进一步降低基板在封装过程中的热变形。
在一个具体的实施方案中，为了解决现有技术中芯片封装板级可靠性低的问题，该芯片封装还包括焊球以及第二绝缘层，所述第二绝缘层设置于所述基板背对所述芯片的表面，所述焊球设置在所述基板背对所述芯片的表面且朝向所述基板的部分设置于所述第二绝缘层中，所述第二绝缘层的高度在沿垂直于所述基板的方向小于所述焊球的高度，所述第二绝缘层的热膨胀系数大于所述基板的热膨胀系数。通过采用热膨胀系数大于基板的热膨胀系数的第二绝缘层来封装焊球，不仅能够在温循过程中降低基板和印刷电路板间的热失配，另一方面还能够缓冲焊球应力，增强焊球在温循过程中的抗疲劳特性，从而芯片的板级可靠性。
在一个具体的实施方案中，所述焊球包括与所述基板连接的第一焊球以及嵌设在所述第一焊球背离所述基板的一面上的第二焊球，所述第一焊球设置于所述第二绝缘层中，所述第二绝缘层的高度在沿垂直于所述基板的方向等于所述第一焊球的高度。通过两层焊球的布置以较为方便快捷地在基板上封装异形焊球。
在一个具体的实施方案中，该芯片封装还包括焊球、金属块以及第二绝缘层，所述第二绝缘层设置于所述基板背对所述芯片的表面，所述金属块设置于所述基板背离所述芯片的表面且位于所述第二绝缘层中，所述焊球固定在所述金属块背离所述基板的一面上，所述第二绝缘层的高度在沿垂直于所述基板的方向等于所述金属块的高度。通过在焊球和基板之间设置金属块能够方便快捷地调整焊球相对基板的高度。
在一个具体的实施方案中，所述第二绝缘层的材料为树脂或塑封料，还可以为热膨胀系数大于基板的其他绝缘材料。
第二方面，本申请还提供了一种终端设备，包括芯片封装和印制电路板P(C)(B)，所述芯片封装与所述P(C)(B)电连接，所述芯片封装为如任一项技术方案所述的芯片封装。由于芯片封装结构的翘曲变形较小，板级贴装良率较高，因此，具有该芯片封装的终端设备的产品良率较高。
第三方面，本申请还提供了一种芯片封装的制备方法，包括：在基板的一面上贴装芯片以及第一金属环，所述第一金属环设置于所述基板朝向所述芯片的表面，且围绕所述芯片，所述第一金属环为封闭环或具有至少一个缺口的环。
在上述技术方案中，通过在基板上贴装第一金属环，第一金属环用于抑制基板在高温下的热变形；上述形成过程工序较少、制备较为方便快捷，所形成的芯片封装翘曲变形较小。
在一个具体的实施方案中，所述第一金属环关于所述芯片的中心对称。
在一个具体的实施方案中，该芯片封装的制备方法还包括：在基板朝向芯片的表面形成第一绝缘层，所述芯片和所述第一金属环设置在所述第一绝缘层内；
在第一绝缘层背离所述基板的一面上贴装第二金属环，所述第二金属环为封闭环或具有至少一个缺口的环，且围绕所述芯片。通过两次贴装进一步降低基板在封装过程中的热变形。
在一个具体的实施方案中，所述第二金属环关于所述芯片的中心对称。
在一个具体的实施方案中，该芯片封装的制备方法还包括：在基板朝向芯片的表面贴装无源器件，所述无源器件设置在所述第一绝缘层内、且位于所述第一金属环和所述芯片之间。
在一个具体的实施方案中，在芯片的数目为多个时，该芯片封装的制备方法还包括：在形成第一绝缘层之前，在所述基板朝向所述芯片的表面贴装第三金属环，所述第三金属环位于多个所述芯片中至少两个所述芯片之间。
在一个具体的实施方案中，该芯片封装的制备方法还包括：在所述基板背离芯片的一面上植入焊球；在所述基板背离芯片的一面形成一层第二绝缘层，所述焊球设置在所述基板背对所述芯片的表面且朝向所述基板的部分设置于所述第二绝缘层中，所述第二绝缘层的高度在沿垂直于所述基板的方向小于所述焊球的高度，所述第二绝缘层的热膨胀系数大于所述基板的热膨胀系数。在上述技术方案中，通过在基板上植有焊球的一面形成第二绝缘层，并限定第二绝缘层的厚度小于焊球的高度、在材料选择时限定第二绝缘层的热膨胀系数大于基板的热膨胀系数，以在封装焊球的同时使得在温循过程中降低基板和印刷电路板间的热失配，缓冲焊球应力，增强焊球在温循过程中的抗疲劳特性；上述形成过程工序较少、制备较为方便快捷，所形成的芯片封装板级可靠性较高。
针对不同尺寸、形状、位置要求的焊球，可以通过不同的工艺过程来封装焊球，其中一个具体的实施方案中，所述在背离芯片的一面植有焊球的所述基板上形成第二绝缘层，具体包括：在所述基板背离芯片的一面上植入焊球；在所述基板背离芯片的一面形成一层第二绝缘层，沿垂直于所述基板的方向，所述第二绝缘层的厚度小于所述焊球的高度，且所述第二绝缘层围绕所述焊球。通过上述工艺能够封装尺寸、形状及位置要求较低的焊球。
另一个具体的实施方案中，所述在背离芯片的一面植有焊球的所述基板上形成第二绝缘层，具体包括：在所述基板背离芯片的一面上植入第一焊球；在所述基板背离芯片的一面形成一层第二绝缘层，沿垂直于所述基板的方向，所述第二绝缘层的高度大于所述第一焊球的高度；采用减薄工艺减薄所述第二绝缘层及第一焊球，所述第一焊球露出植球面，所述植球面与所述第二绝缘层背离所述基板的一面平齐；在所述植球面上植入第二焊球。通过两层焊球的制备工艺能够较为方便快捷地在基板上封装异形焊球。
再一个具体的实施方案中，所述在背离芯片的一面植有焊球的所述基板上形成第二绝缘层，具体包括：在所述基板背离芯片的一面上固定设置金属块；在所述基板背离芯片的一面形成一层第二绝缘层，沿垂直于所述基板的方向，所述第二绝缘层的高度大于所述金属块的高度；采用减薄工艺减薄所述第二绝缘层及金属块，所述金属块露出植球面，所述植球面与所述第二绝缘层背离所述基板的一面平齐；在所述植球面上植入焊球。通过在焊球和基板之间设置金属块能够方便快捷地调整焊球相对基板的高度。
附图说明
图1为现有技术中的芯片封装的剖面示意图；
图2为本申请提供的芯片封装的剖面示意图；
图3为本申请提供的另一芯片封装的剖面示意图；
图4(a)-(d)为图2中的(A)-(A)剖视图；
图5为图3中的(B)-(B)剖视图；
图6为本申请提供的另一芯片封装的剖面示意图；
图7为图6中的(C)-(C)剖视图；
图8为本申请提供的另一种芯片封装的剖面示意图；
图9为图8中的芯片封装的俯视图；
图10为本申请提供的又一种芯片封装的剖面示意图；
图11为本申请提供的再一种芯片封装的剖面示意图；
图12为本申请提供的芯片封装的的制备方法流程图；
图13(a)-(e)为本申请提供的芯片封装的制备过程图；
图14(a)-(d)为本申请提供的芯片封装中焊球封装的另一种制备过程图；
图15(a)-(d)为本申请提供的芯片封装中焊球封装的又一种制备过程图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
针对现有技术中芯片封装翘曲变形及板级可靠性较低的问题，现有的芯片封装通过改变封装基板的结构及封装基板的材料，但是这种变化导致对焊球造成不利影响，目前，现有技术中芯片封装如图1所示，芯片封装500采用塑封料530进行封装，位于基板520上表面521的芯片510通过塑封料531封装，位于基板520下表面523的焊球540通过塑封料532封装，在焊球540封装时基板520的下表面522设有阻焊层524，塑封料532覆盖该阻焊层524、并设置开口533以使焊盘523露出，开口533尺寸大于焊球540尺寸，以使得塑封料532不会直接和焊球540接触，从而增强焊球540对湿气的抵挡及防止焊球受到撞击脱落，但是这种芯片封装只是从物理上直接增强保护性，无法显著改善芯片封装的热变形和提升板级可靠性。在本申请实施例中通过改变芯片封装的结构及焊球封装的结构及材料，以改善现有技术中芯片封装翘曲变形及板级可靠性较低的问题。为了便于理解，下面对本申请提到的几个词语进行介绍，电连接是指能够实现两个部件之间电气连接的方式，如焊接、金丝键合等，环是具有一定厚度、沿着弧形状延伸的几何图形，可以封闭也可以不封闭。
第一方面，本申请提供了一种芯片封装，如图2、图3、图4以及图5所示，图3示出了芯片封装的一种结构的剖面示意图，图2示出了芯片封装的另一种结构的剖面示意图，图4示出了芯片封装的中第一金属环的结构的剖面示意图，图5示出了芯片封装的中第一金属环的另一结构的剖面示意图，该芯片封装包括一个基板100，以及芯片200和焊球300，芯片200和焊球300位于基板100的两侧，该芯片200包括但不限于引线键合芯片和倒装芯片，该芯片200的个数可以为一个或者多个，如图3所示该芯片200的个数为两个，如图2所示该芯片200的个数为一个，并且在采用多个芯片时，芯片可以为不同类型的芯片。本申请提供实施例中，该基板100上设置有两个芯片200，上述两个芯片200的形式只是仅仅作为一个示例。如图3以及图2所示，基板100的一侧设置有芯片200及第一金属环400，第一金属环400可以为封闭环或具有至少一个缺口的环，在芯片200设置时，芯片200与基板100电连接，并且在基板100上的同一侧还固定了第一金属环400，在封装回流过程中，由于第一金属环400设置在基板100上能够抑制基板100在高温下的热变形，以减少在封装回流过程中基板100的变形量，从而能够有效减小芯片封装的翘曲变形，进而提高板级贴装良率。该第一金属环400可以为环形结构，如图4(a)所示，该环形结构可以为环状封闭结构，如图4(b)所示，该环形结构也可以有非封闭的多个弧形结构组成，两个弧形结构之间形成缺口，该第一金属环400包括但并不局限于环状封闭结构和具有至少一个缺口的分离结构。该第一金属环400还可以为其他结构形式，如第一金属环400可以为设置在芯片200外侧的框型结构，如图4(c)所示，该环形结构可以为封闭框型结构，如图4(d)所示，该环形结构也可以有非封闭的多个条状结构组成。当然，该环形结构还可以为设置在基板100上的折线形结构。在具体设置时，第一金属环400可以关于芯片200的中心对称，该第一金属环400包括但不局限于关于芯片200的中心对称。如图4(a)-图4(d)所示，在只有一个芯片200时，该环形结构设置在芯片200的四周，如图5所示，在具有两个芯片时，该环形结构可以设置在芯片200的四周，而在具有多个芯片时，该环形结构可以设置在芯片200的四周，如图6以及图7所示，该环形结构还可以设置在两个芯片200之间，图6示出了芯片封装的另一种结构的剖面示意图，图7示出了芯片封装的中环形结构的结构的剖面示意图，该环形结构由第一金属环400和第三金属环450组成，第一金属环400包括弧形结构410、弧形结构420、弧形结构430、弧形结构440，在具体设置时，第三金属环450设置于基板100朝向芯片200的表面，且位于两个芯片200之间，弧形结构410、弧形结构420、弧形结构440与第三金属环450配合以围绕左侧的芯片200，弧形结构420、弧形结构430、弧形结构440与第三金属环450配合以围绕右侧的芯片200。当然第一金属环400包括但并不局限于芯片200的四周和芯片200之间的位置，如第一金属环400可以根据芯片封装的翘曲变形情况具体设置，在封装结构的翘曲变形较大的位置较多地布置第一金属环400，而在封装结构的翘曲变形较小的位置布置少量的第一金属环400，甚至是不设置第一金属环400。
继续参考图3、图8以及图9所示，图3示出了芯片封装的一种结构的剖面示意图，图8示出了芯片封装的另一种结构的剖面示意图，图9示出了芯片在基板上的位置，为了进一步降低基板100在封装过程中的热变形，该芯片封装还包括第一绝缘层500以及第二金属环700，第一绝缘层500用于封装芯片200和第一金属环400，第一绝缘层500设置于基板100朝向芯片200的表面，芯片200和第一金属环400设置在第一绝缘层500内部，该第一绝缘层500刚好覆盖芯片200，且芯片200露出背离基板100的上表面，以便能与芯片200后续操作，在具体设置第一绝缘层500时，第一绝缘层500的材料可以为塑封料，树脂，还可以为其他满足需求的绝缘材料，而第一绝缘层500具体材料的选择根据芯片封装的实际情况进行选择。而在具体设置时，该第一绝缘层500完全覆盖第一金属环400、且围绕芯片200的四周，以实现芯片200的稳定封装。继续参考图3，图3示出了第一绝缘层500和第一金属环400之间的位置关系，在具体设置第一绝缘层500和第一金属环400时，沿垂直于基板100的方向，第一金属环400的厚度小于第一绝缘层500的厚度，以使得第一金属环400完全包裹在第一绝缘层500内，从而避免第一金属环400的设置对芯片封装的其他部件的设置位置、尺寸造成不利影响。同时第一金属环400背离基板100的一侧上具有第一绝缘层500使得第一金属环400的设置不会对芯片封装的其他部件的功能造成不利影响。
继续参考图8，图8示出了第一绝缘层500和第二金属环700之间的位置关系，第一绝缘层500背离基板100的一面上设置有第二金属环700，且第二金属环700围绕芯片200的四周，一并参考图9，图9示出了芯片200和第二金属环700的位置关系，第二金属环700将芯片200包裹起来。与第一金属环400类似，第二金属环700可以为封闭环或具有至少一个缺口的环，该第二金属环700可以为环形结构，该环形结构可以为环状封闭结构，也可以有非封闭的多个弧形结构组成，两个弧形结构之间形成缺口，该第二金属环700包括但并不局限于环状封闭结构和具有至少一个缺口的分离结构。该第二金属环700还可以为其他结构形式，如第二金属环700可以为设置在芯片200外侧的框型结构，也可以为设置在基板100上的折线形结构。在具体设置时，第二金属环700可以关于芯片200的中心对称，该第二金属环700包括但不局限于关于芯片200的中心对称。以保证基板100变形的均匀性，进而提高芯片封装结构的稳定性，在封装回流过程中，由于第一金属环400设置在基板100上能够抑制基板100在高温下的热变形，以减少在封装回流过程中基板100的变形量，而第二金属环700设置在第一绝缘层500上能够进一步抑制基板100在高温下的热变形，以进一步减少在封装回流过程中基板100的变形量，从而能够更好地减小芯片封装的翘曲变形，进而提高板级贴装良率。在具体设置第一金属环400和第二金属环700时，第一金属环400和第二金属环700的材料可以选择同一金属材料，如铜或不锈钢，第一金属环400和第二金属环700的材料还可以选择不同的金属材料，如第一金属环400可以选择铜，而第二金属环700可以选择不锈钢，当然第一金属环400和第二金属环700的材料包括但并不局限于这两种金属，还可以选择满足需求的其他材料。
继续参考图8，图8示出了芯片封装的具体结构的剖面示意图，在基板100朝向芯片200的一面上还设置了与芯片200引脚相连的至少一个无源器件800，每一无源器件800与至少一个芯片200的引脚相连，无源器件800与基板100电连接，该电连接可以为金丝键合，在具体设置时，无源器件800设置在第一绝缘层500内部，并且位于第一金属环400和芯片200之间，如图8所示，该芯片200的个数为两个，两个无源器件800设置在相邻的两个芯片200的外侧，并且位于第一金属环400和芯片200之间。当然图8中两个芯片200以及无源器件800的形式只是仅仅作为一个示例。在具体设置芯片200和无源器件800时，无源器件800具有n个，n为整数，芯片200具有m个，m为整数，且m≥1，m≥n。一个无源器件800可以仅与一个芯片200的引脚相连，一个无源器件800也可以同时与多个芯片200的引脚相连，无源器件800的具体数目及与芯片200的对应关系可以根据芯片200及芯片封装的尺寸进行确定。继续参考图8，第一绝缘层500完全包裹芯片200和无源器件800，第一金属环400位于两个芯片200的四周，一并参考图9，图9示出了第二金属环700在基板100上的位置，第二金属环700位于相邻的两个芯片200的四周，当然与第一金属环400一样，第二金属环700包括但并不局限于芯片200的四周和芯片200之间的位置，如第二金属环700可以根据芯片封装的翘曲变形情况具体设置，在封装结构的翘曲变形较大的位置较多地布置第二金属环700，而在封装结构的翘曲变形较小的位置布置少量的第二金属环700，甚至是不设置第二金属环700，并且第一金属环400和第二金属环700也可以并不相对设置，可以在某一区域内设置第一金属环400，在另一区域内设置第二金属环700，第一金属环400和第二金属环700相对设置时二者的面积大小也可以根据芯片封装的实际情况确定。
继续参考图3以及图8，图3以及图8示出了焊球300的一种封装形式，基板100背离芯片200的表面设置有焊球300，焊球300通过第二绝缘层600封装。在焊球300设置时，焊球300包括但不限于焊锡球。焊球300固定在基板100背离芯片200的一面上，并且在基板100背离芯片200的一面设置第二绝缘层600，第二绝缘层600围绕焊球300，焊球300朝向基板100的一部分被第二绝缘层600包裹，焊球300的另一部分露出第二绝缘层600背离基板100的一面，以用于该基板100与其他基板或是印刷电路板的连接，其中，焊球300露出第二绝缘层600背离基板100的一面的具体高度根据芯片封装的实际情况确定。在具体设置第二绝缘层600时，第二绝缘层600的热膨胀系数大于基板100的热膨胀系数，以使得在温循过程中能够降低基板100和印刷电路板间的热失配，进而基板100和印刷电路板间的热量分布较为均匀，从而提高基板100和印刷电路板的使用寿命，并且第二绝缘层600的存在还能够缓冲焊球300应力，增强焊球300在温循过程中的抗疲劳特性，从而芯片200的板级可靠性。在具体选择第二绝缘层600的材料时，只需限定第二绝缘层600的热膨胀系数大于基板100的热膨胀系数即可，第二绝缘层600可以为塑封料，树脂，还可以为热膨胀系数大于基板100的其他绝缘材料，而第二绝缘层600具体材料的选择根据芯片封装的实际情况进行选择。
如图3以及图8所示，图3以及图8示出了芯片封装的一种焊球形式，芯片封装采用的焊球为常见的圆球形焊球，焊球直径尺寸范围为0.2mm-1mm，焊球直径为0.2mm、0.4mm、0.6mm、0.8mm、1mm。当然焊球的形状包括但不局限于圆球形焊球，一并参考图10，图10示出了芯片封装的另一种焊球形式，焊球300可以为与基板100直接相接触的异形焊球，如图10所示，在设置焊球300时，异形的焊球300包括第一焊球310和第二焊球320，第一焊球310的横截面为弧形面，第一焊球310背离基板100的一面作为焊接面用于连接第二焊球320，第二焊球320的横截面为另一弧形面，第二焊球320具有与第一焊球310的焊接面相匹配的端面，第二焊球320嵌设在第一焊球310的焊接面上，在封装焊球300时，第一焊球310设置在第二绝缘层600内，第二绝缘层600的高度在沿垂直于基板100的方向等于第一焊球310的高度，使得第一焊球310背离基板100的端面与第二绝缘层600平齐，使得第一焊球310的焊接面露出第二绝缘层60，以便于第二焊球320在第一焊球310上的固定连接，通过这种两层焊球的布置方式能够封装异形焊球，并且上述焊球封装过程较为简单，易于实现。
一并参考图11，图11示出了芯片封装的又一种焊球形式，焊球300也可以通过连接件固定在基板100上，如图11所示，在设置焊球330时，焊球330和基板100之间通过金属块900相连接，基板100背离芯片200的侧面上设有金属块900，金属块900背离基板100的一面作为焊接面用于连接焊球330，焊球330的横截面为弧形面，焊球330具有与金属块900的焊接面相匹配的端面，焊球330嵌设在金属块900的焊接面上，在焊球330与基板100之间的距离较大时选择尺寸较大的金属块900，在焊球330与基板100之间的距离较小时选择尺寸较小的金属块900，在封装焊球330时金属块900设置在第二绝缘层600内，第二绝缘层600的高度在沿垂直于基板100的方向等于金属块900的高度，使得金属块900背离基板100的端面与第二绝缘层600平齐。通过在焊球330和基板100之间设置金属块900能够方便快捷地调整焊球330相对基板100的高度。在具体设置金属块900时，金属块900可以为铜柱。铜柱直径尺寸范围为0.2mm-1mm，铜柱直径为0.2mm、0.4mm、0.6mm、0.8mm、1mm。该金属块900的形状包括但并不局限于圆柱形和长方体，该金属块900的材料包括但并不局限于铜，铜合金，镍，不锈钢，金属块900的形状及材料根据焊球330以及芯片封装的实际情况确定。
如图12所示，第二方面，本申请还提供了一种芯片封装的制备方法，该芯片封装的制备方法的具体流程如下：
步骤710：在基板100上贴装有芯片200、第一金属环400，第一金属环400设置于基板100朝向芯片200的表面，且围绕芯片200，第一金属环400为封闭环或具有至少一个缺口的环。
如图13(a)所示，图13(a)为执行步骤为710形成的结构体，在基板100清洁后在基板100上贴装多个芯片200、第一金属环400以及其他元器件，如与芯片200引脚相连的无源器件800，还可以包括能够实现其他功能的元器件。在具体设置时，第一金属环400关于芯片200的中心对称。而在芯片200的数目为多个时，为了进一步减小基板100的形变，基板100朝向芯片200的表面贴装第三金属环450，该第三金属环450位于多个芯片200中至少两个芯片200之间。
在执行步骤710之后为了封装芯片200和第一金属环400还需要进行如下操作：在基板100上形成第一绝缘层500，第一绝缘层500完全覆盖第一金属环400，且包围芯片200。
如图13(b)所示，图13(b)为执行步骤为720形成的结构体，完成芯片200、第一金属环400以及其他元器件的贴装后在基板100上制备第一绝缘层500，第一绝缘层500完全覆盖第一金属环400，围绕芯片200设置并且包裹住芯片200，第一绝缘层500的制备方法包括但不限于压合注塑和转移注塑，热压合，喷涂等方式。
执行步骤710能够将芯片200以及第一金属环400封装在基板100上，通过第一金属环400能够抑制基板100在高温下的热变形，而为了进一步降低基板100在封装过程中的热变形，还需要在第一绝缘层500上设置第二金属环700，如图13(c)所示，图13(c)示出了芯片200的另一种封装结构体，在形成第一绝缘层500后，继续在第一绝缘层500背离基板100的一面上贴装第二金属环700。通过两次贴装进一步降低基板100在封装过程中的热变形。
步骤720：在基板100背离芯片200的一面植入焊球300，然后在基板100背离芯片200的一面形成第二绝缘层600，焊球300设置在基板100背对芯片200的表面且朝向基板100的部分设置于第二绝缘层600中，第二绝缘层600的高度在沿垂直于基板100的方向小于焊球300的高度，第二绝缘层600的热膨胀系数大于基板100的热膨胀系数。
针对不同尺寸、形状、位置要求的焊球，可以通过不同的工艺过程来封装焊球，执行步骤730时，可以有以下三种实现方式：
方式一，芯片封装采用的焊球为常见的圆球形焊球，通过图13(d)-图13(e)封装，如图13(d)所示，直接在基板100背离芯片200的一面上植入焊球300，此时，焊球300与基板100固定相连；然后，如图13(e)所示，在基板100上制备一层第二绝缘层600，第二绝缘层600围绕焊球300，并且沿垂直于基板100的方向，第二绝缘层600的厚度小于焊球300的高度，使得焊球300露出第二绝缘层600，第二绝缘层600的制备方法包括但不限于压合注塑和转移注塑，热压合，喷涂等方式。通过上述工艺能够封装尺寸、形状及位置要求较低的焊球。
方式二，芯片封装采用的焊球为异形焊球，通过图14(a)-图14(d)封装，如图14(a)所示，在基板100背离芯片200的一面上植入第一焊球310，此时，第一焊球310为圆球形结构，第一焊球310与基板100固定相连；然后如图14(b)所示，在基板100背离芯片200的一面形成一层第二绝缘层600，第二绝缘层600覆盖第一焊球310，沿垂直于基板100的方向，第二绝缘层600的厚度大于等于第一焊球310的高度，第二绝缘层600的制备方法包括但不限于压合注塑和转移注塑，热压合，喷涂等方式；接着如图14(c)所示，采用减薄工艺减薄第二绝缘层600及第一焊球310以使得沿垂直于基板100的方向，第二绝缘层600的厚度以及第一焊球310的高度小于第一焊球310的原始高度，第一焊球310露出植球面，植球面与第二绝缘层600背离基板100的一面平齐，减薄工艺包括但不限于研磨，化学刻蚀，激光刻蚀等；最后如图14(d)所示，在植球面上植入第二焊球320。通过两层焊球的制备工艺能够较为方便快捷地在基板100上封装异形的焊球300。
方式三，芯片封装采用的焊球与基板间接连接，通过图15(a)-图15(d)封装，如图15(a)所示，在基板100背离芯片200的一面上固定设置金属块900，此时，金属块900的尺寸较大，金属块900与基板100的焊盘下方固定相连，该连接工艺包括但不限于电镀，化学镀和放置预成型；然后如图15(b)所示，在基板100背离芯片200的一面形成一层第二绝缘层600，第二绝缘层600覆盖金属块900，沿垂直于基板100的方向，第二绝缘层600的厚度大于等于金属块900的高度，第二绝缘层600的制备方法包括但不限于压合注塑和转移注塑，热压合，喷涂等方式；接着如图15(c)所示，采用减薄工艺减薄第二绝缘层600及金属块900以使得沿垂直于基板100的方向，第二绝缘层600的厚度以及金属块900的高度小于金属块900的原始高度，金属块900露出植球面，植球面与第二绝缘层600背离基板100的一面平齐，减薄工艺包括但不限于研磨，化学刻蚀，激光刻蚀等；最后如图15(d)所示，在植球面上植入第二焊球320。通过在焊球和基板100之间设置金属块900能够方便快捷地调整焊球相对基板100的高度。
在上述芯片封装的制备方法中，通过在基板100上贴装第一金属环400，第一金属环400用于抑制基板100在高温下的热变形；而通过在基板100上植有焊球300的一面形成第二绝缘层600，并限定第二绝缘层600的厚度小于焊球300的高度、在材料选择时限定第二绝缘层600的热膨胀系数大于基板100的热膨胀系数，以在封装焊球300的同时使得在温循过程中降低基板100和印刷电路板间的热失配，缓冲焊球300应力，增强焊球300在温循过程中的抗疲劳特性；上述形成过程工序较少、制备较为方便快捷，所形成的芯片封装翘曲变形较小及板级可靠性较高。
第三方面，本申请还提供了一种终端设备，包括芯片封装和印制电路板P(C)(B)，芯片封装与P(C)(B)电连接，芯片封装为如任一项技术方案的芯片封装。由于芯片封装结构通过设置第一金属环400使得翘曲变形较小，板级贴装良率较高，并且，通过限定第二绝缘层600的热膨胀系数大于基板100的热膨胀系数，使得芯片封装结构与印制电路板P(C)(B)连接后在温循过程中的板级可靠性较高，因此，具有该芯片封装的终端设备的产品良率较高。

Claims (18)

1.一种芯片封装，其特征在于，包括基板、芯片以及第一金属环，所述芯片设置在所述基板的表面、且与所述基板电连接，所述第一金属环设置于所述基板朝向所述芯片的表面，且围绕所述芯片，所述第一金属环为封闭环或具有至少一个缺口的环；
所述芯片封装还包括第一绝缘层，所述第一绝缘层设置于所述基板朝向所述芯片的表面，所述芯片和所述第一金属环设置在所述第一绝缘层内；其中，沿垂直于所述基板的方向，所述第一金属环的厚度小于所述第一绝缘层的厚度；
所述芯片封装还包括第二金属环，所述第二金属环设置在所述第一绝缘层背离所述基板的表面，且围绕所述芯片，所述第二金属环为封闭环或具有至少一个缺口的环；
所述芯片封装还包括第二绝缘层，所述第二绝缘层设置于所述基板背对所述芯片的表面，所述第二绝缘层的热膨胀系数大于所述基板的热膨胀系数。
2.如权利要求1所述的芯片封装，其特征在于，所述第一金属环关于所述芯片的中心对称。
3.如权利要求1所述的芯片封装，其特征在于，所述第二金属环关于所述芯片的中心对称。
4.如权利要求1-3任一项所述的芯片封装，其特征在于，还包括无源器件，所述无源器件设置于所述基板朝向所述芯片的表面，且与所述芯片引脚相连，所述无源器件与所述基板电连接，所述无源器件设置在所述第一绝缘层内、且位于所述第一金属环和所述芯片之间。
5.如权利要求1-3任一项所述的芯片封装，其特征在于，所述芯片的数目为多个，所述芯片封装还包括第三金属环，所述第三金属环设置于所述基板朝向所述芯片的表面，且位于多个所述芯片中至少两个所述芯片之间。
6.如权利要求1-3任一项所述的芯片封装，其特征在于，还包括焊球，所述焊球设置在所述基板背对所述芯片的表面且朝向所述基板的部分设置于所述第二绝缘层中，所述第二绝缘层的高度在沿垂直于所述基板的方向小于所述焊球的高度，所述第二绝缘层的热膨胀系数大于所述基板的热膨胀系数。
7.如权利要求6所述的芯片封装，其特征在于，所述焊球包括与所述基板连接的第一焊球以及嵌设在所述第一焊球背离所述基板的一面上的第二焊球，所述第一焊球设置于所述第二绝缘层中。
8.如权利要求1-3任一项所述的芯片封装，其特征在于，还包括焊球、金属块，所述金属块设置于所述基板背离所述芯片的表面且位于所述第二绝缘层中，所述焊球固定在所述金属块背离所述基板的一面上，所述第二绝缘层的高度在沿垂直于所述基板的方向等于所述金属块的高度。
9.如权利要求6所述的芯片封装，其特征在于，所述第二绝缘层的材料为树脂或塑封料。
10.一种终端设备，包括芯片封装和印制电路板PCB，所述芯片封装与所述PCB电连接，所述芯片封装为如权利要求1-9任一项所述的芯片封装。
11.一种芯片封装的制备方法，其特征在于，包括：
在基板的一面上贴装芯片以及第一金属环，所述第一金属环设置于所述基板朝向所述芯片的表面，且围绕所述芯片，所述第一金属环为封闭环或具有至少一个缺口的环；
在基板朝向芯片的表面形成第一绝缘层，所述芯片和所述第一金属环设置在所述第一绝缘层内；沿垂直于所述基板的方向，所述第一金属环的厚度小于所述第一绝缘层的厚度；
在第一绝缘层背离所述基板的一面上贴装第二金属环，所述第二金属环为封闭环或具有至少一个缺口的环，且围绕所述芯片；
在所述基板背离芯片的一面形成一层第二绝缘层，所述第二绝缘层的热膨胀系数大于所述基板的热膨胀系数。
12.如权利要求11所述的制备方法，其特征在于，所述第一金属环关于所述芯片的中心对称。
13.如权利要求12所述的制备方法，其特征在于，所述第二金属环关于所述芯片的中心对称。
14.如权利要求12所述的制备方法，其特征在于，还包括：在基板朝向芯片的表面贴装无源器件，所述无源器件设置在所述第一绝缘层内、且位于所述第一金属环和所述芯片之间。
15.如权利要求12所述的制备方法，其特征在于，在芯片的数目为多个时，还包括：在形成第一绝缘层之前，在所述基板朝向所述芯片的表面贴装第三金属环，所述第三金属环位于多个所述芯片中至少两个所述芯片之间。
16.如权利要求11-15任一项所述的制备方法，其特征在于，还包括：
在所述基板背离芯片的一面上植入焊球，所述焊球设置在所述基板背对所述芯片的表面且朝向所述基板的部分设置于所述第二绝缘层中，所述第二绝缘层的高度在沿垂直于所述基板的方向小于所述焊球的高度。
17.如权利要求16所述的制备方法，其特征在于，在所述焊球包括与所述基板连接的第一焊球以及嵌设在所述第一焊球背离所述基板的一面上的第二焊球时，具体包括：
在所述基板背离芯片的一面上植入第一焊球，沿垂直于所述基板的方向，所述第二绝缘层的高度大于所述第一焊球的高度；
采用减薄工艺减薄所述第二绝缘层及第一焊球，所述第一焊球露出植球面，所述植球面与所述第二绝缘层背离所述基板的一面平齐；
在所述植球面上植入第二焊球。
18.如权利要求11-15任一项所述的制备方法，其特征在于，还包括：
在所述基板背离芯片的一面上固定设置金属块，沿垂直于所述基板的方向，所述第二绝缘层的高度大于所述金属块的高度；
采用减薄工艺减薄所述第二绝缘层及金属块，所述金属块露出植球面，所述植球面与所述第二绝缘层背离所述基板的一面平齐；
在所述植球面上植入焊球。
CN201980090009.7A 2019-03-30 2019-03-30 一种芯片封装、终端设备及制备方法 Active CN113348551B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/080703 WO2020199064A1 (zh) 2019-03-30 2019-03-30 一种芯片封装、终端设备及制备方法

Publications (2)

Publication Number Publication Date
CN113348551A CN113348551A (zh) 2021-09-03
CN113348551B true CN113348551B (zh) 2023-12-29

Family

ID=72664399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980090009.7A Active CN113348551B (zh) 2019-03-30 2019-03-30 一种芯片封装、终端设备及制备方法

Country Status (2)

Country Link
CN (1) CN113348551B (zh)
WO (1) WO2020199064A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990815A (zh) * 2021-10-28 2022-01-28 西安微电子技术研究所 一种硅基微模组塑封结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202633285U (zh) * 2012-05-17 2012-12-26 日月光半导体股份有限公司 堆叠封装的下封装体构造
CN103219322A (zh) * 2012-01-23 2013-07-24 台湾积体电路制造股份有限公司 具有电阻测量结构的三维集成电路及其使用方法
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368025B1 (ko) * 2000-09-26 2003-01-15 삼성전자 주식회사 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지
US20130001740A1 (en) * 2011-06-30 2013-01-03 Stmicroelectronics Pte Ltd. Heat spreader for thermally enhanced flip-chip ball grid array package
CN108376674B (zh) * 2018-05-04 2024-03-08 扬州扬杰电子科技股份有限公司 一种vdmos功率器件塑封防分层翘曲结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219322A (zh) * 2012-01-23 2013-07-24 台湾积体电路制造股份有限公司 具有电阻测量结构的三维集成电路及其使用方法
CN202633285U (zh) * 2012-05-17 2012-12-26 日月光半导体股份有限公司 堆叠封装的下封装体构造
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Also Published As

Publication number Publication date
WO2020199064A1 (zh) 2020-10-08
CN113348551A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
US11089685B2 (en) Stackable via package and method
US6828661B2 (en) Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US6814584B2 (en) Elastomeric electrical connector
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US8890337B1 (en) Column and stacking balls package fabrication method and structure
TWI407533B (zh) 在基底封裝件上具有晶粒之積體電路封裝系統
US20020058356A1 (en) Semiconductor package and mount board, and mounting method using the same
US20090039488A1 (en) Semiconductor package and method for fabricating the same
US20080157295A1 (en) Methods and apparatus for multichip module packaging
KR20070078711A (ko) 배선 기판 및 반도체 장치
US20110140105A1 (en) Semiconductor device and method of manufacturing the same
US10950464B2 (en) Electronic device module and manufacturing method thereof
JP2007250764A (ja) 半導体装置及びその製造方法
CN114649306B (zh) 用于改进的附接位置的掩模设计
KR19980079837A (ko) 반도체 장치
WO2006097779A1 (en) Substrate, electronic component, electronic configuration and methods of producing the same
JPH11186337A (ja) リワーク可能なマイクロエレクトロニックマルチチップモジュール
CN113348551B (zh) 一种芯片封装、终端设备及制备方法
US7045893B1 (en) Semiconductor package and method for manufacturing the same
US6434017B1 (en) Semiconductor device and electronic apparatus
KR100496841B1 (ko) 엘라스토머 전기 커넥터
CN114649226B (zh) 使用具有尖牙设计的预成形掩模的选择性emi屏蔽
EP2061289A1 (en) Interconnection of embedded passive components and substrates
KR100891652B1 (ko) 반도체 칩 실장용 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant