CN113346891A - 一种信号传输电路 - Google Patents

Abstract

本发明公开了一种信号传输电路，包括反相器电路和毛刺信号抑制电路，毛刺信号抑制电路的输入模块和延时模块依次连接在反相器电路的信号输入端，当输入信号的毛刺信号的信号宽度小于延时模块设置的时间常数时，反相器电路不会翻转，可有效抑制输入信号的毛刺信号，避免当输入信号出现毛刺信号时反相器电路的误翻转，有效的保持信号输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。

Description

一种信号传输电路

技术领域

本发明涉及集成电路技术领域，更具体地涉及一种信号传输电路。

背景技术

现今，各种逻辑电路都需要用到信号传输电路，以用作对逻辑输入信号进行传输和选择。随着技术的发展，逻辑电路对信号传输电路的性能提出了越来越高的要求。

图1示出根据现有技术的一种信号传输电路的结构示意图和电路示意图。如图1所示，信号传输电路100包括带信号输入端和信号输出端的反相器电路F1，反相器电路F1包括串联连接于电源电压VDD和地之间的晶体管Mp0和晶体管Mn0，晶体管Mp0和晶体管Mn0的控制端彼此连接，且与信号传输电路100的信号输入端连接以接收输入信号In，晶体管Mp0和晶体管Mn0的中间节点与信号传输电路100的信号输出端连接以提供输出信号Out。晶体管Mp0可以采用P型MOSFET(P-Metal-Oxide-Semiconductor Field-Effect Transistor，P型金属氧化物半导体场效应晶体管)，晶体管Mn0可以采用N型MOSFET(N-Metal-Oxide-Semiconductor Field-Effect Transistor，N型金属氧化物半导体场效应晶体管)。当输入信号In为小于晶体管Mn0的导通阈值的低电平时，晶体管Mn0截止，晶体管Mp0导通，反相器电路F1提供输出信号Out为高电平。当输入信号In与电源电压VDD的差值小于晶体管Mp0的导通阈值时，晶体管Mp0截止，晶体管Mn0导通，反相器电路F1提供输出信号Out为低电平。

图2示出根据现有技术的信号传输电路在输入信号出现毛刺信号时的输出响应曲线。如图2所示，初始输入信号In为低电平，输出信号Out为高电平，在时间段T1输入信号In出现毛刺信号，当该毛刺信号大于反相器电路的翻转阈值时，输出信号Out翻转为低电平，直到毛刺信号小于翻转阈值，输出信号Out才恢复到高电平，输出信号Out出现的这些误翻转在实际应用中可能导致后续电路工作异常，降低了电路稳定性。

发明内容

有鉴于此，本发明的目的在于提供一种信号传输电路，可在输入信号出现毛刺信号时避免反相器电路的误翻转，有效的保持信号输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。

根据本发明实施例，提供了一种信号传输电路，包括反相器电路和毛刺信号抑制电路，其中，所述毛刺信号抑制电路包括：输入模块，其具有用于接收输入信号的输入端和输出端；延时模块，与所述输入模块的输出端连接于第一节点，并与所述反相器电路的信号输入端连接于第二节点；输出模块，与所述反相器电路的信号输出端连接，用于提供输出信号；充电模块，与所述第二节点连接，用于对所述第二节点进行充电操作；放电模块，与所述第二节点连接，用于对所述第二节点进行放电操作；以及反馈控制模块，与所述输出模块和第一节点连接，用于根据所述输出信号和所述第一节点的电位控制所述充电模块和所述放电模块的开启和关闭。

优选地，所述输入模块包括第一反相器和第二反相器，所述第一反相器的输入端用于接收所述输入信号，输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述第一节点连接。

优选地，所述延时模块包括依次串联连接于所述第一节点和地之间的电阻和电容，所述电阻和电容的中间节点与所述第二节点连接。

优选地，所述输出模块包括第三反相器，所述第三反相器的输入端与所述反相器电路的信号输出端连接，输出端用于提供所述输出信号。

优选地，所述反馈控制电路包括与非门和或非门，所述与非门和或非门的一个输入端作为所述反馈控制电路的第一输入端接收所述输出信号，所述与非门和或非门的另一输入端作为所述反馈控制模块的第二输入端与所述第一节点连接，所述与非门的输出端作为所述反馈控制模块的第一输出端与所述充电模块连接，所述或非门的输出端作为所述反馈控制模块的第二输出端与所述放电模块连接。

优选地，所述充电模块包括第一晶体管，所述第一晶体管的第一端与电源电压连接，第二端与所述第二节点连接，控制端与所述反馈控制电路的第一输出端连接。

优选地，所述放电模块包括第二晶体管，所述第二晶体管的第一端与所述第二节点连接，第二端接地，控制端与所述反馈控制电路的第二输出端连接。

优选地，所述第一晶体管为P型MOSFET。

优选地，所述第二晶体管为N型MOSFET。

本发明实施例的信号传输电路具有以下有益效果。

信号传输电路包括反相器电路和毛刺信号抑制电路，毛刺信号抑制电路的输入模块和延时模块依次连接在反相器电路的信号输入端，当输入信号的毛刺信号的信号宽度小于延时模块设置的时间常数时，反相器电路不会翻转，可有效抑制输入信号的毛刺信号。本发明的毛刺抑制电路可避免当输入信号出现毛刺信号时反相器电路的误翻转，有效的保持信号输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。

进一步的，可以通过设置延时电路中电阻和电容的参数来调整该时间常数，灵活控制期望抑制的毛刺信号的信号宽度，灵活度更高。

此外，毛刺信号抑制电路还包括充电模块和放电模块，可在输入信号翻转的信号宽度大于上述的时间常数时将第二节点上拉至电源电压或下拉至地，不影响逻辑电路信号的正常传输。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的一种信号传输电路的结构示意图和电路示意图；

图2示出根据现有技术的信号传输电路在输入信号出现毛刺信号时的输出响应曲线；

图3示出根据本发明实施例的一种信号传输电路的电路示意图；

图4A和图4B分别示出根据本发明实施例的信号传输电路在输入信号出现高电平的毛刺信号和正常传输时的输出响应曲线；

图5A和图5B分别示出根据本发明实施例的信号传输电路在输入信号出现低电平的毛刺信号和正常传输时的输出响应曲线。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

图3示出根据本发明实施例的一种信号传输电路的电路示意图。如图3所示，信号传输电路200包括反相器电路F1和毛刺信号抑制电路。毛刺信号抑制电路包括输入模块210、延时模块220、输出模块230、充电模块240、放电模块250以及反馈控制模块260。输入模块210的输入端用于接收输入信号In，输出端与延时模块220的一端连接于第一节点A，延时模块220的另一端与反相器电路F1的信号输入端连接于第二节点B。输出模块230的输入端与反相器电路F1的信号输出端连接，输出端用于提供输出信号Out。充电模块240和放电模块250与第二节点B连接，用于分别对第二节点B进行充电或者放电操作。反馈控制模块260的第一输入端与输出模块230的输出端连接以接收输出信号Out，第二输入端与第一节点A连接，第一输出端与充电模块240连接，第二输出端与放电模块250连接，反馈控制模块260用于根据输出信号Out和第一节点A的电位控制充电模块240和放电模块250的开启和关闭。

进一步的，输入模块210包括反相器INV1和INV2，反相器INV1的输入端接收输入信号In，输出端与反相器INV2的输入端连接，反相器INV2的输出端与第一节点A连接。

延时模块220包括电阻R1和电容C1，电阻R1和电容C1依次串联连接于第一节点A和地之间，电阻R1和电容C1的中间节点与第二节点B连接。

输出模块230包括反相器INV3，反相器INV3的输入端与反相器电路F1连接，输出端用于提供输出信号Out。

充电模块240包括晶体管Mp1，晶体管Mp1的第一端与电源电压VDD连接，第二端与第二节点B连接，控制端与反馈控制电路260的第一输出端连接。

放电模块250包括晶体管Mn1，晶体管Mn1的第一端与第二节点B连接，第二端接地，控制端与反馈控制电路260的第二输出端连接。

反馈控制模块260包括与非门NAND1和或非门NOR1，与非门NAND1和或非门NOR1的一个输入端作为反馈控制模块260的第一输入端以接收输出信号Out，与非门NAND1和或非门NOR1的另一个输入端作为反馈控制模块260的第二输入端与第一节点A连接，与非门NAND1的输出端作为反馈控制模块260的第一输出端与晶体管Mp1的控制端连接，或非门NOR1的输出端作为反馈控制模块260的第二输出端与晶体管Mn1的控制端连接。

图4A和图5A示出根据本发明实施例的信号传输电路在输入信号出现毛刺信号时的输出响应曲线，图4B和图5B示出本发明实施例的信号传输电路正常传输时的输出响应曲线。以下参照图3至图5B对本发明实施例的信号传输电路的工作原理进行详细说明。

如图4A所示，当输入信号In初始为低电平时，第一节点A和第二节点B的电位为低电平，输出信号Out也为低电平，此时与非门NAND1和或非门NOR1的输出为高电平，晶体管Mp1关断，晶体管Mn1导通，晶体管Mn1将第二节点B的电位下拉，维持为低电平。当输入信号In出现高电平的毛刺信号时，第一节点A翻转为高电平，或非门NOR1的输出翻转为低电平，晶体管Mn1关断，此时第二节点B通过电阻R1和电容C1充电，时间常数为τ＝RC，其中R为电阻R1的电阻值，C为电容C1的电容值。假设反相器电路F1的翻转阈值为电源电压VDD的一半，则第二节点B需要0.7个时间常数才可以被充电至该翻转阈值。如果毛刺信号的宽度小于0.7τ，则第二节点B的最终电位小于反相器电路F1的翻转阈值，反相器电路F1的输出不会翻转。当毛刺信号消失时，第一节点A的电位变为低电平，或非门NOR1的输出变为高电平，晶体管Mn1导通，将电容C1上的电荷泄放至地，第二节点B的电位被拉到低电平。所以，在此过程中输出信号Out始终为低电平，毛刺信号对反相器电路F1的输出不会产生影响。

如图4B所示，当输入信号In的高电平宽度大于0.7τ时，第二节点B的最终电位大于反相器电路F1的翻转阈值，反相器电路F1的输出发生翻转，输出信号Out翻转为高电平，与非门NAND1的输出变为低电平，晶体管Mp1导通，将第二节点B的电位快速拉高，最终输出信号Out的脉冲宽度与输入信号In的脉冲宽度相同，只是比输入信号滞后0.7τ，所以本发明的信号传输电路依旧可以传输信号宽度大于0.7τ的输入信号，不影响逻辑电路信号的正常传输。

如图5A所示，当输入信号In初始为高电平时，第一节点A和第二节点B的电位为高电平，输出信号Out也为高电平，此时与非门NAND1和或非门NOR1的输出为低电平，晶体管Mp1导通，晶体管Mn1关断，晶体管Mp1将第二节点B的电位拉高，维持为高电平。当输入信号In出现低电平的毛刺信号时，第一节点A翻转为低电平，与非门NAND1的输出翻转为高电平，晶体管Mp1关断，此时第二节点B通过电阻R1和电容C1放电，时间常数为τ＝RC，其中R为电阻R1的电阻值，C为电容C1的电容值。假设反相器电路F1的翻转阈值为电源电压VDD的一半，则第二节点B需要0.7个时间常数才可以被放电至该翻转阈值。如果毛刺信号的宽度小于0.7τ，则第二节点B的最终电位大于反相器电路F1的翻转阈值，反相器电路F1的输出不会翻转。当毛刺信号消失时，第一节点A的电位变为高电平，与非门NAND1的输出变为低电平，晶体管Mp1导通，将电容C1充电至电源电压，第二节点B的电位被拉高。所以，在此过程中输出信号Out始终为高电平，毛刺信号对反相器电路F1的输出不会产生影响。

如图5B所示，当输入信号In的低电平宽度大于0.7τ时，第二节点B的最终电位小于反相器电路F1的翻转阈值，反相器电路F1的输出发生翻转，输出信号Out翻转为低电平，或非门NOR1的输出变为高电平，晶体管Mn1导通，将第二节点B的电位快速拉低，最终输出信号Out的脉冲宽度与输入信号In的脉冲宽度相同，只是比输入信号滞后0.7τ，所以本发明的信号传输电路依旧可以传输信号宽度大于0.7τ的输入信号，不影响逻辑电路信号的正常传输。

进一步的，可以通过调整电阻R1的电阻值和电容C1的电容值来控制期望抑制的毛刺信号的信号宽度。

更进一步的，延时模块220的结构不以本实施例为限制，在一些实施例中，也可以通过固定电流源对电容充放电的方式实现。

上述实施例的晶体管Mp1例如采用P型MOSFET，P型MOSFET的“第一端”、“第二端”和“控制端”分别为“源极”、“漏极”和“栅极”。晶体管Mn1例如采用N型MOSFET，N型MOSFET的“第一端”、“第二端”和“控制端”分别为“漏极”、“源极”和“栅极”。

综上所述，本发明实施例的信号传输电路包括反相器电路和毛刺信号抑制电路，毛刺信号抑制电路的输入模块和延时模块依次连接在反相器电路的信号输入端，当输入信号的毛刺信号的信号宽度小于延时模块设置的时间常数时，反相器电路不会翻转，可有效抑制输入信号的毛刺信号。本发明的毛刺抑制电路可避免当输入信号出现毛刺信号时反相器电路的误翻转，有效的保持信号输出的逻辑状态，对后级控制电路不产生影响，提高电路的稳定性。

进一步的，可以通过设置延时电路中电阻和电容的参数来调整该时间常数，灵活控制期望抑制的毛刺信号的信号宽度，灵活度更高。

此外，毛刺信号抑制电路还包括充电模块和放电模块，可在输入信号翻转的信号宽度大于上述的时间常数时将第二节点上拉至电源电压或下拉至地，不影响逻辑电路信号的正常传输。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种信号传输电路，包括反相器电路和毛刺信号抑制电路，其特征在于，所述毛刺信号抑制电路包括：

输入模块，其具有用于接收输入信号的输入端和输出端；

延时模块，与所述输入模块的输出端连接于第一节点，并与所述反相器电路的信号输入端连接于第二节点；

输出模块，与所述反相器电路的信号输出端连接，用于提供输出信号；

充电模块，与所述第二节点连接，用于对所述第二节点进行充电操作；

放电模块，与所述第二节点连接，用于对所述第二节点进行放电操作；以及

反馈控制模块，与所述输出模块和第一节点连接，用于根据所述输出信号和所述第一节点的电位控制所述充电模块和所述放电模块的开启和关闭。

2.根据权利要求1所述的信号传输电路，其特征在于，所述输入模块包括第一反相器和第二反相器，

所述第一反相器的输入端用于接收所述输入信号，输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述第一节点连接。

3.根据权利要求1所述的信号传输电路，其特征在于，所述延时模块包括依次串联连接于所述第一节点和地之间的电阻和电容，所述电阻和电容的中间节点与所述第二节点连接。

4.根据权利要求1所述的信号传输电路，其特征在于，所述输出模块包括第三反相器，所述第三反相器的输入端与所述反相器电路的信号输出端连接，输出端用于提供所述输出信号。

5.根据权利要求1所述的信号传输电路，其特征在于，所述反馈控制电路包括与非门和或非门，

所述与非门和或非门的一个输入端作为所述反馈控制电路的第一输入端接收所述输出信号，

所述与非门和或非门的另一输入端作为所述反馈控制模块的第二输入端与所述第一节点连接，

所述与非门的输出端作为所述反馈控制模块的第一输出端与所述充电模块连接，

所述或非门的输出端作为所述反馈控制模块的第二输出端与所述放电模块连接。

6.根据权利要求1所述的信号传输电路，其特征在于，所述充电模块包括第一晶体管，

所述第一晶体管的第一端与电源电压连接，第二端与所述第二节点连接，控制端与所述反馈控制电路的第一输出端连接。

7.根据权利要求1所述的信号传输电路，其特征在于，所述放电模块包括第二晶体管，

所述第二晶体管的第一端与所述第二节点连接，第二端接地，控制端与所述反馈控制电路的第二输出端连接。

8.根据权利要求6所述的信号传输电路，其特征在于，所述第一晶体管为P型MOSFET。

9.根据权利要求7所述的信号传输电路，其特征在于，所述第二晶体管为N型MOSFET。

Images