CN113346869B - 一种应用于微弱信号读取的高效纹波抑制电路 - Google Patents

一种应用于微弱信号读取的高效纹波抑制电路 Download PDF

Info

Publication number
CN113346869B
CN113346869B CN202110462129.4A CN202110462129A CN113346869B CN 113346869 B CN113346869 B CN 113346869B CN 202110462129 A CN202110462129 A CN 202110462129A CN 113346869 B CN113346869 B CN 113346869B
Authority
CN
China
Prior art keywords
pmos
tube
transistor
nmos
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110462129.4A
Other languages
English (en)
Other versions
CN113346869A (zh
Inventor
朱樟明
文奎
刘术彬
曹文飞
丁瑞雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110462129.4A priority Critical patent/CN113346869B/zh
Publication of CN113346869A publication Critical patent/CN113346869A/zh
Application granted granted Critical
Publication of CN113346869B publication Critical patent/CN113346869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种应用于微弱信号读取的高效纹波抑制电路，包括：纹波电压粗略提取模块，用于将两级模拟前端放大器输出信号中斩波频率附近的纹波分量进行粗略提取，并隔绝低频待读取信号；纹波电压精细提取模块，用于将斩波频率附近的纹波分量进行精细提取，提取待读取信号以外斩波频率附近的纹波分量和高频干扰；电压电流转化模块，用于将纹波分量和高频干扰转化为补偿电流；纹波抑制电路斩波模块，用于将电压电流转化模块输出的补偿电流调制至低频段。本发明的纹波抑制电路不包括输入斩波开关和积分器，减少了无源元件，节省了芯片面积，并且采用电路共用技术，降低了电路的复杂度、节省了功耗，适用于可穿戴应用等低功耗场景。

Description

一种应用于微弱信号读取的高效纹波抑制电路
技术领域
本发明属于信号检测技术领域，具体涉及一种应用于微弱信号读取的高效纹波抑制电路。
背景技术
随着现代电子技术的发展和数字信号处理算法的日益强大，许多类型的信号处理已经转移到数字领域。但是自然界产生的微弱信号经过传感器的电学化处理，本质上是极其微弱的模拟量，大多数情况下都不能用ADC(Analog-to-Digital Converter，模数转换器)直接数字化，且这些信号常常受到放大器输入失调电压和内部MOS晶体管1/f噪声的干扰，故高性能模拟前端放大器的设计是极具挑战性的工程课题。
斩波调制是一种常见的消除输入失调电压和1/f噪声等低频干扰的方法，在斩波调制作用下，放大器的输入失调电压和1/f噪声等低频干扰被调制到斩波频率，该高频失调噪声受到运放的有限增益带宽影响，在放大器输出引入纹波。这种纹波会严重干扰信号，为后级电路带来采样误差等，严重时纹波会导致斩波放大器输出饱和或影响仪表放大器闭环稳定性，故研究低功耗、结构简单、性能优的纹波抑制电路对微弱信号读取具有重要现实意义。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种应用于微弱信号读取的高效纹波抑制电路。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种应用于微弱信号读取的高效纹波抑制电路，包括：
纹波电压粗略提取模块，用于将两级模拟前端放大器输出信号中斩波频率附近的纹波分量进行粗略提取，并隔绝低频待读取信号；
纹波电压精细提取模块，用于将所述两级模拟前端放大器输出信号中斩波频率附近的纹波分量进行精细提取，提取所述低频待读取信号以外斩波频率附近的纹波分量和高频干扰；
电压电流转化模块，用于将所述纹波电压精细提取模块提取的斩波频率附近的纹波分量和所述高频干扰转化为补偿电流；
纹波抑制电路斩波模块，用于将所述电压电流转化模块输出的补偿电流调制至低频段，以消除输出纹波。
在本发明的一个实施例中，所述纹波电压粗略提取模块包括第一隔直通交电容Cs1和第二隔直通交电容Cs2，其中，
所述第一隔直通交电容Cs1的第一端连接两级模拟前端放大器中的第二级全差分放大器Gmo的反相输出端，第二端连接所述纹波电压精细提取模块；所述第二隔直通交电容Cs2的第一端连接所述第二级全差分放大器Gmo的同相输出端，第二端连接所述纹波电压精细提取模块。
在本发明的一个实施例中，所述纹波电压精细提取模块包括主提取全差分运算放大器Gm1和反馈跨导电容型滤波器Gm2，其中，
所述主提取全差分运算放大器Gm1的同相输出端连接所述反馈跨导电容型滤波器Gm2的同相输入端和所述电压电流转化模块，所述主提取全差分运算放大器Gm1的反相输出端连接所述反馈跨导电容型滤波器Gm2的反相输入端和所述电压电流转化模块，所述反馈跨导电容型滤波器Gm2的同相输出端连接所述主提取全差分运算放大器Gm1的反相输入端和所述第一隔直通交电容Cs1，所述反馈跨导电容型滤波器Gm2的反相输出端连接所述主提取全差分运算放大器Gm1的同相输入端和所述第二隔直通交电容Cs2。
在本发明的一个实施例中，所述主提取全差分运算放大器Gm1包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4，其中，
所述PMOS管MP1的源极、所述PMOS管MP6的源极和所述PMOS管MP7的源极均连接至电源电压VDD，所述PMOS管MP1的栅极外接偏置电压VBP1，所述PMOS管MP6的栅极和所述PMOS管MP7的栅极均外接偏置电压VBP3，所述PMOS管MP1的漏极连接所述PMOS管MP2的源极和所述PMOS管MP3的源极；所述PMOS管MP6的漏极连接所述PMOS管MP4的源极，所述PMOS管MP7的漏极连接所述PMOS管MP5的源极；所述PMOS管MP2的栅极作为所述主提取全差分运算放大器Gm1的反相输入端V1in-，所述PMOS管MP3的栅极作为所述主提取全差分运算放大器Gm1的同相输入端V1in+；
所述PMOS管MP2的漏极连接所述NMOS管MN1的漏极和所述NMOS管MN3的源极，所述PMOS管MP3的漏极连接所述NMOS管MN2的漏极和所述NMOS管MN4的源极；所述NMOS管MN1的源极和所述NMOS管MN2的源极均连接接地端GND，所述NMOS管MN1的栅极和所述NMOS管MN2的栅极均外接偏置电压VBN1；所述NMOS管MN3的栅极和所述NMOS管MN4的栅极均外接偏置电压VBN2；所述PMOS管MP4的栅极和所述PMOS管MP5的栅极均外接偏置电压VBP2；所述NMOS管MN3漏极连接所述PMOS管MP4的漏极并作为所述主提取全差分运算放大器Gm1的同相输出端V1out+，所述NMOS管MN4的漏级连接所述PMOS管MP5的漏极并作为所述主提取全差分运算放大器Gm1的反相输出端V1out-。
在本发明的一个实施例中，所述反馈跨导电容型滤波器Gm2包括输入晶体管单元、尾电流源晶体管单元、等效跨导衰减单元和反馈电容单元，其中，
所述输入晶体管单元采用输入轨到轨架构，用于将所述主提取全差分运算放大器的输出电压转化为电流；
所述尾电流源晶体管单元连接所述输入晶体管单元，用于为所述输入晶体管单元提供直流偏置电流；
所述等效跨导衰减单元连接所述输入晶体管单元，用于将所述输入晶体管单元产生的电流等效衰减至1/64倍；
所述反馈电容单元连接所述输入晶体管单元，用于提供负反馈路径。
在本发明的一个实施例中，所述输入晶体管单元包括PMOS管MFP1、PMOS管MFP2、PMOS管MFP3、PMOS管MFP4以及NMOS管MFN1、NMOS管MFN2、NMOS管MFN3、NMOS管MFN4，所述尾电流源晶体管单元包括PMOS管MFP5和NMOS管MFN5，其中，
所述PMOS管MFP1、所述PMOS管MFP3、所述NMOS管MFN1、所述NMOS管MFN3的栅极相互连接并作为所述反馈跨导电容型滤波器Gm2的同相输入端，所述PMOS管MFP2、所述PMOS管MFP4、所述NMOS管MFN2、所述NMOS管MFN4的栅极相互连接并作为所述反馈跨导电容型滤波器Gm2的反相输入端；
所述PMOS管MFP1的源极连接所述PMOS管MFP3的漏极，所述PMOS管MFP2的源极连接所述PMOS管MFP4的漏极，所述NMOS管MFN1的源极连接所述NMOS管MFN3的漏极，所述NMOS管MFN2的源极连接所述NMOS管MFN4的漏极；所述PMOS管MFP3的源极连接所述PMOS管MFP4的源极和所述PMOS管MFP5的漏极，所述PMOS管MFP5的源极连接电源电压VDD，所述PMOS管MFP5的栅极接外部可调电压VBPADJ；所述NMOS管MFN3的源极连接所述NMOS管MFN4的源极和所述NMOS管MFN5的漏极，所述NMOS管MFN5的源极连接接地端GND，所述NMOS管MFN5的栅极接外部可调电压VBNADJ；
所述PMOS管MFP1、所述PMOS管MFP2、所述NMOS管MFN1以及所述NMOS管MFN2的漏极分别连接至所述等效跨导衰减单元。
在本发明的一个实施例中，所述反馈电容单元包括第一反馈电容Cf1和第二反馈电容Cf2，第一反馈电容Cf1跨接在反馈跨导电容型滤波器Gm2的反相输入端V2in-和同相输出端V2out+之间，第二反馈电容Cf2跨接在反馈跨导电容型滤波器Gm2的同相输入端V2in+和反相输出端V2out-之间。
在本发明的一个实施例中，所述两级模拟前端放大器包括第二级全差分放大器Gmo，所述第二级全差分放大器Gmo包括PMOS管MPO1、PMOS管MPO2、PMOS管MPO3、PMOS管MPO4、PMOS管MPO5、PMOS管MPO6、PMOS管MPO7、NMOS管MNO1、NMOS管MNO2、NMOS管MNO3、NMOS管MNO4和斩波开关CH21、斩波开关CH22，其中，PMOS管MPO1、PMOS管MPO6和PMOS管MPO7的源极均连接至电源电压VDD，PMOS管MPO1的栅极外接偏置电压VBPO1，PMOS管MPO6和PMOS管MPO7的栅极共同外接偏置电压VBPO3，PMOS管MPO1的漏极同时连接PMOS管MPO2和PMOS管MPO3的源极，PMOS管MPO6的漏极连接斩波开关CH21的第一输出端，PMOS管MPO7的漏极连接斩波开关CH21的第二输出端；PMOS管MPO2的栅极作为所述第二级全差分运算放大器Gmo的反相输入端V3in-，PMOS管MPO3的栅极作为所述第二级全差分运算放大器Gmo的同相输入端V3in+；
PMOS管MPO2的漏极与NMOS管MNO1的漏极同时连接至斩波开关CH22的第一输入端，PMOS管MPO3的漏极与NMOS管MNO2的漏极同时连接斩波开关CH22的第二输入端；NMOS管MNO1和NMOS管MNO2的源极均连接接地端GND，栅极均外接偏置电压VBNO1；
NMOS管MNO3的源极连接至斩波开关CH22的第一输出端，NMOS管MNO4的源极连接至斩波开关CH22的第二输出端，NMOS管MNO3和MNO4的栅极均外接偏置电压VBNO2；
PMOS管MPO4的源极连接斩波开关CH21的第一输入端，并且此节点F_IN-连接主提取全差分运算放大器Gm1的同相输出端和反馈跨导电容型滤波器Gm2的同相输入端，PMOS管MPO5的源极连接斩波开关CH21的第二输入端并且，此节点F_IN+连接主提取全差分运算放大器Gm1的反相输出端和反馈跨导电容型滤波器Gm2的反相输入端；PMOS管MPO4和PMOS管MPO5的栅极均外接偏置电压VBPO2；NMOS管MNO3和PMOS管MPO4的漏极相连并作为第二级全差分运算放大器Gmo的正相输出端连接第二隔直通交电容Cs2，NMOS管MNO4和PMOS管MPO5的漏极相连并作为第二级全差分运算放大器Gmo的负相输出端连接第一隔直通交电容Cs1。
在本发明的一个实施例中，所述PMOS管MPO4和所述PMOS管MPO5构成所述电压电流转化模块，所述斩波开关CH22构成所述纹波抑制电路斩波模块。
与现有技术相比，本发明的有益效果在于：
1、相比于需要将含有纹波的模拟前端放大器输出信号先进行斩波调制再经过积分器处理的传统纹波抑制电路，在本发明的纹波抑制电路中，由主提取运算跨导放大器和反馈跨导电容型滤波器组成的纹波电压精细提取模块直接将模拟前端放大器输出信号中的纹波提取出来，再通过负反馈进行补偿抑制纹波，不仅减少了输入斩波开关，还避免了使用积分器，从而减少了电路中的电阻、电容元件个数，有利于节省芯片面积。
2、在本发明的纹波抑制电路中，电压电流转化模块和纹波抑制电路斩波模块均采用电路共用技术，由两级模拟前端放大器中的第二级全差分放大器内部元器件共用实现电压电流转化与斩波，与传统的纹波抑制电路相比减少了一个运算跨导放大器和一个斩波开关，节省了功耗，适用于可穿戴应用等低功耗场景。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种应用于微弱信号读取的高效纹波抑制电路的模块示意图；
图2是本发明实施例提供的一种应用于微弱信号读取的高效纹波抑制电路的应用电路图；
图3是本发明实施例提供的一种主提取全差分运算放大器的晶体管级电路图；
图4是本发明实施例提供的一种反馈跨导电容型滤波器的晶体管级电路图；
图5是本发明实施例提供的一种第二级全差分放大器的晶体管级电路图；
图6是本发明实施例提供的一种纹波电压精细提取模块的工作原理示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种应用于微弱信号读取的高效纹波抑制电路进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
请参见图1，图1是本发明实施例提供的一种应用于微弱信号读取的高效纹波抑制电路的模块示意图。本实施例的高效纹波抑制电路包括纹波电压粗略提取模块101、纹波电压精细提取模块102、电压电流转化模块103和纹波抑制电路斩波模块104，其中，纹波电压粗略提取模块101用于将两级模拟前端放大器105的输出信号中斩波频率附近的纹波分量进行粗略提取，并隔绝低频待读取信号；纹波电压精细提取模块102用于将两级模拟前端放大器105输出信号中斩波频率附近的纹波分量进行精细提取，通过反馈实现等效的高通滤波特性，进一步阻止低频待读取信号的通过，提取待读取信号以外斩波频率附近的纹波分量和其他一系列的高频干扰；电压电流转化模块103，采取电路元件共用技术，使用两级模拟前端放大器105中的部分器件，用于将纹波电压精细提取模块102提取的斩波频率附近的纹波分量和其他一系列的高频干扰转化为补偿电流；纹波抑制电路斩波模块104，采取电路元件共用技术，使用两级模拟前端放大器105中的部分器件，用于将电压电流转化模块103输出的补偿电流调制至低频段并返回至两级模拟前端放大器105，从而通过负反馈技术消除输出纹波。
请参见图2，图2是本发明实施例提供的一种应用于微弱信号读取的高效纹波抑制电路的电路图。本实施例的纹波电压粗略提取模块101包括第一隔直通交电容Cs1和第二隔直通交电容Cs2，其中，第一隔直通交电容Cs1的第一端连接两级模拟前端放大器105中第二级全差分放大器Gmo的反相输出端，第二端连接纹波电压精细提取模块102；第二隔直通交电容Cs2的第一端连接第二级全差分放大器Gmo的同相输出端，第二端连接纹波电压精细提取模块102。
进一步地，本实施例的纹波电压精细提取模块102包括主提取全差分运算放大器Gm1和反馈跨导电容型滤波器Gm2，其中，主提取全差分运算放大器Gm1的同相输出端同时连接反馈跨导电容型滤波器Gm2的同相输入端和电压电流转化模块103，主提取全差分运算放大器Gm1的反相输出端同时连接反馈跨导电容型滤波器Gm2的反相输入端和电压电流转化模块103，反馈跨导电容型滤波器Gm2的同相输出端同时连接主提取全差分运算放大器Gm1的反相输入端和第一隔直通交电容Cs1，反馈跨导电容型滤波器Gm2的反相输出端同时连接所述主提取全差分运算放大器Gm1的同相输入端和第二隔直通交电容Cs2。在本实施例中，主提取全差分运算放大器Gm1采用单级全差分折叠型共源共栅架构，以提高纹波抑制电路的负反馈环路增益并减少环路的噪声贡献；反馈跨导电容型滤波器Gm2采用输入轨到轨全差分架构，以提高纹波抑制电路的抑制幅度范围，同时满足低功耗的应用趋势并避免了大量使用电阻和电容元件，节约了芯片面积。
具体地，请参见图3，图3是本发明实施例提供的一种主提取全差分运算放大器的晶体管级电路图。该主提取全差分运算放大器Gm1包括7个PMOS管和4个NMOS管，具体包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4。
其中，PMOS管MP1的源极、PMOS管MP6的源极和PMOS管MP7的源极均连接至电源电压VDD，PMOS管MP1的栅极外接偏置电压VBP1，PMOS管MP6的栅极和PMOS管MP7的栅极均外接偏置电压VBP3，PMOS管MP1的漏极连接PMOS管MP2的源极和PMOS管MP3的源极；PMOS管MP6的漏极连接PMOS管MP4的源极，PMOS管MP7的漏极连接PMOS管MP5的源极；PMOS管MP2的栅极作为主提取全差分运算放大器Gm1的反相输入端V1in-，PMOS管MP3的栅极作为主提取全差分运算放大器Gm1的同相输入端V1in+；
PMOS管MP2的漏极连接NMOS管MN1的漏极和NMOS管MN3的源极，PMOS管MP3的漏极连接NMOS管MN2的漏极和NMOS管MN4的源极；NMOS管MN1的源极和NMOS管MN2的源极均连接接地端GND，NMOS管MN1的栅极和NMOS管MN2的栅极均外接偏置电压VBN1；NMOS管MN3的栅极和NMOS管MN4的栅极均外接偏置电压VBN2；PMOS管MP4的栅极和PMOS管MP5的栅极均外接偏置电压VBP2；NMOS管MN3漏极连接PMOS管MP4的漏极并作为主提取全差分运算放大器Gm1的同相输出端V1out+，NMOS管MN4的漏级连接PMOS管MP5的漏极并作为主提取全差分运算放大器Gm1的反相输出端V1out-。
需要说明的是，接入适当大小的偏置电压VBP1、VBP2、VBP3、VBN1、VBN2，使得PMOS管MP2和MP3偏置在亚阈值区以提高输入晶体管的电流跨导效率，其他晶体管均偏置在饱和区。
所述反馈跨导电容型滤波器Gm2包括输入晶体管单元、等效跨导衰减单元、尾电流源晶体管单元和反馈电容单元，其中，所述输入晶体管单元采用输入轨到轨架构，用于将纹波电压精细提取模块102中主提取全差分运算放大器Gm1的输出电压转化为电流，以提高纹波抑制电路的纹波幅度抑制范围；所述尾电流源晶体管单元连接所述输入晶体管单元，用于为所述输入晶体管单元提供必要的直流偏置电流；所述等效跨导衰减单元连接所述输入晶体管单元，用于将所述输入晶体管单元产生的电流等效衰减至原来的1/64，使得反馈跨导电容型滤波器Gm2具有很低的截止频率；所述反馈电容单元连接所述输入晶体管单元，用于提供负反馈路径。
请参见图4，图4是本发明实施例提供的一种反馈跨导电容型滤波器的晶体管级电路图。本实施例的反馈跨导电容型滤波器Gm2包括37个PMOS晶体管、37个NMOS晶体管和两个电容，总体上采用输入轨到轨架构，以提高纹波抑制电路的纹波抑制幅度范围。
具体地，所述输入晶体管单元包括四个PMOS管MFP1、MFP2、MFP3、MFP4和四个NMOS管MFN1、MFN2、MFN3、MFN4，所述尾电流源晶体管单元包括PMOS管MFP5和NMOS管MFN5。PMOS管MFP1、MFP3和NMOS管MFN1、MFN3的栅极相互连接并作为所述反馈跨导电容型滤波器Gm2的同相输入端V2in+，PMOS管MFP2、MFP4和NMOS管MFN2、MFN4的栅极相互连接并作为所述反馈跨导电容型滤波器Gm2的反相输入端V2in-。在本实施例中，所述输入晶体管单元中的8个输入晶体管MFP1-4和MFN1-4采用分沟长晶体管组态，有利于保持输入跨导恒定并提高滤波器的线性度。
PMOS管MFP1的源极连接PMOS管MFP3的漏极，PMOS管MFP2的源极连接PMOS管MFP4的漏极，NMOS管MFN1的源极连接NMOS管MFN3的漏极，NMOS管MFN2的源极连接NMOS管MFN4的漏极；PMOS管MFP3和PMOS管MFP4的源极相连并连接至PMOS管MFP5的漏极，PMOS管MFP5的源极连接电源电压VDD，PMOS管MFP5的栅极接外部可调电压VBPADJ；NMOS管MFN3的源极和NMOS管MFN4的源极相连并连接至NMOS管MFN5的漏极，NMOS管MFN5的源极连接接地端GND，NMOS管MFN5的栅极接外部可调电压VBNADJ。需要说明的是，外部可调电压VBPADJ和VBNADJ用来微调输入晶体管的等效跨导，以此微调反馈跨导电容型滤波器的截止频率。
所述反馈电容单元包括第一反馈电容Cf1和第二反馈电容Cf2，第一反馈电容Cf1跨接在反馈跨导电容型滤波器Gm2的反相输入端V2in-和同相输出端V2out+之间，第二反馈电容Cf2跨接在反馈跨导电容型滤波器Gm2的同相输入端V2in+和反相输出端V2out-之间。
所述等效跨导衰减单元包括8个并联NMOS管MFNX1-8、8个并联NMOS管MFNA1-8、8个并联PMOS管MFPX1-8以及8个并联PMOS管MFPA1-8，其中，PMOS管MFP1的漏极同时连接所述8个并联NMOS管MFNX1-8的漏极，8个并联NMOS管MFNX1-8的源极均连接接地端GND且栅极和漏极短接；PMOS管MFP2的漏极同时连接所述8个并联NMOS管MFNA1-8的漏极，8个并联NMOS管MFNA1-8的源极均连接接地端GND且栅极和漏极短接；NMOS管MFN1的漏极同时连接所述8个并联PMOS管MFPX1-8的漏极，8个并联PMOS管MFPX1-8的源极均连接电源电压VDD且栅极和漏极短接；NMOS管MFN2的漏极同时连接所述8个并联PMOS管MFPA1-8的漏极，8个并联PMOS管MFPA1-8的源极连接电源电压VDD且栅极和漏极短接。
进一步地，所述等效跨导衰减单元还包括8个串联NMOS管MFNY1-8、8个串联NMOS管MFNB1-8、8个串联PMOS管MFPY1-8以及8个串联PMOS管MFPB1-8，其中，
所述8个串联NMOS管MFNY1-8采用源极漏极依次连接的串联接法，最下方NMOS管的源极连接接地端GND，最上方NMOS管的漏极连接所述反馈跨导电容型滤波器Gm2的同相输出端，所述8个串联NMOS管MFNY1-8的栅极均与所述8个并联NMOS管MFNX1-8的栅极相连；
8个串联NMOS管MFNB1-8采用源极漏极依次连接的串联接法，最下方NMOS管的源极连接接地端GND，最上方NMOS管的漏极连接所述反馈跨导电容型滤波器Gm2的反相输出端，8个串联NMOS管MFNB1-8的栅极均与所述8个并联NMOS管MFNA1-8的栅极相连；
8个串联PMOS管MFPY1-8采用源极漏极依次连接的串联接法，最上方PMOS管的源极连接电源电压VDD，最下方PMOS管的漏极连接所述反馈跨导电容型滤波器Gm2的同相输出端，8个串联PMOS管MFPY1-8的栅极均与所述8个并联PMOS管MFPX1-8的栅极相连；
8个串联PMOS管MFPB1-8采用源极漏极依次连接的串联接法，最上方PMOS管的源极连接电源电压VDD，最下方PMOS管的漏极连接所述反馈跨导电容型滤波器Gm2的反相输出端，8个串联PMOS管MFPB1-8的栅极均与所述8个并联PMOS管MFPA1-8的栅极相连。
NMOS管MFNX1-8、NMOS管MFNY1-8、NMOS管MFNA1-8、NMOS管MFNB1-8、PMOS管MFPX1-8、PMOS管MFPY1-8、PMOS管MFPA1-8以及PMOS管MFPB1-8共同组成等效跨导衰减子模块，模拟出64:1的电流镜复制比，从而将输入电压作用于输入晶体管产生的电流增量等效衰减到原来的1/64，使得反馈跨导电容型滤波器具有很低的截止频率。
需要说明的是，偏置电压VBNADJ和VBPADJ的取值原则是使得MFN5和MFP5的电流较小，同时满足MFN5、MFP5偏置在深饱和区，而MFPX1-8、MFPA1-8、MFNX1-8、MFNA1-8偏置在饱和区。
此外，本实施例的电压电流转化模块103和纹波抑制电路斩波模块104均采用电路共用技术，由两级模拟前端放大器105中的第二级全差分放大器Gmo内部元器件共用实现电压电流转化与斩波，与传统结构纹波抑制电路相比，减少了一个运算跨导放大器和一个斩波开关。具体地，请参见图5，图5是本发明实施例提供的一种第二级全差分放大器的晶体管级电路图。该第二级全差分放大器Gmo具体包括PMOS管MPO1、PMOS管MPO2、PMOS管MPO3、PMOS管MPO4、PMOS管MPO5、PMOS管MPO6、PMOS管MPO7、NMOS管MNO1、NMOS管MNO2、NMOS管MNO3、NMOS管MNO4和斩波开关CH21、斩波开关CH22，其中，PMOS管MPO1、PMOS管MPO6和PMOS管MPO7的源极均连接至电源电压VDD，PMOS管MPO1的栅极外接偏置电压VBPO1，PMOS管MPO6和PMOS管MPO7的栅极共同外接偏置电压VBPO3，PMOS管MPO1的漏极同时连接PMOS管MPO2和PMOS管MPO3的源极，PMOS管MPO6的漏极连接斩波开关CH21的第一输出端，PMOS管MPO7的漏极连接斩波开关CH21的第二输出端；PMOS管MPO2的栅极作为所述第二级全差分运算放大器Gmo的反相输入端V3in-，PMOS管MPO3的栅极作为所述第二级全差分运算放大器Gmo的同相输入端V3in+。
PMOS管MPO2的漏极与NMOS管MNO1的漏极同时连接至斩波开关CH22的第一输入端，PMOS管MPO3的漏极与NMOS管MNO2的漏极同时连接斩波开关CH22的第二输入端；NMOS管MNO1的源极和NMOS管MNO2的源极均连接接地端GND，栅极均外接偏置电压VBNO1。
NMOS管MNO3的源极连接至斩波开关CH22的第一输出端，NMOS管MNO4的源极连接至斩波开关CH22的第二输出端，NMOS管MNO3和MNO4的栅极均外接偏置电压VBNO2。
PMOS管MPO4的源极连接斩波开关CH21的第一输入端，并且此节点F_IN-连接主提取全差分运算放大器Gm1的同相输出端和反馈跨导电容型滤波器Gm2的同相输入端，PMOS管MPO5的源极连接斩波开关CH21的第二输入端并且，此节点F_IN+连接主提取全差分运算放大器Gm1的反相输出端和反馈跨导电容型滤波器Gm2的反相输入端；PMOS管MPO4和PMOS管MPO5的栅极均外接偏置电压VBPO2；NMOS管MNO3和PMOS管MPO4的漏极相连并作为第二级全差分运算放大器Gmo的正相输出端Vout+连接第二隔直通交电容Cs2，NMOS管MNO4和PMOS管MPO5的漏极相连并作为第二级全差分运算放大器Gmo的负相输出端Vout-连接第一隔直通交电容Cs1。
需要说明的是，接入适当大小的偏置电压VBPO1、VBPO2、VBPO3、VBNO1、VBNO2，能够让MPO2和MPO3偏置在亚阈值区以提高输入晶体管的电流跨导效率，其他晶体管均偏置在饱和区。
在本实施例中，PMOS管MPO4和PMOS管MPO5的跨导即为电压电流转化模块103的跨导Gmx。也就是说，第二级全差分放大器Gmo的PMOS管MPO4和PMOS管MPO5构成了本实施例的电压电流转化模块103。斩波开关CH22构成了本实施例的纹波抑制电路斩波模块104。带反馈的主提取全差分运算放大器输出的纹波电压经过PMOS管MPO4和PMOS管MPO5的跨导转化为纹波电流，该电流在第二级全差分放大器内部流动经过另一个斩波开关CH22的调制从而抵消由两级模拟前端放大器105的预放大级伪差分放大器和第二级全差分放大器的失调电压在第二级全差分放大器输入晶体管上引起的失调电流，从而很好地完成了纹波抑制。
继续参见图1，本实施例的高效纹波抑制电路应用于微弱信号读取模拟前端电路中，整体工作流程如下：被采集的低频微弱信号经过斩波开关CH1调制到斩波频率处，并输入预放大级伪差分放大器PA1和PA2，可以通过调节反馈电阻RH与RHX的比例调整其增益，接着由输入电容Cin1和Cin2耦合到第二级全差分放大器Gmo，该全差分放大器由伪电阻上的外接偏置电压提供输入直流工作点，待读取信号放大并经过内部低阻抗节点斩波开关CH2解调到低频，同时将干扰(1/f噪声和两级放大器直流失调电压)调制到高频，实现频段分离，干扰再被本发明高效纹波抑制电路消除。
进一步地，在图1所示的纹波抑制电路中，模拟前端电路的输出首先接入纹波电压粗略提取模块101，通过隔直通交电容，粗滤将输出中的高频纹波提取出来，接下来由反馈跨导电容型滤波器Gm2反馈的主提取全差分运算放大器Gm1所模拟出的高通滤波特性进一步精细提取输出中的高频纹波。随后通过共用第二级全差分放大器Gmo中的晶体管，将提取出的高频纹波转化为高频补偿电流并再次共用第二级全差分放大器Gmo内部的斩波开关，将补偿电流调制到低频，从而抵消直流失调电压和低频1/f噪声的干扰即通过负反馈技术消除了输出纹波。请参见图6，图6是本发明实施例提供的一种纹波电压精细提取模块的工作原理示意图，反馈跨导电容型滤波器Gm2反馈的主提取全差分运算放大器Gm1模拟出高通滤波特性的原理如下，低通特性的反馈跨导电容型滤波器Gm2将主提取全差分运算放大器Gm1输出信号中的低频部分提取出来，并负反馈回主提取全差分运算放大器Gm1的输入端将低频输入信号抵消掉，主提取全差分运算放大器Gm1只能放大相对高频的信号而衰减低频信号，故呈现出高通特性。
相比于需要将含有纹波的模拟前端放大器输出信号先进行斩波调制再经过积分器处理的传统纹波抑制电路，在本实施例的纹波抑制电路中，由主提取运算跨导放大器和反馈跨导电容型滤波器组成的纹波电压精细提取模块直接将模拟前端放大器输出信号中的纹波提取出来，再通过负反馈进行补偿抑制纹波，不仅减少了输入斩波开关，还避免了使用积分器，从而减少了电路中的电阻、电容元件个数，有利于节省芯片面积。此外，相比于现有技术，在本实施例的纹波抑制电路中，电压电流转化模块和纹波抑制电路斩波模块均采用电路共用技术，由两级模拟前端放大器中的第二级全差分放大器内部元器件共用实现电压电流转化与斩波，与传统的纹波抑制电路相比减少了一个运算跨导放大器和一个斩波开关，节省了功耗，适用于可穿戴应用等低功耗场景。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种应用于微弱信号读取的高效纹波抑制电路，其特征在于，包括：
纹波电压粗略提取模块(101)，用于将两级模拟前端放大器(105)输出信号中斩波频率附近的纹波分量进行粗略提取，并隔绝低频待读取信号；
纹波电压精细提取模块(102)，用于将所述两级模拟前端放大器(105)输出信号中斩波频率附近的纹波分量进行精细提取，提取所述低频待读取信号以外斩波频率附近的纹波分量和高频干扰；
电压电流转化模块(103)，用于将所述纹波电压精细提取模块(102)提取的斩波频率附近的纹波分量和所述高频干扰转化为补偿电流；
纹波抑制电路斩波模块(104)，用于将所述电压电流转化模块(103)输出的补偿电流调制至低频段，以消除输出纹波，
所述纹波电压粗略提取模块(101)包括第一隔直通交电容Cs1和第二隔直通交电容Cs2，其中，
所述第一隔直通交电容Cs1的第一端连接两级模拟前端放大器中的第二级全差分放大器Gmo的反相输出端，第二端连接所述纹波电压精细提取模块(102)；所述第二隔直通交电容Cs2的第一端连接所述第二级全差分放大器Gmo的同相输出端，第二端连接所述纹波电压精细提取模块(102)；
所述纹波电压精细提取模块(102)包括主提取全差分运算放大器Gm1和反馈跨导电容型滤波器Gm2，其中，
所述主提取全差分运算放大器Gm1的同相输出端连接所述反馈跨导电容型滤波器Gm2的同相输入端和所述电压电流转化模块(103)，所述主提取全差分运算放大器Gm1的反相输出端连接所述反馈跨导电容型滤波器Gm2的反相输入端和所述电压电流转化模块(103)，所述反馈跨导电容型滤波器Gm2的同相输出端连接所述主提取全差分运算放大器Gm1的反相输入端和所述第一隔直通交电容Cs1，所述反馈跨导电容型滤波器Gm2的反相输出端连接所述主提取全差分运算放大器Gm1的同相输入端和所述第二隔直通交电容Cs2。
2.根据权利要求1所述的应用于微弱信号读取的高效纹波抑制电路，其特征在于，所述主提取全差分运算放大器Gm1包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、PMOS管MP7、NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4，其中，
所述PMOS管MP1的源极、所述PMOS管MP6的源极和所述PMOS管MP7的源极均连接至电源电压VDD，所述PMOS管MP1的栅极外接偏置电压VBP1，所述PMOS管MP6的栅极和所述PMOS管MP7的栅极均外接偏置电压VBP3，所述PMOS管MP1的漏极连接所述PMOS管MP2的源极和所述PMOS管MP3的源极；所述PMOS管MP6的漏极连接所述PMOS管MP4的源极，所述PMOS管MP7的漏极连接所述PMOS管MP5的源极；所述PMOS管MP2的栅极作为所述主提取全差分运算放大器Gm1的反相输入端V1in-，所述PMOS管MP3的栅极作为所述主提取全差分运算放大器Gm1的同相输入端V1in+；
所述PMOS管MP2的漏极连接所述NMOS管MN1的漏极和所述NMOS管MN3的源极，所述PMOS管MP3的漏极连接所述NMOS管MN2的漏极和所述NMOS管MN4的源极；所述NMOS管MN1的源极和所述NMOS管MN2的源极均连接接地端GND，所述NMOS管MN1的栅极和所述NMOS管MN2的栅极均外接偏置电压VBN1；所述NMOS管MN3的栅极和所述NMOS管MN4的栅极均外接偏置电压VBN2；所述PMOS管MP4的栅极和所述PMOS管MP5的栅极均外接偏置电压VBP2；所述NMOS管MN3漏极连接所述PMOS管MP4的漏极并作为所述主提取全差分运算放大器Gm1的同相输出端V1out+，所述NMOS管MN4的漏级连接所述PMOS管MP5的漏极并作为所述主提取全差分运算放大器Gm1的反相输出端V1out-。
3.根据权利要求2所述的应用于微弱信号读取的高效纹波抑制电路，其特征在于，所述反馈跨导电容型滤波器Gm2包括输入晶体管单元、尾电流源晶体管单元、等效跨导衰减单元和反馈电容单元，其中，
所述输入晶体管单元采用输入轨到轨架构，用于将所述主提取全差分运算放大器的输出电压转化为电流；
所述尾电流源晶体管单元连接所述输入晶体管单元，用于为所述输入晶体管单元提供直流偏置电流；
所述等效跨导衰减单元连接所述输入晶体管单元，用于将所述输入晶体管单元产生的电流等效衰减至1/64倍；
所述反馈电容单元连接所述输入晶体管单元，用于提供负反馈路径。
4.根据权利要求3所述的应用于微弱信号读取的高效纹波抑制电路，其特征在于，所述输入晶体管单元包括PMOS管MFP1、PMOS管MFP2、PMOS管MFP3、PMOS管MFP4以及NMOS管MFN1、NMOS管MFN2、NMOS管MFN3、NMOS管MFN4，所述尾电流源晶体管单元包括PMOS管MFP5和NMOS管MFN5，其中，
所述PMOS管MFP1、所述PMOS管MFP3、所述NMOS管MFN1、所述NMOS管MFN3的栅极相互连接并作为所述反馈跨导电容型滤波器Gm2的同相输入端，所述PMOS管MFP2、所述PMOS管MFP4、所述NMOS管MFN2、所述NMOS管MFN4的栅极相互连接并作为所述反馈跨导电容型滤波器Gm2的反相输入端；
所述PMOS管MFP1的源极连接所述PMOS管MFP3的漏极，所述PMOS管MFP2的源极连接所述PMOS管MFP4的漏极，所述NMOS管MFN1的源极连接所述NMOS管MFN3的漏极，所述NMOS管MFN2的源极连接所述NMOS管MFN4的漏极；所述PMOS管MFP3的源极连接所述PMOS管MFP4的源极和所述PMOS管MFP5的漏极，所述PMOS管MFP5的源极连接电源电压VDD，所述PMOS管MFP5的栅极接外部可调电压VBPADJ；所述NMOS管MFN3的源极连接所述NMOS管MFN4的源极和所述NMOS管MFN5的漏极，所述NMOS管MFN5的源极连接接地端GND，所述NMOS管MFN5的栅极接外部可调电压VBNADJ；
所述PMOS管MFP1、所述PMOS管MFP2、所述NMOS管MFN1以及所述NMOS管MFN2的漏极分别连接至所述等效跨导衰减单元。
5.根据权利要求4所述的应用于微弱信号读取的高效纹波抑制电路，其特征在于，所述反馈电容单元包括第一反馈电容Cf1和第二反馈电容Cf2，第一反馈电容Cf1跨接在反馈跨导电容型滤波器Gm2的反相输入端V2in-和同相输出端V2out+之间，第二反馈电容Cf2跨接在反馈跨导电容型滤波器Gm2的同相输入端V2in+和反相输出端V2out-之间。
6.根据权利要求5所述的应用于微弱信号读取的高效纹波抑制电路，其特征在于，所述两级模拟前端放大器(105)包括第二级全差分放大器Gmo，所述第二级全差分放大器Gmo包括PMOS管MPO1、PMOS管MPO2、PMOS管MPO3、PMOS管MPO4、PMOS管MPO5、PMOS管MPO6、PMOS管MPO7、NMOS管MNO1、NMOS管MNO2、NMOS管MNO3、NMOS管MNO4和斩波开关CH21、斩波开关CH22，其中，PMOS管MPO1、PMOS管MPO6和PMOS管MPO7的源极均连接至电源电压VDD，PMOS管MPO1的栅极外接偏置电压VBPO1，PMOS管MPO6和PMOS管MPO7的栅极共同外接偏置电压VBPO3，PMOS管MPO1的漏极同时连接PMOS管MPO2和PMOS管MPO3的源极，PMOS管MPO6的漏极连接斩波开关CH21的第一输出端，PMOS管MPO7的漏极连接斩波开关CH21的第二输出端；PMOS管MPO2的栅极作为所述第二级全差分运算放大器Gmo的反相输入端V3in-，PMOS管MPO3的栅极作为所述第二级全差分运算放大器Gmo的同相输入端V3in+；
PMOS管MPO2的漏极与NMOS管MNO1的漏极同时连接至斩波开关CH22的第一输入端，PMOS管MPO3的漏极与NMOS管MNO2的漏极同时连接斩波开关CH22的第二输入端；NMOS管MNO1和NMOS管MNO2的源极均连接接地端GND，栅极均外接偏置电压VBNO1；
NMOS管MNO3的源极连接至斩波开关CH22的第一输出端，NMOS管MNO4的源极连接至斩波开关CH22的第二输出端，NMOS管MNO3和MNO4的栅极均外接偏置电压VBNO2；
PMOS管MPO4的源极连接斩波开关CH21的第一输入端，并且此节点F_IN-连接主提取全差分运算放大器Gm1的同相输出端和反馈跨导电容型滤波器Gm2的同相输入端，PMOS管MPO5的源极连接斩波开关CH21的第二输入端并且，此节点F_IN+连接主提取全差分运算放大器Gm1的反相输出端和反馈跨导电容型滤波器Gm2的反相输入端；PMOS管MPO4和PMOS管MPO5的栅极均外接偏置电压VBPO2；NMOS管MNO3和PMOS管MPO4的漏极相连并作为第二级全差分运算放大器Gmo的正相输出端连接第二隔直通交电容Cs2，NMOS管MNO4和PMOS管MPO5的漏极相连并作为第二级全差分运算放大器Gmo的负相输出端连接第一隔直通交电容Cs1。
7.根据权利要求6所述的应用于微弱信号读取的高效纹波抑制电路，其特征在于，所述PMOS管MPO4和所述PMOS管MPO5构成所述电压电流转化模块(103)，所述斩波开关CH22构成所述纹波抑制电路斩波模块(104)。
CN202110462129.4A 2021-04-27 2021-04-27 一种应用于微弱信号读取的高效纹波抑制电路 Active CN113346869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110462129.4A CN113346869B (zh) 2021-04-27 2021-04-27 一种应用于微弱信号读取的高效纹波抑制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110462129.4A CN113346869B (zh) 2021-04-27 2021-04-27 一种应用于微弱信号读取的高效纹波抑制电路

Publications (2)

Publication Number Publication Date
CN113346869A CN113346869A (zh) 2021-09-03
CN113346869B true CN113346869B (zh) 2023-02-10

Family

ID=77468838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110462129.4A Active CN113346869B (zh) 2021-04-27 2021-04-27 一种应用于微弱信号读取的高效纹波抑制电路

Country Status (1)

Country Link
CN (1) CN113346869B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764118B2 (en) * 2008-09-11 2010-07-27 Analog Devices, Inc. Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
TWI531159B (zh) * 2014-01-16 2016-04-21 國立臺灣科技大學 轉導放大器、可編程重組之全差動電壓感測放大器以及可編程重組之全差動電容感測放大器
CN104242620B (zh) * 2014-09-01 2017-07-28 成都芯源系统有限公司 具有纹波抑制电路的系统及其纹波抑制方法
CN106972834B (zh) * 2017-02-24 2019-09-20 浙江大学 一种用于电容耦合斩波放大器的纹波消除环路
CN107168453B (zh) * 2017-07-03 2018-07-13 电子科技大学 一种基于纹波预放大的全集成低压差线性稳压器
US10673389B2 (en) * 2017-11-20 2020-06-02 Linear Technology Holding Llc Chopper amplifiers with high pass filter for suppressing chopping ripple
CN108513408B (zh) * 2018-05-08 2024-08-27 杰华特微电子股份有限公司 纹波消除电路、纹波消除方法及应用其的led控制电路
CN111726179B (zh) * 2019-03-18 2021-12-17 清华大学 接收信号强度检测电路及方法

Also Published As

Publication number Publication date
CN113346869A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN107294501B (zh) 一种斩波放大电路装置及其实现方法
CN108494370B (zh) 斩波稳定仪表放大器
US9294048B2 (en) Instrumentation amplifier and signal amplification method
CN111900945B (zh) 一种应用于电流模无源混频器的跨阻放大器
CN107294497B (zh) 转换电路、心跳电流信号转换装置及方法、心跳检测系统
CN106817099A (zh) 用于生理电势信号检测的放大器
CN113225024B (zh) 一种面向高阻源测量的低噪声电压放大调理电路
Hsu et al. Design of low-frequency low-pass filters for biomedical applications
Pandey et al. A CMOS 140-mW fourth-order continuous-time low-pass filter stabilized with a class AB common-mode feedback operating at 550 MHz
Pérez-Bailón et al. A 0.18 μm CMOS widely tunable low pass filter with sub-hz cutoff frequencies
CN109857186B (zh) 一种带负反馈的源极跟随器以及滤波器结构
JPWO2018116825A1 (ja) 単相差動変換回路およびその信号処理方法、並びに、受信装置
CN215268207U (zh) 一种主动电极芯片及信号采集系统
Bahmani et al. A highly linear pseudo-differential transconductance [CMOS OTA]
CN116232241B (zh) 仪表放大电路及电流监测仪
CN113346869B (zh) 一种应用于微弱信号读取的高效纹波抑制电路
CN206611389U (zh) 用于生理电势信号检测的放大器
CN110768645B (zh) 一种反双曲正切预失真电路、跨导器及gm-c低通滤波器
Jussila et al. A channel selection filter for a WCDMA direct conversion receiver
CN109275071B (zh) 音频处理装置、芯片、系统和方法
JP2008270924A (ja) 周波数変換回路および受信装置
Huang et al. A ECG offset cancelling readout circuit using a current mode feedback loop technique
CN111541433B (zh) 一种跨导运算放大电路及滤波电路
JP5375680B2 (ja) 単相差動変換器
CN111835304B (zh) 一种用于传感器模拟前端的跨导运算放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant