CN113345903A - 制造三维存储器的方法及三维存储器 - Google Patents
制造三维存储器的方法及三维存储器 Download PDFInfo
- Publication number
- CN113345903A CN113345903A CN202110607409.XA CN202110607409A CN113345903A CN 113345903 A CN113345903 A CN 113345903A CN 202110607409 A CN202110607409 A CN 202110607409A CN 113345903 A CN113345903 A CN 113345903A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon layer
- gate
- stacked
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 230000015654 memory Effects 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 36
- 230000003647 oxidation Effects 0.000 claims abstract description 35
- 230000008859 change Effects 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 133
- 229920005591 polysilicon Polymers 0.000 claims description 127
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000002019 doping agent Substances 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 230000003472 neutralizing effect Effects 0.000 claims description 7
- 229910007991 Si-N Inorganic materials 0.000 claims description 4
- 229910006294 Si—N Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 208
- 238000010586 diagram Methods 0.000 description 14
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 229910008045 Si-Si Inorganic materials 0.000 description 4
- 229910006411 Si—Si Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提供了一种制造三维存储器的方法及三维存储器。该方法包括：形成衬底结构；在所述衬底结构上形成堆叠结构，其中，所述堆叠结构包括交替堆叠的第一绝缘层和牺牲层；形成贯穿所述堆叠结构并延伸至所述衬底结构的栅极间隙；以及经由所述栅极间隙对所述堆叠结构进行氧化处理，以改变所述堆叠结构的应力。
Description
技术领域
本申请涉及半导体领域，更具体的，涉及一种制造三维存储器的方法及三维存储器。
背景技术
在各类非易失性存储器中，NAND(与非型)存储器已经逐步成为主流的存储器。因为NAND存储器具有集成度高、功耗低、编程与擦除速度快、可靠性好以及成本低等优势。NAND存储器作为目前主流的非易失性存储器而受到广泛的关注，且在未来几十年仍然会是非常重要的存储器之一。
业内始终期望增加3D NAND存储器的单位面积存储容量。在绝缘层和栅极层的单层厚度不变时，需要通过增加绝缘层与栅极层的数量来增加单位面积存储容量。随着绝缘层与栅极层的数量的增加，整个存储器内部的结构越来越复杂。制造存储器时，通常基于晶圆(wafer)而不断形成薄膜等结构，进而在工艺过程中伴随着温度的变化，这些薄膜会发生形变。
晶圆的强度通常不足以抵抗薄膜的形变而导致自身也会变形，进而导致尺寸偏差、前后道工序的套刻精度(OVL)难以保证等问题，甚至无法进行后续工序。
发明内容
本申请的实施例提供了一种制造三维存储器的方法，该方法包括：形成衬底结构；在所述衬底结构上形成堆叠结构，其中，所述堆叠结构包括交替堆叠的第一绝缘层和牺牲层；形成贯穿所述堆叠结构并延伸至所述衬底结构的栅极间隙；以及经由所述栅极间隙对所述堆叠结构进行氧化处理，以改变所述堆叠结构的应力。
在一个实施方式中，所述形成衬底结构的步骤包括：在衬底上交替形成至少一对第二绝缘层和多晶硅层。
在一个实施方式中，在对所述堆叠结构进行氧化处理的步骤之前，所述方法还包括：对所述多晶硅层进行处理，使所述多晶硅层的上表面包括掺杂物以中和所述多晶硅层中硅原子的悬挂键。
在一个实施方式中，对所述多晶硅层进行处理的步骤在所述形成堆叠结构的步骤之前。
在一个实施方式中，所述栅极间隙延伸至所述多晶硅层，以及对所述多晶硅层进行处理的步骤在形成所述栅极间隙的步骤之后，并包括：经由所述栅极间隙对所述多晶硅层进行处理，使所述多晶硅层的上表面包括掺杂物以中和所述多晶硅层中硅原子的悬挂键。
在一个实施方式中，对所述多晶硅层进行处理包括：利用氨气处理所述多晶硅层以在所述多晶硅层的表面形成Si-N键。
在一个实施方式中，在对所述堆叠结构进行氧化处理的步骤之后，所述方法还包括：去除所述牺牲层形成牺牲间隙；以及在所述牺牲间隙内形成栅极层。
在一个实施方式中，所述方法还包括：在去除所述牺牲层形成牺牲间隙的步骤之后，并在所述形成栅极层的步骤之前，再次对所述堆叠结构进行氧化处理。
在一个实施方式中，在对所述堆叠结构进行氧化处理的步骤之前，所述方法还包括：去除所述牺牲层形成牺牲间隙；以及在对所述堆叠结构进行氧化处理的步骤之后，所述方法还包括：在所述牺牲间隙内形成栅极层。
在一个实施方式中，所述氧化处理为湿法氧化处理或干法氧化处理。
在一个实施方式中，所述氧化处理包括：使所述堆叠结构处于温度范围为650℃～1000℃的氧气氛中，其中，所述氧化处理的时间在12小时以内。
第二方面，本申请的实施例提供了一种三维存储器，该三维存储器包括：衬底结构，顶层被配置为多晶硅层，其中，所述多晶硅层的上表面包括用于中和硅原子的悬挂键的掺杂物；堆叠结构，设置于所述衬底结构上，包括交替堆叠的栅极层和绝缘层；沟道结构，贯穿所述堆叠结构并延伸至所述衬底结构；以及栅极间隙结构，贯穿所述堆叠结构和所述多晶硅层。
在一个实施方式中，所述掺杂物包括氮元素。
在一个实施方式中，所述多晶硅层的面对所述栅极间隙结构的部分包括用于中和硅原子的悬挂键的氮元素。
在一个实施方式中，所述衬底包括交替堆叠的至少一对绝缘层和多晶硅层。
本申请的第三方面还提供一种三维存储器，该三维存储器包括：衬底结构，其顶层被配置为多晶硅层，其中，所述多晶硅层的上表面包括掺杂物，所述掺杂物为氮元素；堆叠结构，设置于所述衬底结构上，包括交替堆叠的栅极层和绝缘层；沟道结构，贯穿所述堆叠结构并延伸至所述衬底结构；以及栅极间隙结构，贯穿所述堆叠结构和所述多晶硅层。
本申请的实施例提供的制造三维存储器的方法，通过对堆叠结构氧化，可以改变各绝缘层或牺牲层的应力特性。晶圆在X方向上的弯曲(BOW)变小，有利于使后续的工序与之前的工序的套刻精度提高，进而制造出尺寸精度高、结构缺陷少、使用性能好的三维存储器。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请实施方式的制造三维存储器的方法流程框图；
图2是根据本申请另一实施方式的制造三维存储器的方法流程框图；
图3是根据本申请实施方式形成的第一多晶硅层的示意图；
图4是根据本申请实施方式的经过氨气处理的第一多晶硅层的示意图；
图5是图3中第一多晶硅层表面的晶格结构示意图；
图6是图4中第一多晶硅层表面的晶格结构示意图；
图7是根据本申请实施方式形成的第二多晶硅层的示意图；
图8是根据本申请实施方式形成的堆叠结构的示意图；
图9是根据本申请实施方式的沟道结构的局部示意图；
图10至图12是根据本申请一种实施方式的制造三维存储器的工艺图；
图13是图12的详细结构图；
图14至图15是根据本申请另一种实施方式的制造三维存储器的工艺图；
图16至图18是根据本申请又一种实施方式的制造三维存储器的工艺图；
图19是根据本申请另一实施方式的制造三维存储器的方法流程框图；
图20是根据本申请另一实施方式的制造三维存储器的方法流程框图；以及
图21至图22是根据本申请另一种实施方式的制造三维存储器的工艺图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。因此，在不背离本申请的教导的情况下，下文中讨论的。反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
图1是根据本申请实施方式的制造三维存储器的方法示意性流程图。参考图1，本申请实施方式提供的方法1000包括：
步骤S101，形成衬底结构。
步骤S102，在衬底结构上形成堆叠结构。堆叠结构包括交替堆叠的第一绝缘层和牺牲层。
步骤S103，形成贯穿堆叠结构并延伸至衬底结构的栅极间隙。具体地，栅极间隙穿过衬底结构的一部分。
步骤S104，经由栅极间隙对堆叠结构进行氧化处理，以改变堆叠结构的应力。
本申请提供的制造三维存储器的方法，可以调整堆叠结构的结构应力，进而改善堆叠结构和衬底结构整体的变形状态，可保证结构尺寸，提升工序的套刻精度，制造出质量好的三维存储器。该方法可用于制造例如3D NAND型闪存。
参考图2，其中示出根据本申请一些实施方式的制造三维存储器的方法2000。
以下参考图3至图18进行详细说明。
实施方式一
本实施方式的制造三维存储器的方法2000包括如下步骤：
步骤S201，在衬底上交替形成至少一对第二绝缘层和多晶硅层。
参考图3，在衬底1上形成下部第二绝缘层2，在下部第二绝缘层2上形成第一多晶硅层3。示例性地，下部绝缘层2的材料是氧化物，例如氧化硅。
参考图4，步骤201中形成多晶硅层的步骤还可包括：对第一多晶硅层3氨气处理。第一多晶硅层3的上部因氨气处理而形成包括掺杂物的衍生层31，其余部分是未被影响到的多晶硅部30。
示例性地，衬底1放置在反应腔内，进而在700℃～800摄氏度的温度下向反应腔内通入氨气以对第一多晶硅层3氨气处理。该方式可以一批量地处理多件晶圆。
示例性地，氨气处理可以利用等离子体气相反应的方式进行。衬底1放置在等离子体发生设备中，氨气在设备中被电离出氮离子。进而正电荷的氮离子在磁场作用下轰击第一多晶硅层3并中和所述多晶硅层中硅原子的悬挂键。
参考图5和图6。图5示出了图3中形成的第一多晶硅层3位于表面的一个晶格的示意性键连接结构。该晶格中内部的硅原子形成四个Si-Si共价键。该晶格位于上表面的硅原子在形成三个Si-Si共价键的同时，还有一个悬挂键。示例性地，在第一多晶硅层3的内部，晶格与晶格之间具有晶界，每个晶格的位于晶界处的硅原子也可能具有悬挂键。
图6示出了图4中第一多晶硅层3的位于表面的一个晶格的示意性键连接结构。第一多晶硅层3的上部形成为衍生层31，其余部分是未被影响到的多晶硅部30。氨气处理后，氮原子与硅原子之间形成Si-N键。具体地，位于第一多晶硅层3的上表面处的硅原子的悬挂键被氮原子中和。而氮原子也被留在第一多晶硅层3中，成为第一多晶硅层3表面的掺杂物。
示例性地，表层晶格的晶界处硅原子的悬挂键也可被氮原子中和得到Si-N键。示例性地，在氨气处理的过程中，一些Si-Si键可能被打断，进而这个被打断的Si-Si键也可形成为Si-N键。因此第一多晶硅层3还包括位于晶界中的掺杂物。随着硅原子的悬挂键被基本中和，在后续氧化的过程中可以尽量避免硅原子被氧化。具体地，掺杂物沿晶界向第一多晶硅层3内渗透的深度可视为衍生层31的厚度。衍生层31的厚度可能是不均匀的。
在示例性实施方式中，参考图7，步骤S201还包括：在第一多晶硅层3上形成上部绝缘层4；在上部绝缘层4上形成第二多晶硅层5。示例性地，参考第一多晶硅层3，形成第二多晶硅层5的步骤可包括：对第二多晶硅层5氨气处理，使得第二多晶硅层5中硅原子的悬挂键被中和。第二多晶硅层5包括具有掺杂物的衍生层51和剩余的多晶硅部50。本实施方式中，下部绝缘层2和上部绝缘层4即本文所述的第二绝缘层。衬底1至第二多晶硅层5用于构成衬底结构，而衬底结构在后续工序中还可进一步改造。
步骤S202，参考图8，在第二多晶硅层5上形成堆叠结构6。堆叠结构6的堆叠方向即图8中的Z方向。
示例性地，在形成堆叠结构6后，在台阶区SS形成了台阶。台阶的层级方向可以是沿着X方向。台阶上形成填充绝缘层63，以使堆叠结构上表面大致齐平。堆叠结构6上还可形成第三绝缘层7。在第三绝缘层7上还堆积一层绝缘材料。
进一步地，在台阶区SS可形成贯穿第三绝缘层7和堆叠结构6的虚拟沟道结构11。示例性地，虚拟沟道结构11延伸至衬底11中。并在存储区C(与台阶区SS为90°的旋转剖视图)形成贯穿第三绝缘层7和堆叠结构6的沟道结构10。示例性地，沟道结构10延伸至第一多晶硅层3中。
示例性地，形成覆盖第三绝缘层7、虚拟沟道结构11和沟道结构10的第四绝缘层8。具体地，根据工艺需求，形成第四绝缘层8的步骤可采用如化学机械研磨、化学气相沉积及物理气相沉积等工艺方法。各绝缘层的材料可包括氧化硅。
图9示出了沟道结构10的具体结构。沟道结构10由外侧向内侧依次为阻挡层101、电荷存储层102、隧穿层103、沟道层104和绝缘填充层105。
步骤S203，回看图8，形成贯穿堆叠结构6并延伸至第一多晶硅层3的栅极间隙9。栅极间隙9也贯穿了第三绝缘层7和第四绝缘层8，进而在上方具有开口。
步骤204，参考图10，通过栅极间隙9对堆叠结构6进行氧化处理。具体地，氧化处理为湿法氧化处理或干法氧化处理。
在示例性实施方式中，氧化处理的步骤包括：使堆叠结构6处于温度范围为650℃～1000℃的氧气氛中，其中，氧化处理的时间在12小时以内。
包括堆叠结构6的半导体器件整体可以放置在炉管之中。炉管内的温度控制在650℃～1000℃，例如700℃左右。同时向炉管内通入氧气。
具体地，氧气可以使制备产生的。湿法氧化处理时，氧气中可携带有水蒸气。水蒸气等一些气体成分在制备过程中混入氧气。干法氧化处理时，氧气较干燥。
进一步地，通入氧气的时间在12h以内，例如8h或10h左右。示例性地，通入氧气的时间可大于1min。
由于栅极间隙9在X方向上延展，因此通过栅极间隙9氧化处理后的堆叠结构6在X方向上的应力得到缓解。进而堆叠结构6在X方向的变形得到修正。而且沿Y方向在堆叠结构6中可设置多个栅极间隙9，整个堆叠结构6的变形可以得到较均衡的修正。堆叠结构6和衬底结构的形状精度、尺寸精度提高，有利于后续工序的进行。
在氧化处理的过程中，第一多晶硅层3面对栅极间隙9的部分被氧化为第一氧化部32A。第二多晶硅层5面对栅极间隙9的部分被氧化为第二氧化部52A。而第一多晶硅层3的衍生层31和第二多晶硅层5的衍生层51基本未被氧化。
参考图11和图12，该方法2000还包括步骤：将牺牲层62替换为栅极层64。
具体地参考图11，步骤205，去除牺牲层62。堆叠结构6中牺牲层62的位置转变为牺牲间隙620。虚拟沟道结构11可用于支撑第一绝缘层61以防止坍塌。牺牲间隙620与栅极间隙9连通。
参考图12，步骤206，形成栅极层64。具体地，可通过栅极间隙9而在牺牲间隙620内填充导电材料形成栅极层64。
该制造三维存储器的方法2000还包括：在栅极间隙9内形成栅极间隙结构12。
参考图13，本实施方式形成的半导体器件包括：衬底结构、堆叠结构6、沟道结构10和栅极间隙结构12。在后续的工艺步骤中，衬底结构还可进一步改造，进而制造出三维存储器，例如3D NAND型闪存。
衬底结构的顶层被配置为第二多晶硅层5。第二多晶硅层5的上表面包括用于中和硅原子的悬挂键的第一掺杂物，例如氮原子。示例性地，第二多晶硅层5的面对栅极间隙结构12的部分包括用于中和硅原子的悬挂键的氮元素。
堆叠结构6设置于衬底结构上，包括交替堆叠的栅极层64和第一绝缘层61。栅极层64由外侧至内侧可包括阻挡层、黏结层和导电层。
栅极间隙结构12贯穿堆叠结构6并贯穿第二多晶硅层5和第一多晶硅层3。栅极间隙结构12包括阻挡层、粘接层和填充层。栅极间隙结构12的阻挡层与栅极层64的阻挡层可同步形成。
沟道结构10贯穿6堆叠结构并延伸至衬底结构。沟道结构10对应一个栅极层64的部分可于用作一个存储单元。
实施方式二
参考图2，本实施方式提供的制造三维存储器的方法2000可包括如实施方式一的步骤S201、S202、S203、S204、S205和S206。在步骤S205之后、步骤S206之前本实施方式的方法2000还包括：
步骤204A，再次对堆叠结构6氧化处理。
参考图14，在再次氧化处理的过程中，第一多晶硅层3面对栅极间隙9的部分被更加深入地氧化，第一多晶硅层3更厚的部分形成为第一氧化部32B。第二多晶硅层5面对栅极间隙9的部分也更加深入地氧化，第二多晶硅层5更厚的部分形成为第二氧化部52B。
图15示出了根据本实施方式形成视为半导体器件的示意性结构图。参考图15，具体地，在进行了步骤S204A之后，继续形成栅极层64以及形成栅极间隙结构1。
该实施方式制造的三维存储器件，经过两次氧化处理，变形较小，尺寸精度较好。
实施方式三
参考图2，本实施方式提供的制造三维存储器的方法2000可包括如实施方式一的步骤S201、S202、S203和S204。在步骤S203之后、步骤S204之前，该方法2000还包括：
步骤207，对栅极间隙9氨气处理。
参考图16，氨气处理后，第一多晶硅层3的面对栅极间隙9的部分形成为第一衍生部33A。第二多晶硅层5的面对栅极间隙9的部分形成为第二衍生部53A。对栅极间隙9氨气处理的步骤，实际上也可视为对多晶硅层的氨气处理。三维存储器结构尺寸通常很小。在迫近纳米级的尺度下，气体的渗透性能较强。多晶硅层(3、5)的晶格表面可覆盖有氮元素作为掺杂物，以中和多晶硅层(3、5)中硅原子的悬挂键，避免多晶硅层(3、5)在后续的步骤S204被氧化。
参考图17和图18，本实施方式提供的三维存储器的方法2000还包括步骤S205和S206。
如图17所示，进行步骤S205：去除牺牲层62时，第一衍生部33A和第二衍生部53A的朝向栅极间隔9的部分也被去除。第一衍生部33A在步骤205后剩余部分33B。第二衍生部53A在步骤205后剩余部分53B。通常基于牺牲层62的参数和步骤S205的工艺参数来设定步骤S207中氨气处理的工艺参数，保证在氨气处理时生成的第一衍生部33A和第二衍生部53A在面向栅极间隙9的方向上的厚度足够。
去除牺牲层62后，堆叠结构6中对应牺牲层62的部分形成牺牲间隙620。牺牲间隙620与栅极间隙9连通。
在步骤S205之后，参考图18，该方法2000还包括步骤S206，形成栅极层64。
进一步地，方法2000还包括：在栅极间隙9中形成栅极间隙结构12。其中，栅极层64和栅极间隙结构12的具体结构可参考实施方式一。
该实施方式制造的三维存储器，第二多晶硅层5受氧化处理的影响小，使用性能好。
实施方式四
参考图2，本实施方式提供的制造三维存储器的方法2000，包括实施方式三中的步骤S201、S202、S203、S207、S204、S205、S204A和S206。
参考图17，在步骤S205去除牺牲层62之后，进行步骤S204A：再次对堆叠结构6氧化处理。
多晶硅层(3、5)上表面的硅原子的悬挂键被掺杂物的化学键中和。具体地，第一多晶硅层3面对栅极间隙9的部分是第一衍生部的剩余部分33B，第一多晶硅层3的上部是衍生层31。第二多晶硅层5面对栅极间隙9的部分是第二衍生部的剩余部分53B，第二多晶硅层5的上部是衍生层51。因此进行在步骤S204A时，多晶硅层(3、5)的受到保护而没有被氧化，多晶硅层(3、5)中的多晶硅部得到了较好地保护。
而且该方法2000进行步骤S206：形成栅极层64时，虽然靠近衬底结构的若干牺牲间隙620较长，但是由于堆叠结构6的弯曲小，因此靠近衬底结构的几个栅极层64形成的较好。尤其是可以避免栅极层64具有空缺(Void)。
实施方式五
如图19，本申请实施方式提供的制造三维存储器的方法3000，包括如下步骤：
步骤S301，在衬底上依次形成第一氧化物层、第一多晶硅层、第二氧化物层和第二多晶硅层。其中，形成第一多晶硅层的步骤包括对第一多晶硅层处理，使第一多晶硅层包括掺杂物。掺杂物的化学键用于中和第一多晶硅层中硅原子的悬挂键，避免多晶硅层被氧化。形成第二多晶硅层的步骤包括对第二多晶硅层进行处理，使第二多晶硅层包括掺杂物。掺杂物的化学键用于以中和第二多晶硅层中硅原子的悬挂键，避免多晶硅层被氧化。具体地，对第一多晶硅层或第二多晶硅层氨气处理。
步骤S302，在第二多晶硅层上形成堆叠结构。
步骤S303，形成贯穿堆叠结构并延伸至第一多晶硅层的栅极间隙。
可选地，可进行步骤S307，对栅极间隙氨气处理。该步骤实际是对形成栅极间隙后、多晶硅层面对栅极间隙的部分氨气处理，以将多晶硅层的上面的悬挂键基本都被氮原子的化学键中和。
本实施方式提供的方法3000包括栅极替换工序。在栅极替换工序之前可不对堆叠结构进行氧化处理。具体地，栅极替换的工序包括：
步骤S305，去除牺牲层。
步骤S306，形成栅极层。
该方法3000包括在步骤S305和步骤S306之间的步骤S304：对堆叠结构进行氧化处理。
实施方式六
如图20，本申请实施方式提供的制造三维存储器的方法4000，包括如下步骤：
步骤S401，参考图21，在衬底1上依次形成第一氧化物层2、第一多晶硅层3、第二氧化物层4和第二多晶硅层5。
步骤S402，在第二多晶硅层5上形成堆叠结构6。堆叠结构6包括交替堆叠的第一绝缘层61和牺牲层62。
步骤S403，形成贯穿堆叠结构6并延伸至第一多晶硅层3的栅极间隙9。
可选地，方法3000包括步骤S407，对栅极间隙9氨气处理。第一多晶硅层3的面对栅极间隙9的部分形成为第一衍生部33A。第一衍生部33A中硅原子的悬挂键被中和并形成Si-N键。第二衍生部53A同理。
步骤S404，对堆叠结构6氧化处理。由于堆叠结构6、第一衍生33A、第二衍生部53A及第二氧化物层4具有一定的阻挡气体能力，可避免第一多晶硅层3和第二多晶硅层4在该氧化处理时被氧化。堆叠结构6在被氧化处理后，应力得到调整。堆叠结构6在X方向的变形得到抑制。
步骤S405，去除牺牲层62形成牺牲间隙。
步骤S406，在牺牲间隙内形成栅极层64。
该方法4000还包括：在栅极间隙形成栅极间隙结构12。后续的工序可对衬底结构进一步改造，或者在堆叠结构6上继续形成附加结构，进而制造出例如3D NAND闪存。
以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (18)
1.一种制造三维存储器的方法，其特征在于，包括：
形成衬底结构；
在所述衬底结构上形成堆叠结构，其中，所述堆叠结构包括交替堆叠的第一绝缘层和牺牲层；
形成贯穿所述堆叠结构并延伸至所述衬底结构的栅极间隙；以及
经由所述栅极间隙对所述堆叠结构进行氧化处理，以改变所述堆叠结构的应力。
2.根据权利要求1所述的方法，其中，
所述形成衬底结构的步骤包括：
在衬底上交替形成至少一对第二绝缘层和多晶硅层。
3.根据权利要求2所述的方法，其中，在对所述堆叠结构进行氧化处理的步骤之前，所述方法还包括：
对所述多晶硅层进行处理，使所述多晶硅层的上表面包括掺杂物以中和所述多晶硅层中硅原子的悬挂键。
4.根据权利要求3所述的方法，其中，对所述多晶硅层进行处理的步骤在所述形成堆叠结构的步骤之前。
5.根据权利要求3所述的方法，其中，所述栅极间隙延伸至所述多晶硅层，以及对所述多晶硅层进行处理的步骤在形成所述栅极间隙的步骤之后，并包括：
经由所述栅极间隙对所述多晶硅层进行处理，使所述多晶硅层的上表面包括掺杂物以中和所述多晶硅层中硅原子的悬挂键。
6.根据权利要求3所述的方法，其中，对所述多晶硅层进行处理包括：
利用氨气处理所述多晶硅层以在所述多晶硅层的表面形成Si-N键。
7.根据权利要求1至6中任一项所述的方法，其中，在对所述堆叠结构进行氧化处理的步骤之后，所述方法还包括：
去除所述牺牲层形成牺牲间隙；以及
在所述牺牲间隙内形成栅极层。
8.根据权利要求7所述的方法，其中，所述方法还包括：
在去除所述牺牲层形成牺牲间隙的步骤之后，并在所述形成栅极层的步骤之前，再次对所述堆叠结构进行氧化处理。
9.根据权利要求1至6中任一项所述的方法，其中，在对所述堆叠结构进行氧化处理的步骤之前，所述方法还包括：
去除所述牺牲层形成牺牲间隙；以及
在对所述堆叠结构进行氧化处理的步骤之后，所述方法还包括：
在所述牺牲间隙内形成栅极层。
10.根据权利要求1所述的方法，其中，所述氧化处理为湿法氧化处理或干法氧化处理。
11.根据权利要求1所述的方法，其中，所述氧化处理包括：使所述堆叠结构处于温度范围为650℃～1000℃的氧气氛中，其中，所述氧化处理的时间在12小时以内。
12.一种三维存储器，其特征在于，包括：
衬底结构，顶层被配置为多晶硅层，其中，所述多晶硅层的上表面包括用于中和硅原子的悬挂键的掺杂物；
堆叠结构，设置于所述衬底结构上，包括交替堆叠的栅极层和绝缘层；
沟道结构，贯穿所述堆叠结构并延伸至所述衬底结构；以及
栅极间隙结构，贯穿所述堆叠结构和所述多晶硅层。
13.根据权利要求12所述的三维存储器，其中，所述掺杂物包括氮元素。
14.根据权利要求12所述的三维存储器，其中，所述多晶硅层的面对所述栅极间隙结构的部分包括用于中和硅原子的悬挂键的氮元素。
15.根据权利要求12所述的三维存储器，其中，所述衬底包括交替堆叠的至少一对绝缘层和多晶硅层。
16.一种三维存储器，其特征在于，包括：
衬底结构，其顶层被配置为多晶硅层，其中，所述多晶硅层的上表面包括掺杂物，所述掺杂物为氮元素；
堆叠结构，设置于所述衬底结构上，包括交替堆叠的栅极层和绝缘层；
沟道结构，贯穿所述堆叠结构并延伸至所述衬底结构；以及
栅极间隙结构，贯穿所述堆叠结构和所述多晶硅层。
17.根据权利要求16所述的三维存储器，其中，所述多晶硅层的面对所述栅极间隙结构的部分包括氮元素。
18.根据权利要求16所述的三维存储器，其中，所述衬底包括交替堆叠的至少一对绝缘层和多晶硅层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211270847.2A CN115623784A (zh) | 2021-05-31 | 2021-05-31 | 制造三维存储器的方法及三维存储器 |
| CN202110607409.XA CN113345903B (zh) | 2021-05-31 | 2021-05-31 | 制造三维存储器的方法及三维存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110607409.XA CN113345903B (zh) | 2021-05-31 | 2021-05-31 | 制造三维存储器的方法及三维存储器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211270847.2A Division CN115623784A (zh) | 2021-05-31 | 2021-05-31 | 制造三维存储器的方法及三维存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113345903A true CN113345903A (zh) | 2021-09-03 |
| CN113345903B CN113345903B (zh) | 2022-11-18 |
Family
ID=77473940
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211270847.2A Pending CN115623784A (zh) | 2021-05-31 | 2021-05-31 | 制造三维存储器的方法及三维存储器 |
| CN202110607409.XA Active CN113345903B (zh) | 2021-05-31 | 2021-05-31 | 制造三维存储器的方法及三维存储器 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211270847.2A Pending CN115623784A (zh) | 2021-05-31 | 2021-05-31 | 制造三维存储器的方法及三维存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN115623784A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059872A (ja) * | 2005-07-25 | 2007-03-08 | Toshiba Corp | 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法 |
| CN1992215A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 制造cmos图像传感器的方法 |
| JP2007201510A (ja) * | 2007-05-02 | 2007-08-09 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| US20080073693A1 (en) * | 2006-09-21 | 2008-03-27 | Samsung Electronics Co., Ltd. | Semiconductor devices having tunnel and gate insulating layers and methods of forming the same |
| CN102543696A (zh) * | 2010-12-17 | 2012-07-04 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN104716200A (zh) * | 2015-04-03 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN107425006A (zh) * | 2017-08-31 | 2017-12-01 | 长江存储科技有限责任公司 | 一种3d nand存储器的金属栅极制造方法 |
| CN111370411A (zh) * | 2020-03-12 | 2020-07-03 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111627918A (zh) * | 2020-04-30 | 2020-09-04 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
-
2021
- 2021-05-31 CN CN202211270847.2A patent/CN115623784A/zh active Pending
- 2021-05-31 CN CN202110607409.XA patent/CN113345903B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059872A (ja) * | 2005-07-25 | 2007-03-08 | Toshiba Corp | 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法 |
| CN1992215A (zh) * | 2005-12-29 | 2007-07-04 | 东部电子股份有限公司 | 制造cmos图像传感器的方法 |
| US20080073693A1 (en) * | 2006-09-21 | 2008-03-27 | Samsung Electronics Co., Ltd. | Semiconductor devices having tunnel and gate insulating layers and methods of forming the same |
| JP2007201510A (ja) * | 2007-05-02 | 2007-08-09 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| CN102543696A (zh) * | 2010-12-17 | 2012-07-04 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN104716200A (zh) * | 2015-04-03 | 2015-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN107425006A (zh) * | 2017-08-31 | 2017-12-01 | 长江存储科技有限责任公司 | 一种3d nand存储器的金属栅极制造方法 |
| CN111370411A (zh) * | 2020-03-12 | 2020-07-03 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111627918A (zh) * | 2020-04-30 | 2020-09-04 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115623784A (zh) | 2023-01-17 |
| CN113345903B (zh) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10438965B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20130256780A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100949227B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100690925B1 (ko) | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 | |
| KR100908771B1 (ko) | 반도체 장치 | |
| KR20110120661A (ko) | 비휘발성 메모리 장치 및 그의 제조 방법 | |
| US8293633B2 (en) | Method of manufacturing nonvolatile memory device | |
| US8987804B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| US9478670B2 (en) | Non-volatile semiconductor storage device | |
| US20070063266A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0574947B2 (zh) | ||
| KR20090036850A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| CN113345903B (zh) | 制造三维存储器的方法及三维存储器 | |
| US9117665B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| JP2002016152A (ja) | 半導体装置の製造方法 | |
| US8044453B2 (en) | Non-volatile memory device with a charge trapping layer | |
| CN101183665B (zh) | 硅－氧化物－氮化物－氧化物－硅快闪存储器及其制作方法 | |
| US20150340236A1 (en) | Method for reducing defects in polysilicon layers | |
| TW201841353A (zh) | 三維快閃記憶體裝置的製造方法 | |
| US9123747B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| US20130256779A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| CN113571522A (zh) | 制造三维存储器的方法及三维存储器 | |
| KR100875076B1 (ko) | Ｓｏｎｏｓ 플래쉬 메모리 소자의 제조방법 | |
| KR20240046948A (ko) | 기판처리방법 | |
| KR20080092755A (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |