CN113326928A - 全电控自旋电子神经元器件、神经元电路和神经网络 - Google Patents

全电控自旋电子神经元器件、神经元电路和神经网络 Download PDF

Info

Publication number
CN113326928A
CN113326928A CN202110537062.6A CN202110537062A CN113326928A CN 113326928 A CN113326928 A CN 113326928A CN 202110537062 A CN202110537062 A CN 202110537062A CN 113326928 A CN113326928 A CN 113326928A
Authority
CN
China
Prior art keywords
layer
neuron
antiferromagnetic
ferromagnetic
ferromagnetic free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110537062.6A
Other languages
English (en)
Inventor
邢国忠
王迪
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110537062.6A priority Critical patent/CN113326928A/zh
Publication of CN113326928A publication Critical patent/CN113326928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公开提供一种全电控自旋电子神经元器件、神经元电路和神经网络,神经元器件包括:底部反铁磁钉扎层;合成反铁磁层,形成于底部反铁磁钉扎层上;势垒层,形成于铁磁自由层上;其中,铁磁自由层的正对势垒层的区域形成阈值区域;铁磁参考层,形成于势垒层上;其中,势垒层、铁磁参考层和铁磁自由层形成磁性隧道结;第一反铁磁钉扎层和第二反铁磁钉扎层,形成于铁磁自由层的除正对势垒层区域外的裸露区域上,且第一反铁磁钉扎层和第二反铁磁钉扎层位于势垒层的两侧;其中,铁磁自由层的正对第一反铁磁钉扎层和第二反铁磁钉扎层的区域分别形成第一钉扎区域和第二钉扎区域;第一电极,形成于铁磁参考层上。

Description

全电控自旋电子神经元器件、神经元电路和神经网络
技术领域
本公开涉及半导体技术领域,具体涉及一种全电控自旋电子神经元器件、神经元电路和神经网络。
背景技术
生物神经研究的发展促进了模拟人脑的神经形态计算或类脑计算成为计算机未来发展的主流趋势之一。作为存算一体应用的一个重要方向,神经形态计算有望在进一步提升芯片算力的同时,显著降低芯片的功耗。
新兴的自旋电子器件的非易失性、高读写速率、低功耗、高密度及高耐久性等诸多优势使得其在神经形态计算领域具有显著的优势及应用潜力。相关研究主要是基于磁性隧道结(Magnetic Tunnel Junction,MTJ),磁性隧道结通过铁磁参考层极化的电流对铁磁自由层产生的自旋转移矩作用(Spin Transfer Torque,STT)或通过重金属层的自旋霍尔效应(Spin Hall Effect)来诱导垂直方向注入自旋流对自由层产生的自旋轨道矩作用(SpinOrbit Torque,SOT)来翻转自由层磁化方向。在这个过程中,隧穿层两侧的铁磁层相对磁化方向发生变化,根据隧穿磁电阻效应(Tunneling Magnetoresistance Effect)可以表征出阻值的变化。
然而,目前的大部分研究仍停留在基于自旋转移矩及自旋轨道矩的磁性随机存储器(STT-MRAM、SOT-MRAM)方面,针对神经形态器件(突触、神经元等)的研究较少。因此,研究高性能神经形态器件成为自旋电子学领域又一大热点。
在实现本公开的过程中,发明人发现现有的神经元器件至少具有以下问题:
1.现有的神经元器件通常仅模拟出神经元的积累、放电的过程,某些模拟出神经元泄露特性的器件需要在神经元器件下方沉积大面积硬磁体,在将神经元器件集成应用时,会对集成电路中的其他元件产生影响,不利于集成;
2.在将现有的神经元器件应用于神经网络时,现有的神经元器件之间的相互抑制通过相互之间的杂散场实现,但杂散场作用范围有限,只能实现局部抑制,无法实现全局抑制,无法实现全局的“赢者通吃”的功能。
发明内容
有鉴于此,本公开的主要目的在于提供一种全电控自旋电子神经元器件、神经元电路和神经网络,以期至少部分地解决上述提及的技术问题中的至少之一。
为实现上述目的,本公开的技术方案包括:
作为本公开的一个方面,提供一种全电控自旋电子神经元器件,包括:
底部反铁磁钉扎层;
合成反铁磁层,形成于底部反铁磁钉扎层上,其中,合成反铁磁层由下至上依次包括底部铁磁层、合成反铁磁耦合层和铁磁自由层;
势垒层,形成于铁磁自由层上;其中,铁磁自由层的正对势垒层的区域形成阈值区域;
铁磁参考层,形成于势垒层上;其中,势垒层、铁磁参考层和铁磁自由层形成磁性隧道结;
第一反铁磁钉扎层和第二反铁磁钉扎层,形成于铁磁自由层的除正对所述势垒层区域外的裸露区域上,且第一反铁磁钉扎层和第二反铁磁钉扎层位于势垒层的两侧;其中,铁磁自由层的正对第一反铁磁钉扎层和第二反铁磁钉扎层的区域分别形成第一钉扎区域和第二钉扎区域;
第一电极,形成于铁磁参考层上。
作为本公开的另一个方面,还提供一种神经元电路,包括多个并联的神经元支路;
其中,每个神经元支路包括串联的如上所述的神经元器件,和具有负微分电阻特性的电路,具有负微分电阻特性的电路包括晶体管或隧穿二极管。
作为本公开的另一个方面,还提供一种神经网络,包括:
如上所述的神经元电路;
突触阵列,包括N*M个电子突触和M个前神经元信号输入信号线,其中,所述前神经元信号输入信号线用于接收神经元信号;
其中,N为突触阵列的行数,M为突触阵列的列数;
突触阵列中位于同一列的N个电子突触的输入端相连;
突触阵列中位于同一行的M个电子突触的输出端相连;
其中,突触阵列中位于同一行的M个电子突触的输出端相连后,与如上所述的神经元电路的多条神经元支路中的一条相连;
其中,突触阵列中位于同一列的N个电子突触的输入端相连后,与M个前神经元信号输入信号线中的一个前神经元信号输入信号线相连;
多个输出电路,多个输出电路中的每个输出电路的输入端与神经元电路中的一个神经元支路的输出端相连。
基于上述技术方案,本公开相较于现有技术至少具有以下有益效果的其中之一或其中一部分:
1.在全电场调控下,通过合成反铁磁层中铁磁自由层和底部反铁磁层的反铁磁耦合作用,实现了铁磁自由层中的磁畴壁的自动回撤运动,模拟神经元器件的自泄露功能;进而在注入电流时,利用自旋轨道矩驱动铁磁自由层中的磁畴壁运动,模拟神经元器件的积累功能,进而集成实现了具有高可靠泄露-积累-释放特性的神经元器件;
2.该基于磁性隧道结的全电控自旋神经元器件可以实现在全电场调控的情况下,对来自突触的电流脉冲进行积累,兼具高能效和高可靠的自泄露功能,当积累的电流脉冲驱动磁畴壁运动并超过阈值时,神经元器件会放电并放出一个尖峰信号,模拟人脑神经元的功能;
3.该全电控自旋电子神经元器件可以结合具有负微分特性的电子元件构成WTA神经元阵列;
4.该全电控自旋电子神经元器件可以结合基于磁性隧道结的突触阵列及外围电路,构成脉冲神经网络,实现一定的神经形态计算功能。
附图说明
图1示意性示出了本公开实施例1提供的全电控自旋电子神经元器件结构示意图;
图2示意性示出了本公开实施例2提供的全电控自旋电子神经元器件结构示意图;
图3示意性示出了本公开实施例提供的全电控自旋电子神经元器件的铁磁自由层的俯视图;
图4示意性示出了本公开实施例提供的全电控自旋电子神经元器件积累过程中,RKKY(Ruderman-Kittel-Kasuya-Yosida Interaction,反铁磁耦合作用)强度为-0.6x104J/m2时磁畴壁位置在不同电流幅值下随时间变化的曲线示意图;
图5示意性示出了本公开实施例提供的全电控自旋电子神经元器件积累过程中,RKKY强度为-1.0x104J/m2时磁畴壁位置在不同电流幅值下随时间变化的曲线示意图;
图6示意性示出了本公开实施例提供的全电控自旋电子神经元器件泄露过程中,磁畴壁位置在不同RKKY强度下随时间变化的曲线示意图;
图7示意性示出了本公开实施例提供的全电控自旋电子神经元器件积累过程中,在不同DMI反对称作用下磁畴壁位置随时间变化的曲线示意图;
图8示意性示出了本公开实施例提供的全电控自旋电子神经元器件泄露过程中,在不同DMI反对称作用下磁畴壁位置随时间变化的曲线示意图;
图9示意性示出了本公开实施例提供的全电控自旋电子神经元器件的从泄露到积累再到释放过程中磁畴壁位置随时间变化曲线示意图;
图10示意性示出了本公开实施例提供的负微分电阻特性曲线图;
图11示意性示出了本公开实施例提供的神经元电路示意图;以及
图12示意性示出了本公开实施例提供的神经网络示意图。
具体实施方式
本公开提供了一种全电控自旋神经元器件,包括底部反铁磁钉扎层、合成反铁磁层、势垒层、铁磁参考层、第一反铁磁钉扎层、第二反铁磁钉扎层和第一电极。
底部反铁磁钉扎层。
合成反铁磁层,形成于底部反铁磁钉扎层上,其中,合成反铁磁层由下至上依次包括底部铁磁层、合成反铁磁耦合层和铁磁自由层。
势垒层,形成于铁磁自由层上;其中,铁磁自由层的正对势垒层的区域形成阈值区域。
铁磁参考层,形成于势垒层上;其中,势垒层、铁磁参考层和铁磁自由层形成磁性隧道结。
第一反铁磁钉扎层和第二反铁磁钉扎层,形成于铁磁自由层的除正对势垒层区域外的裸露区域上,且第一反铁磁钉扎层和第二反铁磁钉扎层位于势垒层的两侧;其中,铁磁自由层的正对第一反铁磁钉扎层和第二反铁磁钉扎层的区域分别形成第一钉扎区域和第二钉扎区域。
第一电极,形成于铁磁参考层上。
在全电场调控下,通过合成反铁磁层对铁磁自由层的反铁磁耦合作用,实现了铁磁自由层中的磁畴壁的自动回撤运动,模拟神经元器件的自泄露功能;进而在注入自旋极化电流时,利用自旋轨道矩驱动铁磁自由层中的磁畴壁运动,模拟神经元器件的积累功能,进而集成实现了具有高可靠泄露-积累-释放特性的神经元器件。
下面结合附图对本公开的全电控自旋神经元器件具体部件和结构做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本公开,但是本公开能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本公开内涵的情况下做类似推广。因此本公开不受下面公开的具体实施的限制。
实施例1
如图1和图3所示,本公开实施例1提供了一种全电控自旋电子神经元器件,包括底部反铁磁钉扎层111、合成反铁磁层110、势垒层102、铁磁参考层103、第一反铁磁钉扎层1061、第二反铁磁钉扎层1062、第一电极104、第二电极101和第三电极105。
底部反铁磁钉扎层111。
合成反铁磁层110,形成于底部反铁磁钉扎层111上,其中,合成反铁磁层110由下至上依次包括底部铁磁层109、合成反铁磁耦合层108和铁磁自由层107。
势垒层102,形成于铁磁自由层上;其中,铁磁自由层的正对势垒层102的区域形成有阈值区域304。
铁磁参考层103,形成于势垒层102上;其中,势垒层102、铁磁参考层103和铁磁自由层形成磁性隧道结。
根据本公开的实施例,势垒层102和铁磁参考层103的形状例如可以是矩形,但不限于此,例如还可以是圆形或椭圆形。
第一反铁磁钉扎层1061和第二反铁磁钉扎层1062,形成于铁磁自由层的除正对势垒层102的区域外的裸露区域上,且第一反铁磁钉扎层1061和第二反铁磁钉扎层1062位于势垒层102的两侧;其中,铁磁自由层的正对第一反铁磁钉扎层1061和第二反铁磁钉扎层1062的区域分别形成第一钉扎区域302和第二钉扎区域305。
根据本公开的实施例,第一钉扎区域302和第二钉扎区域305可以通过改变铁磁自由层107局部厚度的方式形成。
根据本公开的实施例,第一反铁磁钉扎层1061和第二反铁磁钉扎层1062可以具有相反的磁化方向。
第一电极104,形成于铁磁参考层103上。
第二电极101和第三电极105,形成于合成反铁磁耦合层108的除铁磁自由层外的裸露区域上,且第一电极101和第二电极105位于合成反铁磁耦合层108的两侧。
根据本公开的实施例,合成反铁磁耦合层108的材料包括以下至少之一:Ta、W。
根据本公开的实施例,通过采用Ta或W等作为合成反铁磁耦合层108的材料,从而可以使合成反铁磁耦合层108、铁磁自由层107和底部铁磁层109构成合成反铁磁层110,产生RKKY反铁磁耦合作用。
根据本公开的实施例,通过采用Ta或W等重金属材料作为合成反铁磁耦合层108的材料,还可以使流过合成反铁磁耦合层108的电流产生自旋霍尔效应,即产生垂直方向的自旋流,实现对铁磁自由层107中磁畴壁的驱动。
根据本公开的实施例,铁磁参考层103、铁磁自由层107及底部铁磁层109的材料可以包括具有垂直磁各向异性的铁磁材料。
根据本公开的实施例,铁磁参考层103的材料例如可以包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe。
根据本公开的实施例,铁磁自由层107的材料例如可以包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe。
根据本公开的实施例,底部铁磁层109的材料例如可以包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe。
根据本公开的实施例,第一反铁磁钉扎层1061、第二反铁磁钉扎层1062和底部反铁磁钉扎层111的材料可以包括反铁磁材料。
根据本公开的实施例,第一反铁磁钉扎层1061的材料例如可以包括以下至少之一:IrMn、FeMn、NiMn、CoMn、PtMn、Mn2Au、NiO、MnO。
根据本公开的实施例,第二反铁磁钉扎层的1062材料例如可以包括以下至少之一:IrMn、FeMn、NiMn、CoMn、PtMn、Mn2Au、NiO、MnO。
根据本公开的实施例,底部反铁磁钉扎层111的材料例如可以包括以下至少之一:IrMn、FeMn、NiMn、CoMn、PtMn、Mn2Au、NiO、MnO。
根据本公开的实施例,势垒层102的材料包括以下至少之一:MgO、Al2O3
根据本公开的实施例,第一电极101的材料包括以下至少之一:Cu、Au。
根据本公开的实施例,第二电极105的材料包括以下至少之一:Cu、Au。
根据本公开的实施例,第三电极104的材料包括以下至少之一:Cu、Au。
根据本公开的实施例,可以在第二电极101和第三电极105之间通入电流,在第二电极101和第三电极105之间通入电流时,合成反铁磁耦合层108上会产生自旋轨道耦合作用,电流流经合成反铁磁耦合层108,由于自旋轨道耦合作用,产生垂直于合成反铁磁耦合层108方向上的自旋流,进而,在铁磁自由层107产生自旋轨道矩,自旋轨道矩驱动铁磁自由层107中的磁畴壁沿+x方向运动,从而模拟出神经元的积累过程。当第二电极101和第三电极105之间没有电流通入时,合成反铁磁层110中铁磁自由层107和底部铁磁层109在合成反铁磁耦合层108的作用下,产生反铁磁耦合作用,铁磁自由层107中的磁畴壁在反铁磁耦合作用的驱动下,沿-x方向运动,从而模拟出神经元的泄露过程。
实施例2
如图2和图3所示,本公开实施例2提供了一种全电控自旋电子神经元器件,包括底部反铁磁钉扎层111、合成反铁磁层110、势垒层102、铁磁参考层103、第一反铁磁钉扎层1061、第二反铁磁钉扎层1062、第一电极104、第二电极101和第三电极105。
底部反铁磁钉扎层111。
合成反铁磁层110,形成于底部反铁磁钉扎层111上,其中,合成反铁磁层110由下至上依次包括底部铁磁层109、合成反铁磁耦合层108和铁磁自由层107。
势垒层102,形成于铁磁自由层上;其中,铁磁自由层的正对势垒层102的区域形成有阈值区域304。
铁磁参考层103,形成于势垒层102上;其中,势垒层102、铁磁参考层103和铁磁自由层形成磁性隧道结。
根据本公开的实施例,铁磁参考层103的形状例如可以是矩形,但不限于此,例如还可以是圆形或椭圆形。
第一反铁磁钉扎层1061和第二反铁磁钉扎层1062,形成于铁磁自由层的除势垒层102外的裸露区域上,且第一反铁磁钉扎层1061和第二反铁磁钉扎层1062位于势垒层102的两侧;其中,铁磁自由层的正对第一反铁磁钉扎层1061和第二反铁磁钉扎层1062的区域分别形成第一钉扎区域302和第二钉扎区域305。
根据本公开的实施例,第一钉扎区域302和第二钉扎区域305可以通过改变铁磁自由层107局部厚度的方式形成。
根据本公开的实施例,第一反铁磁钉扎层1061和第二反铁磁钉扎层1062可以具有相反的磁化方向。
第一电极104,形成于铁磁参考层103上。
第二电极101和第三电极105,分别形成于第一反铁磁钉扎层1061和第二反铁磁钉扎层1062上。
根据本公开的实施例,通过在第二电极101和第三电极105间注入电流,在铁磁自由层107中产生自旋转移矩,以驱动铁磁自由层107中的磁畴壁运动,模拟神经元的积累过程。
根据本公开的实施例,底部反铁磁钉扎层111具有第一磁化方向。
底部反铁磁钉扎层111将底部铁磁层109的磁化方向钉扎在第二磁化方向,在铁磁自由层107产生反铁磁耦合作用,铁磁自由层107中的磁畴壁存在与自旋极化电流驱动方向相反的运动趋势,模拟神经元的泄露过程,其中,第二磁化方向与第一磁化方向相反。
根据本公开的实施例,通过底部反铁磁钉扎层111将底部铁磁层109的磁化方向钉扎在第二磁化方向,由于底部反铁磁钉扎层111与底部铁磁层109面积相同,且底部反铁磁钉扎层111不会对全电控自旋电子神经元器件除底部铁磁层109外的其他结构产生影响,有利于全电控自旋电子神经元器件的集成应用。
图3示意性示出了本公开实施例提供的铁磁自由层的俯视图。
根据本公开的实施例,如图3所示,第一钉扎区域302和第二钉扎区域305具有相反的磁化方向。
根据本公开的实施例,第一反铁磁钉扎层1061可以将第一钉扎区域磁化方向钉扎在第一钉扎方向;第二反铁磁钉扎层1062可以将第一钉扎区域磁化方向钉扎在第二钉扎方向。
根据本公开的实施例,由于第一反铁磁钉扎层1061和第二反铁磁钉扎层1062具有相反的磁化方向,从而第一钉扎区域磁化方向和第二钉扎区域磁化方向相反,从而实现使铁磁自由层107中的磁畴壁在第一钉扎区域302和第二钉扎区域305之间运动,而不会湮灭的效果。
根据本公开的实施例,在磁畴壁运动于第一钉扎区域302和阈值区域304之间时,神经元器件处于正常态;在磁畴壁运动于阈值区域304和第二钉扎区域305之间时,神经元器件处于兴奋态。
根据本公开的实施例,在磁畴壁运动于第一钉扎区域302和阈值区域304之间,神经元器件处于正常态时,磁性隧道结的电阻可以为反平行态电阻;在磁畴壁运动于阈值区域304和第二钉扎区域305之间,神经元器件处于兴奋态时,磁性隧道结的电阻可以为平行态电阻。
根据本公开的实施例,当铁磁自由层107中的磁畴壁运动位置超过阈值区域304时,磁性隧道结从反平行态切换到平行态,输出尖峰脉冲,模拟神经元放电过程。
根据本公开的实施例,第一钉扎区域磁化方向或第二钉扎区域的磁化方向与第一磁化方向相同。
根据本公开的实施例,第一钉扎区域磁化方向和底部反铁磁钉扎层111具有的第一磁化方向可以相同,例如第一钉扎区域磁化方向和第一磁化方向均为+z方向,而第二钉扎区域的磁化方向与第一钉扎区域磁化方向相反,因此第二钉扎区域磁化方向相反可以为-z方向。但不限于此,还可以例如第一钉扎区域磁化方向和第一磁化方向均为-z方向,而第二钉扎区域的磁化方向与第一钉扎区域磁化方向相反,因此第二钉扎区域磁化方向相反可以为+z方向。
根据本公开的实施例,合成反铁磁耦合层108的材料包括以下至少之一:Ta、W、Ru、V、Cr、Rh、Nd、Mo、Re。
根据本公开的实施例,通过采用Ta、W、Ru、V、Cr、Rh、Nd、Mo、Re等作为合成反铁磁耦合层108的材料,从而可以使合成反铁磁耦合层108、铁磁自由层107和底部铁磁层109构成合成反铁磁层110,产生RKKY反铁磁耦合作用。
根据本公开的实施例,铁磁参考层103、铁磁自由层107及底部铁磁层109的材料可以包括具有垂直磁各向异性的铁磁材料。
根据本公开的实施例,铁磁参考层103的材料例如可以包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe。
根据本公开的实施例,铁磁自由层107的材料例如可以包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe。
根据本公开的实施例,底部铁磁层109的材料例如可以包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe。
根据本公开的实施例,第一反铁磁钉扎层1061、第二反铁磁钉扎层1062和底部反铁磁钉扎层111的材料可以包括反铁磁材料。
根据本公开的实施例,第一反铁磁钉扎层1061的材料例如可以包括以下至少之一:IrMn、FeMn、NiMn、CoMn、PtMn、Mn2Au、NiO、MnO。
根据本公开的实施例,第二反铁磁钉扎层的1062材料例如可以包括以下至少之一:IrMn、FeMn、NiMn、CoMn、PtMn、Mn2Au、NiO、MnO。
根据本公开的实施例,底部反铁磁钉扎层111的材料例如可以包括以下至少之一:IrMn、FeMn、NiMn、CoMn、PtMn、Mn2Au、NiO、MnO。
根据本公开的实施例,势垒层102的材料包括以下至少之一:MgO、Al2O3
根据本公开的实施例,第一电极101的材料包括以下至少之一:Cu、Au。
根据本公开的实施例,第二电极105的材料包括以下至少之一:Cu、Au。
根据本公开的实施例,第三电极104的材料包括以下至少之一:Cu、Au。
根据本公开的实施例,铁磁自由层107上的反铁磁耦合作用的强度一定时,增大电流的密度,神经元器件的积累速度加快。
图4示意性示出了本公开实施例提供的全电控自旋电子神经元器件积累过程中,RKKY强度为-0.6x104J/m2时磁畴壁位置在不同电流幅值下随时间变化的曲线示意图。
其中,磁畴壁的位置可以表示磁畴壁与第一钉扎区域之间的距离。如图4所示,随着电流密度的增加,磁畴壁从第一钉扎区域运动到第二钉扎区域所需要的时间显著减少;同理,图5示意性示出了本公开实施例提供的全电控自旋电子神经元器件积累过程中,RKKY强度为-1.0x104J/m2时磁畴壁位置在不同电流幅值下随时间变化的曲线示意图。其中,磁畴壁的位置可以表示磁畴壁与第一钉扎区域之间的距离。对比图4和图5,在神经元积累过程中,较大RKKY的强度对磁畴壁运动起到一定抑制作用,即可以通过调制注入电流密度与RKKY强度的大小,调节神经元的积累速率。
根据本公开的实施例,增大铁磁自由层上的反铁磁耦合作用的强度,神经元的泄露速度加快。
图6示意性示出了本公开实施例提供的全电控自旋电子神经元器件泄露过程中,磁畴壁位置在不同RKKY强度下随时间变化的曲线示意图。其中,磁畴壁的位置可以表示磁畴壁与第一钉扎区域之间的距离。从图6可以看出,随着RKKY强度的增大,神经元泄露的速度越快,从而,可以通过调制RKKY强度,从而改神经元器件的泄露速度。
根据本公开的实施例,可以通过改变合成反铁磁耦合层的厚度,从而调制RKKY强度。但不限于此,还可以采用Ru/Ta双层材料作为合成反铁磁耦合层的材料,从而调节RKKY强度。
根据本公开的实施例,在合成反铁磁耦合层和铁磁自由层之间还会产生反对称作用(Dzyaloshinskii-Moriya interaction,DMI),因此,还可以通过调制DMI强度来调制神经元器件的积累和泄露速度。
图7示意性示出了本公开实施例提供的全电控自旋电子神经元器件积累过程中,在不同DMI强度下磁畴壁位置随时间变化的曲线示意图,其中,磁畴壁的位置可以表示磁畴壁与第一钉扎区域之间的距离;其中,正的DMI可以为沿+y方向的DMI矢量,负的DMI可以为沿-y方向的DMI矢量。根据图7可以看出,较小的正的DMI,对全电控自旋电子神经元器件的积累速率有轻微的促进作用;较小的负的DMI,对全电控自旋电子神经元器件的积累速率基本没有影响。但是,无论DMI的为正还是为负,较大的DMI均会对磁畴壁运动产生完全的抑制作用。
根据本公开的实施例,图8示意性示出了本公开实施例提供的全电控自旋电子神经元器件泄露过程中,在不同DMI强度下磁畴壁位置随时间变化的曲线示意图,其中,磁畴壁的位置可以表示磁畴壁与第一钉扎区域之间的距离,正的DMI会对神经元器件的泄露过程产生显著的抑制作用,而负的DMI会对神经元器件的泄露过程产生显著的促进作用。
根据本公开的实施例,根据图7和图8,可以通过调制DMI的强度来调制神经元器件的积累和泄露速度。
图9示意性示出了本公开实施例提供的全电控自旋电子神经元器件的从泄露到积累再到释放过程中磁畴壁位置随时间变化曲线示意图。
根据本公开的实施例,铁磁自由层107尺寸可以为50×520nm2,第一钉扎区域和第二钉扎区域的尺寸可以均为50×10nm2,在DMI强度为-1×10-4J/m2、RKKY强度为-1×10-4J/m2的情况下,连续施加12个幅值为5×107A/cm2,脉宽为2ns,周期为4ns的自旋极化电流脉冲,在电流脉冲的幅值处于5×107A/cm2期间,磁畴壁沿+x方向运动,不断积累;而在电流脉冲幅值为0时,磁畴壁在RKKY作用下沿-x方向运动,实现神经元器件泄露的过程;在连续12个自旋极化电流脉冲后,磁畴壁运动超过阈值区域,全电控自旋电子神经元器件放电,此时,全电控自旋电子神经元器件向输出电路输出一个尖峰信号;随后,全电控自旋电子神经元器件进入自动回撤过程,同样在RKKY作用下,磁畴壁沿-x方向一直运动到初始位置,实现了完整的泄露-积累-释放的过程。此时全电控自旋电子神经元器件的能耗可以达到10fJ/spike左右,这与人脑的神经元能耗相仿。
本公开另一方面提供了一种神经元电路,包括多个并联的神经元支路;其中,每个神经元支路包括串联的本公开实施例提供的神经元器件和具有负微分电阻特性的电路。
根据本公开的实施例,具有负微分电阻特性的电路包括晶体管或隧穿二极管。
根据本公开的实施例,具有负微分电阻特性的电路可以包括一个具有负微分电阻特性的负微分电阻元件,但不限于此,具有负微分电阻特性的电路可以包括多个具有负微分电阻特性的负微分电阻元件。
根据本公开的实施例,具有负微分电阻特性的负微分电阻元件可以包括晶体管或隧穿二极管。
根据本公开的实施例,图10示意性示出了本公开实施例提供的负微分电阻特性曲线图,随着流经负微分电阻电路的电流增加,负微分电阻电路两端的电压近似线性增加;当电流增大到预设阈值时,随着电流继续增大,负微分电阻电路两端的电压会快速减小,负微分电阻电路的电阻随着电流增大而减小,即负微分电阻电路处于负微分电阻工作区;继续增加电流,负微分电阻电路两端的电压再次缓慢的近似线性增加。
图11示意性示出了本公开实施例提供的神经元电路的示意图。如图11所示,电流源Iwrite输入恒定电流,由于突触电阻R1、突触R2……突触Rn的阻值不同,每条支路分流大小不同,电流最大的一条支路所在的负微分电阻电路会率先进入负微分电阻工作区,此时,电流最大的一条支路所在的负微分电阻电路的电流会快速增加,其他支路的电流会减小,实现了电流的差分,即“赢者”将会获得绝大部分的电流,实现对全电控自旋电子神经元器件的写入,而其他支路的全电控自旋电子神经元器件因电流过小而难以克服矫顽力进行有效的积累过程,实现了全局抑制的“赢者通吃”。
根据本公开的实施例,突触电阻可以包括具有负微分电阻特性的电路的负微分电阻元件。
根据本公开的实施例,图11示出了负微分电阻701的可选电路示意图,通过调节其中电阻的阻值可以进一步调整负微分电阻特性曲线的变化趋势,从而获得合适的全局性抑制效果。
本公开另一方面提供了一种神经网络。
图12示意性示出了本公开实施例提供的神经网络示意图。神经网络包括本公开实施例提供的神经元电路804、突触阵列802和多个输出电路805。
神经元电路804。
突触阵列802,包括N*M个电子突触和前神经元信号输入信号线Vpre-neuron,前神经元信号输入信号线用于接收神经元信号。
其中,N为突触阵列802的行数,M为突触阵列820的列数。
突触阵列802中位于同一列的N个电子突触的输入端相连。
突触阵列802中位于同一行的M个电子突触的输出端相连。
其中,突触阵列802中位于同一行的M个电子突触的输出端相连后,与神经元电路804的多条神经元支路中的一条相连。
其中,突触阵列802中位于同一列的N个电子突触的输入端相连后,与M个前神经元信号输入信号线Vpre-neuron中的一个前神经元信号输入信号线Vpre-neuron相连。
多个输出电路805,多个输出电路805中的每个输出电路805的输入端与神经元电路804中的一个神经元支路的输出端相连。
根据本公开的实施例,电子突触可以包括磁性隧道结。
根据本公开的实施例,实际应用过程中,本公开实施例提供的神经网络通常与上一级神经网络级联,当上一层神经网络的神经元信号到来时,与神经元信号对应的突触阵列802的一个前神经元信号输入信号线Vpre-neuron相连的晶体管打开,同时,电流源Iwrite801产生恒定的电流流过前神经元信号输入信号线Vpre-neuron,从而开启有电流流过的前神经元信号输入信号线Vpre-neuron对应的一列电子突触,由于每个电子突触的权重不同,即每个电子突触的阻值不同,每条支路流经的电流大小不同,由于负微分电阻电路的存在,最大电流所在支路的负微分电阻电路会先到达负微分电阻区,从而将电路两端电压钳制在较低水平,使得其他支路的电流迅速减小,自身电流显著增大,实现该支路的全电控自旋电子神经元器件的“赢者通吃”;经过一系列来自前一级神经网络中的全电控自旋电子神经元器件的脉冲后,这一级的某一全电控自旋电子神经元器件会率先放电,通过输出电路输出一个尖峰脉冲,实现完整的脉冲神经网络功能。
以上的具体实施例,对本公开的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种全电控自旋电子神经元器件,其特征在于,包括:
底部反铁磁钉扎层;
合成反铁磁层,形成于所述底部反铁磁钉扎层上,其中,所述合成反铁磁层由下至上依次包括底部铁磁层、合成反铁磁耦合层和铁磁自由层;
势垒层,形成于所述铁磁自由层上;其中,所述铁磁自由层的正对所述势垒层的区域形成阈值区域;
铁磁参考层,形成于所述势垒层上;其中,所述势垒层、所述铁磁参考层和所述铁磁自由层形成磁性隧道结;
第一反铁磁钉扎层和第二反铁磁钉扎层,形成于所述铁磁自由层的除正对所述势垒层区域外的裸露区域上,且所述第一反铁磁钉扎层和所述第二反铁磁钉扎层位于所述势垒层的两侧;其中,所述铁磁自由层的正对所述第一反铁磁钉扎层和所述第二反铁磁钉扎层的区域分别形成第一钉扎区域和第二钉扎区域;
第一电极,形成于所述铁磁参考层上。
2.如权利要求1所述的神经元器件,其特征在于,还包括:
第二电极和第三电极,形成于所述合成反铁磁耦合层的除所述铁磁自由层外的裸露区域上,且所述第一电极和所述第二电极位于所述合成反铁磁耦合层的两侧;
所述合成反铁磁耦合层的材料包括以下至少之一:Ru、V、Cr、Rh、Nd、Mo、Re。
3.如权利要求1所述的神经元器件,其特征在于,还包括:
第二电极和第三电极,分别形成于所述第一反铁磁钉扎层和所述第二反铁磁钉扎层上;
所述合成反铁磁耦合层的材料包括以下至少之一:Ta、W。
4.如权利要求2所述的神经元器件,其特征在于,通过在所述第一电极和所述第二电极间注入电流,由于自旋轨道耦合作用,在所述铁磁自由层中产生自旋轨道矩,以驱动所述铁磁自由层中的磁畴壁运动,模拟神经元的积累过程;
其中,所述第一钉扎区域和第二钉扎区域具有相反的磁化方向;在所述磁畴壁运动于所述第一钉扎区域和所述阈值区域之间时,所述神经元器件处于正常态;
在所述磁畴壁运动于所述阈值区域和所述第二钉扎区域之间时,所述神经元器件处于兴奋态。
5.如权利要求3所述的神经元器件,其特征在于,通过在所述第一电极和所述第二电极间注入电流,在所述铁磁自由层中产生自旋转移矩,以驱动所述铁磁自由层中的磁畴壁运动,模拟神经元的积累过程;
其中,所述第一钉扎区域和第二钉扎区域具有相反的磁化方向;在所述磁畴壁运动于所述第一钉扎区域和所述阈值区域之间时,所述神经元器件处于正常态;
在所述磁畴壁运动于所述阈值区域和所述第二钉扎区域之间时,所述神经元器件处于兴奋态。
6.如权利要求4或5所述的神经元器件,其特征在于,
当所述铁磁自由层中的磁畴壁运动位置超过所述阈值区域时,所述磁性隧道结从反平行态切换到平行态,输出尖峰脉冲,模拟神经元的泄露过程;
所述铁磁自由层上的所述反铁磁耦合作用的强度一定时,增大所述电流的密度,所述神经元的积累速度加快;
增大所述铁磁自由层上的所述反铁磁耦合作用的强度,所述神经元的泄露速度加快。
7.如权利要求4或5所述的神经元器件,其特征在于,
所述底部反铁磁钉扎层具有第一磁化方向;
所述底部反铁磁钉扎层将所述底部铁磁层的磁化方向钉扎在第二磁化方向,通过合成反铁磁耦合层,在所述铁磁自由层产生反铁磁耦合作用,所述铁磁自由层中的磁畴壁存在与电流驱动方向相反的运动趋势,模拟神经元的泄露过程,其中,所述第二磁化方向与所述第一磁化方向相反;
所述第一钉扎区域磁化方向或第二钉扎区域的磁化方向与所述第一磁化方向相同。
8.如权利要求1所述的神经元器件,其特征在于,
所述势垒层的材料包括以下至少之一:MgO、Al2O3
所述铁磁参考层的材料包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe;
所述铁磁自由层的材料包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe;
所述底部铁磁层的材料包括以下至少之一:CoFeB、Co/Pt、CoFeAl、Co/Pd、CoFe;
所述边界反铁磁钉扎层的材料包括以下至少之一:IrMn、FeMn、NiMn、CoMn、PtMn、Mn2Au、NiO、MnO;
所述底部反铁磁钉扎层的材料包括以下至少之一:IrMn、FeMn、NiMn、CoMn、PtMn、Mn2Au、NiO、MnO。
9.一种神经元电路,其特征在于,包括多个并联的神经元支路;
其中,每个所述神经元支路包括串联的如权利要求1至8中任一项所述的神经元器件,和具有负微分电阻特性的电路;
优选的,所述具有负微分电阻特性的电路包括晶体管或隧穿二极管。
10.一种神经网络,其特征在于,包括:
如权利要求9所述的神经元电路;
突触阵列,包括N*M个电子突触和M个前神经元信号输入信号线,其中,所述前神经元信号输入信号线用于接收神经元信号;
其中,N为所述突触阵列的行数,M为所述突触阵列的列数;
所述突触阵列中位于同一列的N个所述电子突触的输入端相连;
所述突触阵列中位于同一行的M个所述电子突触的输出端相连;
其中,所述突触阵列中位于同一行的M个所述电子突触的输出端相连后,与所述神经元电路的多条神经元支路中的一条相连;
其中,所述突触阵列中位于同一列的N个所述电子突触的输入端相连后,与所述M个前神经元信号输入信号线中的一个所述前神经元信号输入信号线相连;
多个输出电路,所述多个输出电路中的每个输出电路的输入端与所述神经元电路中的一个所述神经元支路的输出端相连。
CN202110537062.6A 2021-05-17 2021-05-17 全电控自旋电子神经元器件、神经元电路和神经网络 Pending CN113326928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110537062.6A CN113326928A (zh) 2021-05-17 2021-05-17 全电控自旋电子神经元器件、神经元电路和神经网络

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110537062.6A CN113326928A (zh) 2021-05-17 2021-05-17 全电控自旋电子神经元器件、神经元电路和神经网络

Publications (1)

Publication Number Publication Date
CN113326928A true CN113326928A (zh) 2021-08-31

Family

ID=77415787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110537062.6A Pending CN113326928A (zh) 2021-05-17 2021-05-17 全电控自旋电子神经元器件、神经元电路和神经网络

Country Status (1)

Country Link
CN (1) CN113326928A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023164860A1 (zh) * 2022-03-03 2023-09-07 中国科学院微电子研究所 基于离子门调控的可重构神经元器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190094641A (ko) * 2018-02-05 2019-08-14 포항공과대학교 산학협력단 스핀 기반 뉴런 회로
US20200242462A1 (en) * 2019-01-29 2020-07-30 Board Of Regents, The University Of Texas System Magnetic Domain Wall Drift for an Artificial Leaky Integrate-And-Fire Neuron
CN112582530A (zh) * 2019-09-30 2021-03-30 中国科学院苏州纳米技术与纳米仿生研究所 基于磁性隧道结的神经元器件
CN112599161A (zh) * 2020-12-30 2021-04-02 中国科学院微电子研究所 多阻态自旋电子器件、读写电路及存内布尔逻辑运算器
CN112802515A (zh) * 2021-01-21 2021-05-14 中国科学院微电子研究所 三态自旋电子器件、存储单元、存储阵列及读写电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190094641A (ko) * 2018-02-05 2019-08-14 포항공과대학교 산학협력단 스핀 기반 뉴런 회로
US20200242462A1 (en) * 2019-01-29 2020-07-30 Board Of Regents, The University Of Texas System Magnetic Domain Wall Drift for an Artificial Leaky Integrate-And-Fire Neuron
CN112582530A (zh) * 2019-09-30 2021-03-30 中国科学院苏州纳米技术与纳米仿生研究所 基于磁性隧道结的神经元器件
CN112599161A (zh) * 2020-12-30 2021-04-02 中国科学院微电子研究所 多阻态自旋电子器件、读写电路及存内布尔逻辑运算器
CN112802515A (zh) * 2021-01-21 2021-05-14 中国科学院微电子研究所 三态自旋电子器件、存储单元、存储阵列及读写电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.SENGUPTA 等: "Proposal for an All-Spin Artificial Neural Network: Emulating Neural and Synaptic Functionalities Through Domain Wall Motion in Ferromagnets", 《IEEE TRANSACTIONS ON BIOMEDICAL CIRCUITS AND SYSTEMS》, vol. 10, no. 6, 18 May 2016 (2016-05-18), pages 1152 - 1160, XP011638387, DOI: 10.1109/TBCAS.2016.2525823 *
蔡佳林: "基于自旋电子器件的神经形态器件研究", 《中国博士学位论文全文数据库 信息科技辑》, no. 8, 15 August 2019 (2019-08-15) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023164860A1 (zh) * 2022-03-03 2023-09-07 中国科学院微电子研究所 基于离子门调控的可重构神经元器件及其制备方法

Similar Documents

Publication Publication Date Title
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US20220359615A1 (en) Magnetic tunnel junction structures and related methods
JP4971501B2 (ja) 再構築可能な磁気論理回路配列体、および再構築可能な磁気論理回路配列体の製造方法および動作方法
US20070171694A1 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US9070455B2 (en) Memristor device with resistance adjustable by moving a magnetic wall by spin transfer and use of said memristor in a neural network
US7684234B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
US11367474B2 (en) Electric-field-induced switching of antiferromagnetic memory devices
Bromberg et al. Experimental demonstration of four-terminal magnetic logic device with separate read-and write-paths
KR20090071404A (ko) 자기 메모리 및 자기 메모리의 기입 방법
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
CN100594554C (zh) 存储装置
Sengupta et al. Spintronic devices for ultra-low power neuromorphic computation (Special session paper)
US11093824B2 (en) Neuromorphic device and method of driving the same
CN113326928A (zh) 全电控自旋电子神经元器件、神经元电路和神经网络
CN113193110B (zh) 基于磁畴壁驱动型磁隧道结的激活函数发生器及制备方法
CN111933789B (zh) 一种多态存储器、其制备方法和存储方法及人工突触器
US12068746B2 (en) Magnetic logic device, circuit having magnetic logic devices, and methods for controlling the magnetic logic device and the circuit
KR101898668B1 (ko) 시냅스 소자 및 그 구동 방법
US20100289525A1 (en) Logic circuit
CN112864314B (zh) 磁电阻器件以及改变其阻态的方法、突触学习模块
WO2022062427A1 (zh) 全电控自旋电子神经元器件、神经元电路和神经网络
US20230263070A1 (en) Magnetoresistive device, method for changing resistance state thereof, and synapse learning module
CN113451355A (zh) 基于自旋轨道矩的磁性存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination